JP2000224138A - Ｄｍｔ変調技術におけるガ―ドインタ―バルの発生 - Google Patents
Ｄｍｔ変調技術におけるガ―ドインタ―バルの発生Info
- Publication number
- JP2000224138A JP2000224138A JP2000017221A JP2000017221A JP2000224138A JP 2000224138 A JP2000224138 A JP 2000224138A JP 2000017221 A JP2000017221 A JP 2000017221A JP 2000017221 A JP2000017221 A JP 2000017221A JP 2000224138 A JP2000224138 A JP 2000224138A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- sample
- memory
- circuit
- cyclic prefix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
- H04L27/2607—Cyclic extensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 DMT（ディスクリートマルチトーン）変調の
ための遅延の小さなサイクリックプレフィックスを小さ
なメモリを使用して提供する。 【解決手段】 この発明は連続したサンプルから成るシ
ンボルのサイクリックプレフィックスを発生する回路で
あって、前記のプレフィックスはシンボルの始めにシン
ボルの最後のサンプルを掛け算をしたものであり、前記
のシンボルは周波数のそれぞれに対応した複素係数の逆
フーリエ変換により得られており、周波数に比例した値
によりそれぞれの複素係数の位相をシフトする手段と、
シフトしたサンプルを記憶するメモリと、記憶したサン
プルをシンボルの終りに複写する手段と、を含む。
ための遅延の小さなサイクリックプレフィックスを小さ
なメモリを使用して提供する。 【解決手段】 この発明は連続したサンプルから成るシ
ンボルのサイクリックプレフィックスを発生する回路で
あって、前記のプレフィックスはシンボルの始めにシン
ボルの最後のサンプルを掛け算をしたものであり、前記
のシンボルは周波数のそれぞれに対応した複素係数の逆
フーリエ変換により得られており、周波数に比例した値
によりそれぞれの複素係数の位相をシフトする手段と、
シフトしたサンプルを記憶するメモリと、記憶したサン
プルをシンボルの終りに複写する手段と、を含む。
Description
【０００１】
【発明の属する技術分野】この発明は、DMT（ディスク
リートマルチトーン：discrete multitone）変調に関
しており、より詳細にはDMT変調技術のサイクリックプ
レフィックスの発生に関している。DMT変調は例えばス
タンダードADSLとADSL-liteに使用されている。
リートマルチトーン：discrete multitone）変調に関
しており、より詳細にはDMT変調技術のサイクリックプ
レフィックスの発生に関している。DMT変調は例えばス
タンダードADSLとADSL-liteに使用されている。
【０００２】
【従来の技術】DMT変調において、送信側で周波数複素
係数を用いて符号化したデータが、逆高速フーリエ変換
（IFFT）により時間サンプルに変換される。
係数を用いて符号化したデータが、逆高速フーリエ変換
（IFFT）により時間サンプルに変換される。
【０００３】図１は、
【０００４】
【数１】 のN個のグループの複素係数のIFFTを示している。iが1
からNの間である係数
からNの間である係数
【０００５】
【数２】 のそれぞれは、それぞれの周波数即ちトーンfｉに対応
している。係数
している。係数
【０００６】
【数３】 の変換は時間領域における一連のデジタルサンプルであ
り、このデジタルサンプルは周波数fｉ、振幅Aｉ及び位
相φｉから成る一つの正弦波キャリアを形成している。
第一の曲線は周波数f１に対応した係数
り、このデジタルサンプルは周波数fｉ、振幅Aｉ及び位
相φｉから成る一つの正弦波キャリアを形成している。
第一の曲線は周波数f１に対応した係数
【０００７】
【数４】 のIFFTにより得られる振幅A１、周期1/f１及び位相φ１
の正弦波を示している。第二の曲線及び第三の曲線はそ
れぞれ周波数f２、fＮに対応した係数
の正弦波を示している。第二の曲線及び第三の曲線はそ
れぞれ周波数f２、fＮに対応した係数
【０００８】
【数５】 のIFFTにより得られる正弦波を示している。
【０００９】係数
【００１０】
【数６】 のグループのIFFTは1からNの間のiに対する係数
【００１１】
【数７】 のそれぞれのIFFTにより得られる正弦波キャリアの和で
ある。この和は“シンボル”と呼ばれている。N個の係
数のIFFTによりS１からSＮの連続したN個の複素デジタ
ルサンプルで形成されるシンボルDｔが得られる。図示
しているシンボルDｔの波形は実際の通りでないが、内
容を容易に理解する目的で示していることに注意する必
要がある。
ある。この和は“シンボル”と呼ばれている。N個の係
数のIFFTによりS１からSＮの連続したN個の複素デジタ
ルサンプルで形成されるシンボルDｔが得られる。図示
しているシンボルDｔの波形は実際の通りでないが、内
容を容易に理解する目的で示していることに注意する必
要がある。
【００１２】IFFTにより得られた時間サンプルはアナロ
グに変換され、例えば電話回線を経由して伝送される。
受信側では、電話回線からのアナログ信号はデジタル信
号に変換され、得られたサンプルは高速フリーリエ変換
(FFT)により周波数複素係数に変換される。
グに変換され、例えば電話回線を経由して伝送される。
受信側では、電話回線からのアナログ信号はデジタル信
号に変換され、得られたサンプルは高速フリーリエ変換
(FFT)により周波数複素係数に変換される。
【００１３】シンボルを伝送する時発生するシンボル間
の干渉による多数の問題を生じない様にするため、“サ
イクリックプレフィックス（即ちガードインターバ
ル）”が各シンボルの前に挿入される。このサイクリッ
クプレフィックスはシンボルの最後のシンボルの始めが
掛け算される。
の干渉による多数の問題を生じない様にするため、“サ
イクリックプレフィックス（即ちガードインターバ
ル）”が各シンボルの前に挿入される。このサイクリッ
クプレフィックスはシンボルの最後のシンボルの始めが
掛け算される。
【００１４】図2はτ個のサンプルを有するサイクリッ
クプレフィックスを挿入した従来の回路10を示してい
る。i∈〔1，N〕の場合、複素係数
クプレフィックスを挿入した従来の回路10を示してい
る。i∈〔1，N〕の場合、複素係数
【００１５】
【数８】 は、IFFT回路12に加えられる。IFFT回路12はS１からSＮ
のN個の時間サンプルから成るシンボルDｔの複素係数の
グループから発生する。シンボルDｔはFIFOタイプ14の
メモリと、マルチプレクサ16の第一の入力に加えられ
る。メモリ14の出力はマルチプレクサ16の第二の入力に
接続されている。
のN個の時間サンプルから成るシンボルDｔの複素係数の
グループから発生する。シンボルDｔはFIFOタイプ14の
メモリと、マルチプレクサ16の第一の入力に加えられ
る。メモリ14の出力はマルチプレクサ16の第二の入力に
接続されている。
【００１６】時間t１で、IFFT回路12はシンボルDｔの第
一のサンプルS１を出力し、メモリ14は書込みモードで
制御されており前記のサンプルとそれ以下のサンプルを
記憶する。マルチプレクサ16は切り替えられメモリ14の
出力を選択し、このメモリ出力は前のシンボルのサンプ
ルに加えられる。図10のこの状態は時間
一のサンプルS１を出力し、メモリ14は書込みモードで
制御されており前記のサンプルとそれ以下のサンプルを
記憶する。マルチプレクサ16は切り替えられメモリ14の
出力を選択し、このメモリ出力は前のシンボルのサンプ
ルに加えられる。図10のこの状態は時間
【００１７】
【数９】 まで変化しない。
【００１８】時間
【００１９】
【数１０】 で、メモリ14は前のシンボルのサンプルの出力を中止
し、プレフィックスの前にある最後のサンプルに対しカ
レントシンボルDｔのサイクリックサンプルを含んでい
る。IFFT回路12はプレフィックスサンプルの出力を開始
する。このプレフィックスサンプルはSＩからSＮで示し
ており、メモリ14へ記憶することを続ける。その間、マ
ルチプレクサ16は切り替えられプレフィックスサンプル
SＩをSＮに送る。回路10のこの状態は時間tＮまで変化
しない状態を保つ。
し、プレフィックスの前にある最後のサンプルに対しカ
レントシンボルDｔのサイクリックサンプルを含んでい
る。IFFT回路12はプレフィックスサンプルの出力を開始
する。このプレフィックスサンプルはSＩからSＮで示し
ており、メモリ14へ記憶することを続ける。その間、マ
ルチプレクサ16は切り替えられプレフィックスサンプル
SＩをSＮに送る。回路10のこの状態は時間tＮまで変化
しない状態を保つ。
【００２０】時間tＮ＋１で、IFFT回路12は停止する
が、メモリ14は全てのカレントシンボルDｔを含んでお
り、プレフィックスが伝送される。マルチプレクサ16は
再び切り替えられサンプルS１即ちシンボルDｔをメモリ
14により出力されるSＮに加える。
が、メモリ14は全てのカレントシンボルDｔを含んでお
り、プレフィックスが伝送される。マルチプレクサ16は
再び切り替えられサンプルS１即ちシンボルDｔをメモリ
14により出力されるSＮに加える。
【００２１】時間
【００２２】
【数１１】 で、IFFT回路12は再起動し次のサンプル値の出力を開始
する。時間
する。時間
【００２３】
【数１２】 は次のシンボルの間前述の時間t１に対応している。
【００２４】回路10のこの状態は、シンボルDｔがサイ
クリックプレフィックスの後伝送される時、時間2tＮま
で変化しない状態を保つ。
クリックプレフィックスの後伝送される時、時間2tＮま
で変化しない状態を保つ。
【００２５】時間2tＮ＋１は次のシンボルの場合、前述
の時間
の時間
【００２６】
【数１３】 に対応している。
【００２７】
【発明が解決しようとする課題】回路10の大きな欠点は
サイクリックプレフィックスを挿入することによりシン
ボルDｔの伝送に対し（N個のサンプルの）遅延tＮを生
ずることである。電話回線による伝送又は他のリアルタ
イム伝送の様な応用例の幾つかでは、この様な遅延が発
生することを受け付けることができない。
サイクリックプレフィックスを挿入することによりシン
ボルDｔの伝送に対し（N個のサンプルの）遅延tＮを生
ずることである。電話回線による伝送又は他のリアルタ
イム伝送の様な応用例の幾つかでは、この様な遅延が発
生することを受け付けることができない。
【００２８】その他、従来の回路10ではサンプル数Nが
多いのでメモリ14が非常に大きくなることである。
多いのでメモリ14が非常に大きくなることである。
【００２９】この発明の目的は、特に伝送遅延を少なく
するサイクリックプレフィックス発生回路を提供するこ
とである。
するサイクリックプレフィックス発生回路を提供するこ
とである。
【００３０】この発明の他の目的は、容量が小さなメモ
リを使用する回路を提供することである。
リを使用する回路を提供することである。
【００３１】
【課題を解決するための手段】上記の目的を達成するた
め、この発明は連続した時間サンプルから成るシンボル
のサイクリックプレフィックスを発生する回路であっ
て、前記のプレフィックスはシンボルの始めにシンボル
の最後のサンプルを掛け算をしたものであり、前記のシ
ンボルは周波数のそれぞれに対応した複素係数の逆フー
リエ変換により得られており、周波数に比例した値によ
りそれぞれの複素係数の位相をシフトする手段と、シン
ボルの始めのサンプルを記憶するメモリと、記憶したサ
ンプルをシンボルの終りに複写する手段と、を含むこと
を特徴とするサイクリックプレフィックス発生回路を提
供することである。
め、この発明は連続した時間サンプルから成るシンボル
のサイクリックプレフィックスを発生する回路であっ
て、前記のプレフィックスはシンボルの始めにシンボル
の最後のサンプルを掛け算をしたものであり、前記のシ
ンボルは周波数のそれぞれに対応した複素係数の逆フー
リエ変換により得られており、周波数に比例した値によ
りそれぞれの複素係数の位相をシフトする手段と、シン
ボルの始めのサンプルを記憶するメモリと、記憶したサ
ンプルをシンボルの終りに複写する手段と、を含むこと
を特徴とするサイクリックプレフィックス発生回路を提
供することである。
【００３２】この発明の実施例によれば、複素係数の位
相をシフトする手段が乗算器を含み、前記乗算器が係数
のそれぞれに関係した周波数に比例した位相とユニティ
ノルムとを有する複素数に複素係数のそれぞれを掛け算
するため接続されていることを特徴とする。
相をシフトする手段が乗算器を含み、前記乗算器が係数
のそれぞれに関係した周波数に比例した位相とユニティ
ノルムとを有する複素数に複素係数のそれぞれを掛け算
するため接続されていることを特徴とする。
【００３３】この発明の実施例によれば、メモリがFIFO
型であることを特徴とする。
型であることを特徴とする。
【００３４】この発明の実施例によれば、記憶したサン
プルを複写する手段がマルチプレクサを含み、該マルチ
プレクサの第一の入力と第二の入力がそれぞれメモリの
入力と出力に接続されていることを特徴とする。
プルを複写する手段がマルチプレクサを含み、該マルチ
プレクサの第一の入力と第二の入力がそれぞれメモリの
入力と出力に接続されていることを特徴とする。
【００３５】この発明は、更に時間シンボルのサイクリ
ックプレフィックスを発生する方法であって、前記のプ
レフィックスはシンボルの始めにシンボルの最後のサン
プルを掛け算をしたものであり、前記のシンボルは周波
数のそれぞれに対応した複素係数の逆フーリエ変換によ
り得られており、周波数に比例した値により複素係数の
それぞれの位相をシフトすること、シンボルの始めのサ
ンプルを記憶すること、シンボルの終りに記憶したサン
プルを複写すること、を特徴とする方法を提供すること
である。
ックプレフィックスを発生する方法であって、前記のプ
レフィックスはシンボルの始めにシンボルの最後のサン
プルを掛け算をしたものであり、前記のシンボルは周波
数のそれぞれに対応した複素係数の逆フーリエ変換によ
り得られており、周波数に比例した値により複素係数の
それぞれの位相をシフトすること、シンボルの始めのサ
ンプルを記憶すること、シンボルの終りに記憶したサン
プルを複写すること、を特徴とする方法を提供すること
である。
【００３６】
【発明の実施の形態】この発明はサイクリックプレフィ
ックスが加えられるシンボルのサンプルを巡回的にシフ
トするが、シフトの前にシンボルを形成する最後のサン
プルがシフトの後にシンボルの始めに置かれ、直接プレ
フィックスを形成することを提供している。この様にシ
フトされたシンボルを伝送することにより、プレフィッ
クスが第一に伝送され、その後シンボルを伝送するため
にのみ必要でプレフィックスにより構成されたシンボル
の部分が伝送される。従って、プレフィックスに等しい
遅延のみが伝送中に発生し、再送可能なプレフィックス
のみ記憶さえすればシンボルを構成することが十分にで
きる。
ックスが加えられるシンボルのサンプルを巡回的にシフ
トするが、シフトの前にシンボルを形成する最後のサン
プルがシフトの後にシンボルの始めに置かれ、直接プレ
フィックスを形成することを提供している。この様にシ
フトされたシンボルを伝送することにより、プレフィッ
クスが第一に伝送され、その後シンボルを伝送するため
にのみ必要でプレフィックスにより構成されたシンボル
の部分が伝送される。従って、プレフィックスに等しい
遅延のみが伝送中に発生し、再送可能なプレフィックス
のみ記憶さえすればシンボルを構成することが十分にで
きる。
【００３７】シンボルの巡回シフトはシンボルを形成す
る全ての正弦波の巡回シフトを同じにする必要がある。
これを行うため、周波数複素係数のそれぞれは時間シフ
トを生ずる複素係数と掛け算される。この時間シフトは
所要の巡回シフトに対応している。
る全ての正弦波の巡回シフトを同じにする必要がある。
これを行うため、周波数複素係数のそれぞれは時間シフ
トを生ずる複素係数と掛け算される。この時間シフトは
所要の巡回シフトに対応している。
【００３８】図３はこの発明の手順を更に詳細に説明す
る図である。この図はこの発明に基づき
る図である。この図はこの発明に基づき
【００３９】
【数１４】 のシフト係数と掛け算された
【００４０】
【数１５】 までの複素係数のグループのIFFTを示している。
【００４１】
【数１６】 の掛け算は位相φｉに値
【００４２】
【数１７】 だけ変更を加えたことになる。位相シフト
【００４３】
【数１８】 は、fｉを正弦波の周波数とする時対応する正弦波部分
に値
に値
【００４４】
【数１９】 だけ巡回シフトすることを示している。このシフト量は
一定でなく周波数fｉの関数である。
一定でなく周波数fｉの関数である。
【００４５】この発明に基づき、
【００４６】
【数２０】 のN個の複素係数は位相シフトされ、対応する正弦波部
分は同じ値、即ちサンプルと同じ値τだけ全て巡回シフ
トされる。これを行うため、Kｉを2πfｉとする時各係
数
分は同じ値、即ちサンプルと同じ値τだけ全て巡回シフ
トされる。これを行うため、Kｉを2πfｉとする時各係
数
【００４７】
【数２１】 が掛け算される。これにより、iが1からNまで変化する
時、係数
時、係数
【００４８】
【数２２】 に対応する正弦波の和であるシンボルDｔ'はτ個のサン
プルだけ巡回シフトした先行のシンボルDｔに対応す
る。
プルだけ巡回シフトした先行のシンボルDｔに対応す
る。
【００４９】係数
【００５０】
【数２３】 は予め決められ、例えばROM内に記憶されている。
【００５１】図4はこの発明に基づくサイクリックプレ
フィックスの発生回路20の実施例を示している。この回
路は図2の回路に似ており、参照番号は同じ素子を示し
ている。この発明によれば、i∈〔1，N〕の時複素係数
フィックスの発生回路20の実施例を示している。この回
路は図2の回路に似ており、参照番号は同じ素子を示し
ている。この発明によれば、i∈〔1，N〕の時複素係数
【００５２】
【数２４】 は複素乗算器22を通りIFFT回路12に加えられている。こ
の複素乗算器22の第二の入力には前述のN個の係数
の複素乗算器22の第二の入力には前述のN個の係数
【００５３】
【数２５】 をそれぞれ対応しながら加えられている。
【００５４】図３の関係から判る様に、図４のIFFT回路
により出力されるシンボルDｔ'は図２のシンボルDｔに
対応している。シンボルDｔはτ個のサンプルにより巡
回シフトを行っている。シンボルDｔ'の第一の時間間隔
がτであるS１'からSＪ'のサンプルはシンボルDｔの最
後の時間間隔がτであるSＩからSＮのサンプルである。
シンボルDｔ'のサンプルS１'からSＪ'のサンプルはシン
ボルDｔのサイクリックプレフィックスを形成し、シン
ボルDｔ'の次のサンプルはシンボルDｔのT−τの第一の
サンプルを形成している。シンボルDｔをこの状態にす
るためには、シンボルDｔ'の後にサンプルS１'からSＪ'
を複写するだけで十分である。これを行うため、サンプ
ルS１'からSＪ'はメモリ24に記憶される。このメモリは
N−τの代わりτ個のサンプルのみを記憶を行う。
により出力されるシンボルDｔ'は図２のシンボルDｔに
対応している。シンボルDｔはτ個のサンプルにより巡
回シフトを行っている。シンボルDｔ'の第一の時間間隔
がτであるS１'からSＪ'のサンプルはシンボルDｔの最
後の時間間隔がτであるSＩからSＮのサンプルである。
シンボルDｔ'のサンプルS１'からSＪ'のサンプルはシン
ボルDｔのサイクリックプレフィックスを形成し、シン
ボルDｔ'の次のサンプルはシンボルDｔのT−τの第一の
サンプルを形成している。シンボルDｔをこの状態にす
るためには、シンボルDｔ'の後にサンプルS１'からSＪ'
を複写するだけで十分である。これを行うため、サンプ
ルS１'からSＪ'はメモリ24に記憶される。このメモリは
N−τの代わりτ個のサンプルのみを記憶を行う。
【００５５】時間t１でIFFT回路12はシンボルDｔ'の第
一のサンプルS１'を出力し、メモリ24は書き込みモード
で制御されIFFT回路により発生した前記のサンプルを記
憶する。マルチプレクサ16は切り替えされIFFT回路12の
出力を選択する。回路10のこの状態は時間
一のサンプルS１'を出力し、メモリ24は書き込みモード
で制御されIFFT回路により発生した前記のサンプルを記
憶する。マルチプレクサ16は切り替えされIFFT回路12の
出力を選択する。回路10のこの状態は時間
【００５６】
【数２６】 まで変化しない状態を保つ：これによりサンプルS１'か
らSＪ'をメモリ24に記憶することができ、サンプルS１'
からSＪ'により形成されたサイクリックプレフィックス
をマルチプレクサ16の出力に与える。
らSＪ'をメモリ24に記憶することができ、サンプルS１'
からSＪ'により形成されたサイクリックプレフィックス
をマルチプレクサ16の出力に与える。
【００５７】時間
【００５８】
【数２７】 で、サンプルS１'からSＪ'を記憶したメモリ24は動作を
止める。マルチプレクサ16の位置は変更されず、回路の
この状態は時間tＮまで保たれる。マルチプレクサ16は
このインターバルの間にシンボルDｔ'のサンプルS
Ｊ＋１'からSＮ'を加える。このサンプルは前述のサン
プルS１からSＩに対応している。
止める。マルチプレクサ16の位置は変更されず、回路の
この状態は時間tＮまで保たれる。マルチプレクサ16は
このインターバルの間にシンボルDｔ'のサンプルS
Ｊ＋１'からSＮ'を加える。このサンプルは前述のサン
プルS１からSＩに対応している。
【００５９】時間tＮ＋１で、IFFT回路12は動作を停止
し、メモリ24は読み出しモードで制御され含まれる第一
のサンプルS１'を出力する。更に、マルチプレクサ16は
切り替えられメモリ24の出力を選択する。回路10のこの
状態は時間
し、メモリ24は読み出しモードで制御され含まれる第一
のサンプルS１'を出力する。更に、マルチプレクサ16は
切り替えられメモリ24の出力を選択する。回路10のこの
状態は時間
【００６０】
【数２８】 まで変化しない状態を保つ。このインターバルの間、マ
ルチプレクサ16はメモリ24から読み出されたS１'からS
Ｊ'のサンプルを連続的に出力する。このサンプルは前
述のサンプルSＩ＋１からSＮに対応している。
ルチプレクサ16はメモリ24から読み出されたS１'からS
Ｊ'のサンプルを連続的に出力する。このサンプルは前
述のサンプルSＩ＋１からSＮに対応している。
【００６１】時間
【００６２】
【数２９】 で、IFFT回路12は再起動し、次のシンボルのサンプルを
出力し、記載されたサイクルが時間t１まで再開され
る。
出力し、記載されたサイクルが時間t１まで再開され
る。
【００６３】この発明によりプレフィックスの期間τだ
けシンボルを遅延させることにのみシンボルのサイクリ
ックプレフィックスを発生することができる。これは従
来の技術に比較して
けシンボルを遅延させることにのみシンボルのサイクリ
ックプレフィックスを発生することができる。これは従
来の技術に比較して
【００６４】
【数３０】 の時間短縮である。この時間短縮はリアルタイム伝送の
場合特に価値がある。
場合特に価値がある。
【００６５】更に、この発明により使用しているメモリ
24はプレフィックスを形成するサンプルを記憶するため
にのみ使用されるので容量が小さい。
24はプレフィックスを形成するサンプルを記憶するため
にのみ使用されるので容量が小さい。
【００６６】この発明は、当業者が容易に考えることが
できる種々の変更、修正及び改良を行うことができる。
この種の変更、修正及び改良はこの発明の開示の一部で
あり、この発明の精神及び範囲の中にある。従って、前
述の記載は一例であり、この例に限定されない。
できる種々の変更、修正及び改良を行うことができる。
この種の変更、修正及び改良はこの発明の開示の一部で
あり、この発明の精神及び範囲の中にある。従って、前
述の記載は一例であり、この例に限定されない。
【図１】従来の技術に基づく一連の複素係数のIFFTを示
す図である。
す図である。
【図２】従来の技術に基づく回路によるサイクリックプ
レフィックスの発生を示す図である。
レフィックスの発生を示す図である。
【図３】この発明に基づく一連の複素係数のグループの
IFFTを示す図である。
IFFTを示す図である。
【図４】この発明に基づくサイクリックプレフィックス
の発生の実施例を示す図である。
の発生の実施例を示す図である。
１０ 従来の回路 １１ IFFT回路 １２ メモリ １３ マルチプレクサ １４ この発明に基づく回路 １５ シフトする手段 １６ メモリ
Claims (5)
- 【請求項１】 時間領域で連続したサンプルから成るシ
ンボルのサイクリックプレフィックスを発生する回路で
あって、前記のプレフィックスはシンボルの始めにシン
ボルの最後のサンプルを掛け算をしたものであり、前記
のシンボルは周波数のそれぞれに対応した複素係数の逆
フーリエ変換により得られており、 前記シンボルの最後のサンプルは巡回置換に基づきシン
ボルの始めにシフトするため、周波数に比例した値によ
りそれぞれの複素係数の位相をシフトする手段(22)と、 シフトしたサンプルを記憶するメモリ(24)と、 記憶したサンプルをシンボルの終りに複写する手段(16)
と、を含むことを特徴とするサイクリックプレフィック
ス発生回路。 - 【請求項２】 複素係数の位相をシフトする手段が乗算
器(22)を含み、前記乗算器が係数のそれぞれに関係した
周波数に比例した位相とユニティノルムとを有する複素
数に複素係数のそれぞれを掛け算するため接続されてい
ることを特徴とする請求項１に記載のサイクリックプレ
フィックス発生回路。 - 【請求項３】 メモリ(24)がFIFO型であることを特徴と
する請求項１に記載のサイクリックプレフィックス発生
回路。 - 【請求項４】 記憶したサンプルを複写する手段がマル
チプレクサ(16)を含み、該マルチプレクサ（16）の第一
の入力と第二の入力がそれぞれメモリの入力と出力に接
続されていることを特徴とする請求項１に記載のサイク
リックプレフィックス発生回路。 - 【請求項５】 時間領域でシンボルのサイクリックプレ
フィックスを発生する方法であって、前記のプレフィッ
クスはシンボルの始めにシンボルの最後のサンプルを掛
け算をしたものであり、前記のシンボルは周波数のそれ
ぞれに対応した複素係数の逆フーリエ変換により得られ
ており、 周波数に比例した値により複素係数のそれぞれの位相を
シフトすること、 シンボルの始めのサンプルを記憶すること、 シンボルの終りに記憶したサンプルを複写すること、の
段階を含むことを特徴とするサイクリックプレフィック
スの発生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9901062 | 1999-01-27 | ||
| FR9901062A FR2788907B1 (fr) | 1999-01-27 | 1999-01-27 | Generation d'intervalle de garde dans une transmission en modulation dmt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224138A true JP2000224138A (ja) | 2000-08-11 |
Family
ID=9541411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017221A Abandoned JP2000224138A (ja) | 1999-01-27 | 2000-01-26 | Ｄｍｔ変調技術におけるガ―ドインタ―バルの発生 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7633851B2 (ja) |
| EP (1) | EP1024635B1 (ja) |
| JP (1) | JP2000224138A (ja) |
| DE (1) | DE60002371T2 (ja) |
| FR (1) | FR2788907B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353598B1 (ko) * | 2000-10-05 | 2002-09-27 | 전자부품연구원 | 지퍼 방식의 브이디에스엘 시스템 |
| JP2008511196A (ja) * | 2004-08-20 | 2008-04-10 | 株式会社エヌ・ティ・ティ・ドコモ | 位相ドリフトを低減するための装置および方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693034B2 (en) * | 2003-08-27 | 2010-04-06 | Sasken Communication Technologies Ltd. | Combined inverse fast fourier transform and guard interval processing for efficient implementation of OFDM based systems |
| US7447268B2 (en) | 2004-03-31 | 2008-11-04 | Intel Corporation | OFDM system with per subcarrier phase rotation |
| US8031586B2 (en) | 2007-08-15 | 2011-10-04 | Nokia Corporation | Method and apparatus for transmitter timing adjustment |
| KR100884385B1 (ko) * | 2007-08-31 | 2009-02-17 | 한국전자통신연구원 | 신호 송신 장치 및 그 방법, 이를 위한 역고속 푸리에 변환장치 |
| US8059751B2 (en) | 2008-02-08 | 2011-11-15 | Nokia Corporation | Frequency dependent phase rotation prior to mapping in an OFDM transmitter |
| US8605568B2 (en) | 2009-04-14 | 2013-12-10 | Texas Instruments Incorporated | PHY layer options for body area network (BAN) devices |
| US11785482B1 (en) | 2019-11-26 | 2023-10-10 | ZaiNar, Inc. | Method for identifying and diagnosing failures in pairwise time synchronization and frequency calibration in a mesh network |
| US11863298B1 (en) | 2019-11-26 | 2024-01-02 | ZaiNar, Inc. | Method for identifying and diagnosing failures in pairwise time synchronization and frequency calibration in a mesh network |
| WO2022016161A1 (en) * | 2020-07-17 | 2022-01-20 | ZaiNar, Inc. | Systems and methods for multicarrier phase-based localization |
| JP7487417B2 (ja) | 2020-10-26 | 2024-05-20 | ザイナー， インコーポレイテッド | 到達時間ベースの測距のハイブリッド方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4112430A (en) * | 1977-06-01 | 1978-09-05 | The United States Of America As Represented By The Secretary Of The Navy | Beamformer for wideband signals |
| GB9218874D0 (en) * | 1992-09-07 | 1992-10-21 | British Broadcasting Corp | Improvements relating to the transmission of frequency division multiplex signals |
| CA2115118A1 (en) * | 1993-02-08 | 1994-08-09 | Arie Geert Cornelis Koppelaar | Method of transmitting a data stream, transmitter and receiver |
| JPH0746218A (ja) * | 1993-07-28 | 1995-02-14 | Sony Corp | ディジタル復調装置 |
| US5519731A (en) * | 1994-04-14 | 1996-05-21 | Amati Communications Corporation | ADSL compatible discrete multi-tone apparatus for mitigation of T1 noise |
| US5657313A (en) * | 1994-05-09 | 1997-08-12 | Victor Company Of Japan, Ltd. | Signal transmitting apparatus and signal receiving apparatus using orthogonal frequency division multiplexing |
| DE69523365T2 (de) * | 1994-05-09 | 2002-07-04 | Victor Company Of Japan, Ltd. | Sender und Empfänger für OFDM |
| DE4425713C1 (de) * | 1994-07-20 | 1995-04-20 | Inst Rundfunktechnik Gmbh | Verfahren zur Vielträger Modulation und Demodulation von digital codierten Daten |
| US5682376A (en) * | 1994-12-20 | 1997-10-28 | Matsushita Electric Industrial Co., Ltd. | Method of transmitting orthogonal frequency division multiplex signal, and transmitter and receiver employed therefor |
| EP0725509A1 (en) * | 1995-01-31 | 1996-08-07 | ALCATEL BELL Naamloze Vennootschap | Frequency division multiple access (FDMA) dedicated transmission system, transmitter and receiver used in such a transmission system |
| US5822323A (en) * | 1995-09-29 | 1998-10-13 | Victor Company Of Japan, Ltd. | Frequency division multiplexed signal generating apparatus and related decoding apparatus |
| US5729577A (en) * | 1996-05-21 | 1998-03-17 | Motorola, Inc. | Signal processor with improved efficiency |
| EP0820171B1 (en) * | 1996-07-15 | 2007-08-01 | Alcatel Lucent | Multicarrier transmitter or receiver with phase rotators |
| US6285654B1 (en) * | 1996-08-22 | 2001-09-04 | Tellabs Operations, Inc. | Apparatus and method for symbol alignment in a multi-point OFDM or DMT digital communications system |
| US6148024A (en) * | 1997-03-04 | 2000-11-14 | At&T Corporation | FFT-based multitone DPSK modem |
| US6058101A (en) * | 1997-06-11 | 2000-05-02 | Industrial Technology Research Institute | Synchronization method and system for a digital receiver |
| JPH1117643A (ja) * | 1997-06-19 | 1999-01-22 | Hitachi Denshi Ltd | Ｏｆｄｍ変調器 |
| US5991289A (en) * | 1997-08-05 | 1999-11-23 | Industrial Technology Research Institute | Synchronization method and apparatus for guard interval-based OFDM signals |
| JPH1168696A (ja) * | 1997-08-19 | 1999-03-09 | Sony Corp | 通信方法及び送信装置及び受信装置並びにセルラー無線通信システム |
| US6546055B1 (en) * | 1998-01-12 | 2003-04-08 | The Board Of Trustees Of The Leland Stanford Junior University | Carrier offset determination for RF signals having a cyclic prefix |
| SE522440C2 (sv) * | 2000-01-31 | 2004-02-10 | Ericsson Telefon Ab L M | Omvandlare |
-
1999
- 1999-01-27 FR FR9901062A patent/FR2788907B1/fr not_active Expired - Fee Related
-
2000
- 2000-01-25 EP EP00410006A patent/EP1024635B1/fr not_active Expired - Lifetime
- 2000-01-25 DE DE60002371T patent/DE60002371T2/de not_active Expired - Lifetime
- 2000-01-26 JP JP2000017221A patent/JP2000224138A/ja not_active Abandoned
-
2004
- 2004-01-21 US US10/761,708 patent/US7633851B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353598B1 (ko) * | 2000-10-05 | 2002-09-27 | 전자부품연구원 | 지퍼 방식의 브이디에스엘 시스템 |
| JP2008511196A (ja) * | 2004-08-20 | 2008-04-10 | 株式会社エヌ・ティ・ティ・ドコモ | 位相ドリフトを低減するための装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2788907B1 (fr) | 2001-04-13 |
| DE60002371T2 (de) | 2004-02-26 |
| US20040151110A1 (en) | 2004-08-05 |
| FR2788907A1 (fr) | 2000-07-28 |
| EP1024635A1 (fr) | 2000-08-02 |
| EP1024635B1 (fr) | 2003-05-02 |
| US7633851B2 (en) | 2009-12-15 |
| DE60002371D1 (de) | 2003-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3816485B2 (ja) | 多重搬送波伝送システムにおけるフレーム同期 | |
| US6687307B1 (en) | Low memory and low latency cyclic prefix addition | |
| US6401162B1 (en) | Generalized fourier transform processing system | |
| JP2000224138A (ja) | Ｄｍｔ変調技術におけるガ―ドインタ―バルの発生 | |
| US8117250B2 (en) | VDSL2 transmitter/receiver architecture | |
| TWI410094B (zh) | 傳送器及其方法 | |
| EP1110155A1 (en) | A method of frequency domain filtering employing a real to analytic transform | |
| JP2004328797A (ja) | マルチスタンダードｄｍｔｄｓｌ伝送システム用モデム | |
| WO2009056044A1 (fr) | Procédé et dispositif de suppression de valeur de pic, et dispositif de production de signaux de suppression de valeur de pic de référence | |
| US7460587B2 (en) | Electronic circuit for performing fractional time domain interpolation and related devices and methods | |
| US7685220B2 (en) | Circular fast fourier transform | |
| US20040264508A1 (en) | Method for transmitting data by multi-carrier modulation | |
| US7543009B2 (en) | Fractional fourier transform convolver arrangement | |
| JP5343791B2 (ja) | 送信装置 | |
| KR100397353B1 (ko) | Ｏｆｄｍ 시스템용 원-탭 등화기뱅크의 신호왜곡 보상방법 | |
| US6873650B1 (en) | Transmission rate compensation for a digital multi-tone transceiver | |
| JP3592783B2 (ja) | 伝送路等化器 | |
| JP2003188747A (ja) | 歪補償送信装置 | |
| EP1503293A2 (en) | Method and system for performing a Fast Fractional Fourier Transform. | |
| JP3973488B2 (ja) | Ｏｆｄｍ信号の送信装置 | |
| KR100884385B1 (ko) | 신호 송신 장치 및 그 방법, 이를 위한 역고속 푸리에 변환장치 | |
| JP2000278238A (ja) | ガードインターバル挿入式直交周波数分割多重変調方式及びガードインターバル挿入式直交周波数分割多重変調装置 | |
| JP3823460B2 (ja) | データ処理装置および方法 | |
| JP4429809B2 (ja) | Ｏｆｄｍ変調装置及びｏｆｄｍ変調方法 | |
| JP3541722B2 (ja) | ディジタル信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081002 |