JP2000223533A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000223533A
JP2000223533A JP1942599A JP1942599A JP2000223533A JP 2000223533 A JP2000223533 A JP 2000223533A JP 1942599 A JP1942599 A JP 1942599A JP 1942599 A JP1942599 A JP 1942599A JP 2000223533 A JP2000223533 A JP 2000223533A
Authority
JP
Japan
Prior art keywords
electrode
pad electrode
bump electrode
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1942599A
Other languages
English (en)
Other versions
JP3494357B2 (ja
Inventor
Goro Ikegami
五郎 池上
Takao Miyoshi
孝夫 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP1942599A priority Critical patent/JP3494357B2/ja
Publication of JP2000223533A publication Critical patent/JP2000223533A/ja
Application granted granted Critical
Publication of JP3494357B2 publication Critical patent/JP3494357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体ペレットと配線基板とを接着する樹脂
系接着材として電気的絶縁性の微粒子からなるフィラー
を多量に分散させたものを用いると、フィラーが電極間
に噛み込まれることがあった。 【解決手段】 バンプ電極3が形成された半導体ペレッ
ト1と、絶縁基板5上に少なくとも前記半導体ペレット
1のバンプ電極3と対応して平坦なパッド電極8が形成
された配線基板4とを熱膨張率低減用のフィラー12が
分散された樹脂系接着材9を介して対向させそれぞれの
電極を重合させて加圧し各電極間を電気的に接続すると
ともに半導体ペレット1と配線基板4の対向面間を接着
した半導体装置において、上記バンプ電極3を接着材中
のフィラーより軟らかい金属で構成し、かつこのバンプ
電極3をパッド電極8に圧接させてパッド電極3表面を
凹湾曲させつつ、圧接端面と隣接する周面部分を圧潰に
より膨出させたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体ペレットと配
線基板とを樹脂系接着材を介して対向させそれぞれの電
極を圧着して電気的に接続した構造の半導体装置に関す
る。
【0002】
【従来の技術】電子回路装置のうち、ビデオカメラやノ
ート型パーソナルコンピュータのように可搬形の電子回
路装置では小型、軽量化が要求され、これに用いられる
電子部品も一層の小型化が要求されている。また電子制
御装置によって制御される機械装置でも、作業ポジショ
ンにあるモータなどの駆動機構に制御部を直接的に組み
込んで高精度かつ高速制御を可能としているが、このよ
うな制御部も取付位置や取付寸法の制約がある場合、小
型化、高密度実装が強く要求されている。このような要
求に対応するのに、電子部品の形状を変えたり電子部品
本体を縮小するなどして小型化する方法と、外形寸法は
同じかあるいは大型化しても複数の機能部品を集積化し
て実質的に小型化する方法とがある。また電子部品本体
を直接的に配線基板に実装して実装密度を高め小型化を
実現している。図4は高密度実装構造の半導体装置を示
す。図において、1は半導体ペレットで、半導体基板2
内に図示省略するが多数の電子回路素子を形成して内部
接続し、その一主面に電子回路の要部と接続されたバン
プ電極3を多数形成したものである。4は配線基板で、
セラミックやガラス、エポキシ樹脂、ガラスエポキシ樹
脂などの絶縁基板5上に配線用の導電パターン6を形成
し、導電パターン6上をレジスト膜7で被覆し、このレ
ジスト膜7のうち半導体ペレット1のバンプ電極3と対
応する部分を窓明けして導電パターン6の一部を露呈さ
せパッド電極8を形成している。9は配線基板4上のパ
ッド電極8で囲まれる領域に予め供給され、バンブ電極
3とパッド電極8とを位置決めした状態で配線基板4に
対向配置された半導体ペレット1によって押し拡げられ
た樹脂系接着材で、熱硬化性のエポキシ樹脂などが用い
られる。この半導体装置は、半導体ペレット1を加圧し
てバンプ電極3とパッド電極8とを圧接させ電気的に接
続する際に、配線基板4上に予め供給された接着材9が
電極重合部間に充填されるが、バンプ電極3とパッド電
極8の対向面は完全に平坦ではなくしかも平行ではない
ため、重合加圧される時に電極間から接着材が追い出さ
れるため、各電極3、8は密着し電気的接続に支障はな
い。特に図5〜図7に示すようにキャピラリ10に挿通
した金属ワイヤ11の先端に金属ボール11aを形成し
この金属ボール11aをキャピラリ10の下端で半導体
基板2に押し付け、キャピラリ10を上昇させてワイヤ
11を所定長さ繰出した後、キャピラリ10上方でワイ
ヤ11をクランプしてさらにキャピラリ10を上昇させ
ることによりワイヤ11を引き切ってバンプ電極3を形
成したものでは、バンプ電極3の先端が小径であるた
め、パッド電極8に圧着される際にバンプ電極3の小径
先端から押しつぶされ、パッド電極8側からみるとバン
プ電極3は電極8中央部から接着材9を外方に押し出し
つつ密着重合されるため重合部間に接着材が残留する虞
は小さい。ところで図4半導体装置は、セラミックやガ
ラスに比して軽量な樹脂系絶縁基板からなる配線基板4
を用いると、半導体ペレット1と絶縁基板5とでは熱膨
張率の差が大きいため、動作と停止を繰り返しにより温
度上昇すると配線基板4が反り、温度降下により反った
配線基板4が平坦状態に戻ることを繰り返す。この繰り
返しにより接着材9の接着界面に亀裂を生じ、この亀裂
が成長して耐湿性を低下させ、剥離が電極重合部に及ぶ
と、変形応力が直接的に電極重合部に作用して剥離させ
電気的接続を損なうという問題がある。そのためエポキ
シ樹脂からなるベース樹脂にシリカやアルミナの微粒子
を分散させて熱膨張率が半導体ペレット1と配線基板4
の中間の熱膨張率となるように調整した接着材を用いて
変形を緩和している。この種低熱膨張率の接着材として
例えば粒径が1〜20μmのフィラーを50〜70重量
%含有させたものが一般的に用いられる。これにより、
消費電力が大きく動作時の温度上昇が大きい半導体装置
の信頼性を高めることができる。
【0003】
【発明が解決しようとする課題】一方、この低熱膨張率
の接着材を用いた半導体装置では、接着材9を発煙硝酸
で完全に溶解し、配線基板4を固定して半導体ペレット
1にブロックを当て基板4と平行に力をかけることによ
り半導体ペレット4を配線基板4から剥離してバンプ電
極3の剥離表面を観察したところ、図8に示すように剥
離面の中央部に樹脂系接着材9内に分散されたシリカや
アルミナなどの微粒子からなるフィラー12を噛んでい
ることがわかった。具体的には圧着後、直径50μm、
高さ40μmのバンプ電極を150個有する半導体ペレ
ットでは90〜95個のバンプ電極がフィラーを噛み込
んでおり、発生率は約60〜63%であった。また噛み
込まれたフィラーはほぼ電極重合部の中央部に集中し、
重合面積の10〜18%を占めていた。従ってこの半導
体ペレットでは電極の全接続面積の6〜11%が導電性
のないフィラーによって導電面積が縮小されていた。フ
ィラーが電極重合部の中央部に集中して噛み込まれるの
は、半導体ペレット1を配線基板4と対向させ加圧する
際に、予め配線基板4上に供給された接着材9が加圧さ
れ拡がるが、半導体ペレット1と配線基板4の間隔が数
10μmで、接着材9は拡がり開始から極短時間で完了
するため、電極3,8間のフィラーはほとんど流動せ
ず、バンプ電極3の先端部に位置するフィラーがパッド
電極8の間に挟持され、周縁部のフィラーはバンプ電極
3の先端部が圧潰されて平坦になる際に樹脂とともに押
し退けられて電極重合部から排除されるものと考えられ
る。電極重合部に噛み込まれたフィラーは電極内に埋め
込まれているが、その熱膨張率は電極材料の熱膨張率と
異なり、電極材料とは密着しないため、急激に温度変化
する環境で繰り返し動作させると、電極材料とフィラー
との間に微小空洞を生じるため、噛み込まれたフィラー
の量が増大すると空洞部分から亀裂が成長し、最終的に
電極間の電気的接続を不安定にする虞があった。このよ
うな問題を解決するものとして、特開平10−2563
04号公報(先行技術)にはバンプ電極とパッド電極の
電気的接続部をゴム状弾性を有し銀粉体を含有させた導
電性接着材で仮接続し、さらにこの接着材を加熱硬化さ
せた後に、半導体ペレットと配線基板とを熱硬化性エポ
キシ樹脂で接続した半導体装置が開示されているが、接
着材供給工程、加熱工程がそれぞれ増加するため、コス
ト面から直ちに採用することが出来なかった。
【0004】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、半導体ペレットに形成
した多数のバンプ電極と配線基板上の平坦なパッド電極
とを位置決めして、半導体ペレットと配線基板とを熱膨
張率低減用のフィラーが分散された樹脂系接着材を介し
て対向させそれぞれの電極を重合加圧し各電極間を電気
的に接続するとともに半導体ペレットと配線基板の対向
面間を接着した半導体装置において、バンプ電極を接着
材中のフィラーより軟らかい金属で構成し、かつこのバ
ンプ電極をパッド電極に圧接させてパッド電極表面を凹
湾曲させつつ、圧接端面と隣接する周面部分を圧潰によ
り膨出させたことを特徴とする半導体装置を提供する。
【0005】
【発明の実施の形態】本発明による半導体装置は、バン
プ電極を接着材中のフィラーより軟らかい金属で構成
し、かつこのバンプ電極をパッド電極に圧接させてパッ
ド電極表面を凹湾曲させつつ、圧接端面と隣接する周面
部分を圧潰により膨出させたことを特徴とするが、半導
体ペレットのバンプ電極材料として接着材中のフィラー
より十分軟らかい金を用い、さらにこの半導体ペレット
を可撓性を有する絶縁基板にパッド電極を形成した配線
基板で、さらにはパッド電極が銅よりなる導電パターン
の露出部にニッケル、金を順次積層したものが好適であ
る。また、バンプ電極とパッド電極の接触界面が傾斜し
た環状圧接界面とする。この場合、バンプ電極とパッド
電極の環状圧接界面の面積が圧接端面の面積の20%以
上とすることにより接着材中のフィラーが電極間に噛み
込まれても環状圧接界面ではフィラーの分布を少なくで
きる。
【0006】
【実施例】以下に本発明の実施例を図1から説明する。
図において図4と同一物には同一符号を付し重複する説
明を省略する。図1半導体装置が図4半導体装置と大き
く相異するのは、バンプ電極3の先端部をパッド電極8
に押圧し、パッド電極8を凹湾曲させつつ、圧接端面と
隣接する周面部分を圧潰により膨出させたことのみであ
る。この膨出を良好にするためバンプ電極3は接着材9
中のフィラーより軟らかい金属で構成している。また、
この軟らかい金属よりなるバンプ電極3によってパッド
電極8が凹湾曲し易いように配線基板4には可撓性を有
する絶縁基板5が用いられる。より具体的には図2に示
すようにエポキシ樹脂からなる絶縁基板5に厚さ18μ
mの銅箔を積層しこれをエッチングして形成した導電パ
ターン6をレジスト膜7で覆い、この要部を窓明けして
導電パターン6の一部を露呈させ、この窓明け部分に厚
さ3〜5μmのニッケル層13を形成し、さらにニッケ
ル層13上に厚さ0.03〜1.0μmの金めっき層1
4を形成して導電パッド8を形成している。パッド電極
8を構成する銅やニッケルは金で形成したバンプ電極3
に比して硬いため、加圧しても通常は変形しにくい。配
線基板4は可撓性を有する絶縁基板5を用いているが、
各電極3、8の圧接を良好にするため配線基板4を18
0〜250℃に加熱すると、絶縁基板5は一層軟化し、
パッド電極8の周縁部下面も軟化する。これに対して先
端形状が半球状あるいは回転放物体状のバンプ電極3を
パッド電極8に当接させ加圧すると加圧力はバンプ電極
3の先端部に集中し、パッド電極8を絶縁基板5に押し
込みロート状に凹湾曲させる。即ち図3に示すようにバ
ンプ電極3の回転放物体状の先端部3aは図示点線で示
すようにパッド電極8に当接し加圧力により図示点線矢
印A方向に進行して、パッド電極8の表面を図示実線B
で示すように凹湾曲させ、凹湾曲部が深く広くなるにつ
れて、図示Cで示すバンプ電極3の先端が圧潰され平坦
になる。同時にバンプ電極3の圧潰された部分は図示矢
印D方向に膨出して径大となり、凹湾曲部を埋め、バン
プ電極3の端面だけでなくその周面もパッド電極8と圧
接する。一方、接着材9中に分散されたシリカやアルミ
ナなどの微細なフィラー12のうち、加圧された半導体
ペレット1のバンプ電極3がパッド電極8に当接する瞬
間に各電極3、8間に残留したフィラー12(図3中、
符号Eで示す)は電極3、8間に閉じ込められる。これ
に対して、バンプ電極3は先端部の圧潰変形によって下
端部周面は膨出し下端から順次パッド電極8の凹湾曲面
に圧着するため、電極間に位置する接着材9が圧着面か
ら排除され、同時にフィラー12は圧着面から排除され
る。このようにして、バンプ電極3の先端部圧潰による
周面の膨出によって各電極3、8間には符号Fで示すよ
うに傾斜した環状の圧接界面が形成される。一度接着し
た半導体ペレット1を配線基板4から剥離して電極間に
フィラーがどの程度残留しているか観察したところ、バ
ンプ電極3の先端部ではその中央部に従来と同程度のフ
ィラーが残留していたのに対して環状圧接界面Fでは全
ての電極でフィラーを確認することができなかった。ま
たオージェ電子分光分析により各電極3、8の接続界面
の状態を確認したところ、バンプ電極3の先端部及び先
端部と隣接する周面部分では金−ニッケル合金の深い層
が形成されていることが確認され、圧着状態も良好であ
ることが確認できた。この環状圧接界面Fはバンプ電極
3の下端の平坦な圧接部より径大で、例えば、バンプ電
極3の先端の平坦な圧着端面の直径を50μmとしたと
き、環状圧接界面の巾はペレット1の加圧力と配線基板
4の材料によって3〜20μmとすることができるか
ら、バンプ電極3先端のみの圧着面積に対して各電極
3、8の圧着面積を24〜160%拡大でき、フィラー
の噛み込み面積より格段に広い面積で圧着できるため、
各電極3、8の電気的、機械的接続を良好にできる。本
発明による半導体装置は従来装置と全く同じ工程で製造
することが出来るため製造も容易である。
【0007】
【発明の効果】以上のように本発明によれば、半導体ペ
レットと配線基板とを接続する樹脂系接着材にシリカや
アルミナなどの電気的に絶縁性の微粒子を多量に分散さ
せたものを用いても、バンプ電極とパッド電極の電気
的、機械的接続を確実にできる。
【図面の簡単な説明】
【図1】 本発明の実施例を示す側断面図
【図2】 図1半導体装置の要部拡大側断面図
【図3】 バンプ電極とパッド電極の接続状態を説明す
る要部拡大側断面図
【図4】 従来の半導体装置の一例を示す側断面図
【図5】 図4装置のパッド電極を製造工程の一例を示
す側断面図
【図6】 パッド電極を製造工程の一例を示す側断面図
【図7】 パッド電極を製造工程の一例を示す側断面図
【図8】 図4装置が有する課題を説明する電極重合部
の側断面図
【符号の説明】
1 半導体ペレット 3 バンプ電極 4 配線基板 5 絶縁基板 8 パッド電極 9 樹脂系接着材 12 フィラー

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】一主面に多数のバンプ電極が形成された半
    導体ペレットと、絶縁基板上に少なくとも前記半導体ペ
    レットのバンプ電極と対応して平坦なパッド電極が形成
    された配線基板とを熱膨張率低減用のフィラーが分散さ
    れた樹脂系接着材を介して対向させそれぞれの電極を重
    合させて加圧し各電極間を電気的に接続するとともに半
    導体ペレットと配線基板の対向面間を接着した半導体装
    置において、 上記バンプ電極を接着材中のフィラーより軟らかい金属
    で構成し、かつこのバンプ電極をパッド電極に圧接させ
    てパッド電極表面を凹湾曲させつつ、圧接端面と隣接す
    る周面部分を圧潰により膨出させたことを特徴とする半
    導体装置。
  2. 【請求項2】半導体ペレットのバンプ電極が金よりな
    り、配線基板が可撓性を有する絶縁基板にパッド電極を
    形成したものであり、パッド電極が銅よりなる導電パタ
    ーンの露出部にニッケル、金を順次積層したものである
    ことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】バンプ電極とパッド電極とが傾斜した環状
    圧接界面を有することを特徴とする請求項1に記載の半
    導体装置。
  4. 【請求項4】バンプ電極とパッド電極の環状圧接界面の
    面積が圧接端面の面積の6%以上であることを特徴とす
    る請求項3に記載の半導体装置。
JP1942599A 1999-01-28 1999-01-28 半導体装置 Expired - Fee Related JP3494357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1942599A JP3494357B2 (ja) 1999-01-28 1999-01-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1942599A JP3494357B2 (ja) 1999-01-28 1999-01-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2000223533A true JP2000223533A (ja) 2000-08-11
JP3494357B2 JP3494357B2 (ja) 2004-02-09

Family

ID=11998929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1942599A Expired - Fee Related JP3494357B2 (ja) 1999-01-28 1999-01-28 半導体装置

Country Status (1)

Country Link
JP (1) JP3494357B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007879A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP2011515019A (ja) * 2008-02-22 2011-05-12 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 補償ブロックを備えるインサートを備える接続構成部品
WO2022061721A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 芯片及其制作方法、电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515019A (ja) * 2008-02-22 2011-05-12 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 補償ブロックを備えるインサートを備える接続構成部品
WO2010007879A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 半導体装置の製造方法及び半導体装置
WO2022061721A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 芯片及其制作方法、电子设备

Also Published As

Publication number Publication date
JP3494357B2 (ja) 2004-02-09

Similar Documents

Publication Publication Date Title
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US7090482B2 (en) Semiconductor device package manufacturing method and semiconductor device package manufactured by the method
JP4056424B2 (ja) 半導体装置の製造方法
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
WO2000045431A1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
KR100462563B1 (ko) 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JP2000286299A (ja) 半導体装置の接続方法
JP3494357B2 (ja) 半導体装置
JP3981817B2 (ja) 半導体装置の製造方法
JP3575384B2 (ja) 半導体装置の製造方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JP2823667B2 (ja) 半導体素子の実装方法
JP2000235990A (ja) 半導体装置
JP2000252323A (ja) 半導体装置及びその製造方法
JP2000332390A (ja) 半導体装置の製造方法
JP3252759B2 (ja) 半導体装置及びその製造方法
JP2010062589A (ja) 電子部品の実装方法
JP3506424B2 (ja) 半導体素子の実装方法
JP2004103935A (ja) 半導体装置およびその製造方法
JPH10256306A (ja) 回路板の製造法
JP3598058B2 (ja) 回路基板

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20071121

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20081121

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20101121

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20101121

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20111121

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20121121

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees