JP2000223354A

JP2000223354A - セラミック電子部品及びその製造方法

Info

Publication number: JP2000223354A
Application number: JP11021824A
Authority: JP
Inventors: Soichi Matsuzaki; 壮一松崎; Yukinori Yamamoto; 幸憲山本
Original assignee: Hitachi AIC Inc
Current assignee: Lincstech Circuit Co Ltd
Priority date: 1999-01-29
Filing date: 1999-01-29
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】絶縁抵抗等の電気特性を向上でき、クラック
を抑制して外観不良を低下できるセラミック電子部品を
提供すること。【解決手段】セラミック材を焼結してなる素子３を有
するセラミック電子部品９において、前記素子３に脂肪
酸や、アビエチン酸を主成分とするロジンを含浸する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック電子部
品及びその製造方法に関し、特に積層セラミックコンデ
ンサやセラミックフィルタ等のセラミック電子部品及び
その製造方法に関する。

【０００２】

【従来の技術】積層セラミックコンデンサやセラミック
フィルタ等のセラミック電子部品は、セラミックを誘電
体材料や圧電材料として用いている。例えば、積層セラ
ミックコンデンサは、誘電体セラミックを材質とする素
子を有していて、次の通りに製造する。すなわち、先ず
スラリー状にした誘電体セラミック材を用いて例えばド
クターブレード法によりグリーンシートを形成し、その
表面にパラジウムや銀／パラジウム合金，ニッケル等の
金属ペーストを塗布して内部電極を形成する。次に、こ
の内部電極を形成したグリーンシートを所定枚数だけ積
層して、圧着し、積層体を形成する。また、積層体を形
成するには、他の方法として、スラリー状のセラミック
材を所定回数スクリーン印刷し、乾燥した後、その表面
に内部電極用材をスクリーン印刷し、乾燥し、この工程
を所定回数繰り返して行なう。そして積層体を形成後、
これを所定の大きさに切断し、さや詰し、脱バインダー
処理し、次いで焼成して内部電極及びセラミック材を焼
結して素子を形成する。素子を形成後、バレル研磨を行
ない、さらに端部に外部電極を形成する。この外部電極
は、例えば、素子の端部に銀／パラジウム合金からなる
導電ペーストを塗布して下地電極層とし、次に、素子を
ニッケルや半田等を含む電解液中に浸漬し、電気めっき
して下地電極層の表面にめっき層を設けて形成する。

【０００３】ところで、低価格化のために例えば内部電
極材料として銀の量を多めにそしてパラジウムの量を少
なめにした銀パラジウム等を用いる。また、小型化のた
めに、例えば比較的に誘電率の高い鉛系の誘電体材料を
用いる。そしてこれ等の内部電極材料や誘電体材料を用
いると、焼成温度を低くできるため、合せて製造コスト
を低下できる。

【０００４】

【発明が解決しようとする課題】しかし、焼成温度を低
くして、素子を低温で焼成すると、素子に微小な孔や、
クラックが生じ易くなる。そして、このような素子を電
気めっき処理して端部に外部電極を形成すると、電解液
が素子表面の孔に入り込む。この孔に入り込んだ電解液
は、その後に洗浄処理をしても完全には除去されず、多
少残る。このため、コンデンサの絶縁抵抗等の電気特性
を向上し難く、クラックが大きくなる等の欠点がある。

【０００５】本発明は、以上の欠点を改良し、絶縁抵抗
等の電気特性を向上でき、クラックを抑制できるセラミ
ック電子部品を提供するものである。

【０００６】

【課題を解決するための手段】本発明は、上記の課題を
解決するために、セラミック材を焼結してなる素子を有
するセラミック電子部品において、前記素子に脂肪酸又
はアビエチン酸を主成分とするロジンのうち少なくとも
一方を含浸するものである。

【０００７】また、本発明は、セラミック材を焼結して
素子を形成した後、この素子の端部に金属を電気めっき
処理して外部電極を形成するセラミック電子部品の製造
方法において、電気めっき処理をする前に素子に脂肪酸
または、アビエチン酸を主成分とするロジンのうち少な
くとも一方を含浸するものである。

【０００８】すなわち、素子に予じめ脂肪酸やアビエチ
ン酸を主成分とするロジンのうち少なくとも一方を含浸
しているため、その後に電気めっき処理により端部に電
極を形成しても、電気めっき液が素子の孔やクラック等
に入り込むのを防止できる。このため、電気めっき液の
残渣により電気特性の向上が抑制されたり、クラックが
拡大したりすることがなくなる。

【０００９】

【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。図１は、積層セラミックコンデンサ等の
セラミック電子部品の断面図を表す。１は、誘電体セラ
ミック材からなる厚さ１０〜数１０μｍ程度の誘電体シ
ートである。誘電体セラミック材としては、主成分とし
て、Ｐｂ（Ｆｅ_２／３Ｗ_１／３）Ｏ_３，Ｐｂ（Ｆｅ
_１／２Ｗ_１／２）Ｏ_３，Ｐｂ（Ｆｅ_１／２Ｎｂ_１／２）
Ｏ_３，Ｐｂ（Ｍｎ_１／３Ｎｂ_２／３）Ｏ_３，Ｐｂ（Ｍｇ
_１／３Ｗ_２／３）Ｏ_３，Ｐｂ（Ｍｇ_２／３Ｎｂ_１／３）
Ｏ_３，Ｐｂ（Ｍｇ_１／２Ｗ_１／２）Ｏ_３，Ｐｂ（Ｍｇ
_２／３Ｗ_１／３）Ｏ_３，Ｐｂ（Ｍｇ_１／３Ｔａ_２／３）
Ｏ_３，Ｐｂ（Ｎｉ_１／３Ｎｂ_２／３）Ｏ_３，Ｐｂ（Ｎｉ
_１／３Ｔａ_２／３）Ｏ_３，Ｐｂ（Ｍｎ_２／３Ｗ_１／３）
Ｏ_３，Ｐｂ（Ｍｎ_１／２Ｗ_１／２）Ｏ_３，Ｐｂ（Ｃｏ
_１／３Ｎｂ_２／３）Ｏ_３，Ｐｂ（Ｃｏ_１／２Ｗ_１／２）
Ｏ_３，Ｐｂ（Ｍｎ_１／３Ｔａ_２／３）Ｏ_３，Ｐｂ（Ｚｎ
_１／２Ｎｂ_２／３）Ｏ_３，Ｐｂ（Ｍｎ_１／３Ｓ
ｂ_２／３）Ｏ_３，Ｐｂ（Ｉｎ_１／２Ｎｂ_１／２）Ｏ_３，
ＰｂＴｉＯ_３等を単独であるいは２〜３種類を任意に組
合せたものを用いる。また、副成分としては、ＳｉＯ_２
やＳｂ_２Ｏ _５，ＮｉＯ，ＺｎＯ，ＭｎＯ_２等を用いる。
２は、この誘電体シート１の表面に積層したパラジウム
や銀／パラジウム合金，ニッケル等からなる内部電極で
ある。そしてこの誘電体シート１と内部電極２との積層
シートを数１０〜１００層程度に積層し焼結して一体化
させた素子３になっている。また、素子３の表面等には
微小な孔４が形成されている。そしてこの孔４にはベヘ
ン酸やステアリン酸等の脂肪酸や、アビエチン酸を主成
分とするロジンからなる含浸剤５が含浸されている。そ
して素子３の端部には外部電極６が設けられている。こ
の外部電極６は、銀や銀／パラジウム合金等からなる下
地電極層７と、この下地電極層７の表面に積層されたニ
ッケルやスズ、はんだ等の金属からなる１層又は２層以
上のめっき電極層８とからなる。なお、下地電極層７と
めっき電極層８との間には銅ペースト等の導電性ペース
トやはんだを塗布して形成した中間電極層を設けてもよ
い。また、めっき電極層８の表面にははんだ等を塗布し
て表層電極層としてもよい。

【００１０】次に、上記セラミック電子部品９の製造方
法を説明する。誘電体セラミック材を造るには、先ず、
Ｐｂ（Ｆｅ_２／３Ｗ_１／３）Ｏ_３やＰｂ（Ｆｅ_１／２Ｗ
_１／２）Ｏ_３等の主成分と、ＳｉＯ_２やＳｂ_２Ｏ_５等の
副成分とを任意に調合したセラミックを７００℃以上の
温度で仮焼成する。

【００１１】仮焼成後、ボールミル等を用いて粉砕し、
粒子径が数μｍ程度の微粉末を形成する。

【００１２】粉砕後、このセラミックの微粉末とバイン
ダ溶液とを混合してスラリを形成する。バインダ溶液に
は、バインダ，可塑剤，分散剤及び溶剤等からなる溶液
を用いる。そしてバインダは、ＰＭＭＡやＰＥＭＡ等の
アクリル樹脂，ニトロセルロースやエチルセルロース等
のセルロース樹脂，ポリビニールブチラール樹脂等を用
いる。また、可塑剤は、ジエチルフタレートやブチルベ
ンジルフタレートなどのエステル系可塑剤等を用いる。
分散剤は、脂肪酸エステル等のノニオン界面活性剤やカ
ルボン酸塩等のアニオン界面活性剤等を用いる。さら
に、溶剤は、アセトンやメチルエチルケトン等のケトン
類，トルエンやキシレン等の炭化水素類，メチルアルコ
ールやエチルアルコール，ブチルアルコール等のアルコ
ール，酢酸エチルや酢酸ブチル等のエステル，エチルセ
ロソルブやブチルセロソルブ等のエーテルアルコール，
塩化メチレン等の塩化炭化水素類，水等を用いる。

【００１３】スラリーを形成後、真空脱泡装置を用いて
脱泡する。

【００１４】脱泡後、誘電体シートと内部電極とを交互
に重ねた形状の積層体を形成する。この積層体を形成す
るには、例えば次の２通りの方法により行なう。すなわ
ち、一つの方法は、先ずドクターブレード法等による装
置を用いて、厚さ１０〜数１０μｍ程度の誘電体シート
を形成する。次に、この誘電体シートの表面に内部電極
用材を塗布して内部電極を形成する。内部電極用材に
は、パラジウムや銀／パラジウム合金，ニッケル等を用
いる。そして塗布処理はスクリーン印刷法等を用いて行
なう。内部電極を形成後、誘電体シートを数１０〜１０
０層程度に積層する。この場合、最外層には内部電極を
形成しない誘電体シートを積層する。積層後、圧着す
る。また、他の方法としては、スラリーを所定回数スク
リーン印刷し、乾燥した後、その表面に内部電極用材を
スクリーン印刷し、乾燥する。そしてこの工程を所定回
数繰り返して行なう。

【００１５】積層体を形成後、これを素子状に切断す
る。

【００１６】切断後、素子の端面に銀や銀／パラジウム
合金とガラスとからなるペーストを焼き付けて下地電極
層を形成する。

【００１７】下地電極層を形成後、各素子をさや詰し、
脱バインダを処理する。この脱バインダ処理は、デラミ
ネーションやクラック、ひび割れ等の欠陥を防止するた
めに行なうもので、温度２００〜５００℃で、２０〜４
０時間程度加熱して行なう。

【００１８】脱バインダ処理後、焼成炉中で焼成処理を
行なう。焼成温度は誘電体の種類により異なるが、Ｐｂ
（Ｍｇ_１／３Ｎｂ_２／３）Ｏ_３−ＰｂＴｉＯ_３系等のセ
ラミック材の場合には１０００℃程度の温度にする。そ
してこの焼成処理により誘電体と内部電極とを一体化す
る。

【００１９】焼成処理後、常圧中又は真空雰囲気中にお
いて、加熱溶融した脂肪酸や、アビエチン酸を主成分と
するロジンの溶液中に素子を浸漬して脂肪酸等を含浸す
る。なお、常圧中よりも真空雰囲気中の方がより含浸し
易い。

【００２０】脂肪酸等を含浸後、アルコールやアセトン
等の有機溶剤によって素子を洗浄し、素子に付着した過
剰な脂肪酸等を除去する。

【００２１】脂肪酸等を含浸後、図１に示す通り、下地
電極層７の表面にめっき電極層８を積層して外部電極６
を形成する。めっき電極層８を形成するにはニッケルや
スズ、はんだ等の電解液中に素子を浸漬し、電気メッキ
処理する。なお、必要に応じてめっき電極層８を形成す
る前に中間電極層を形成したり、めっき電極層８を形成
後に表層電極層を形成する。

【００２２】外部電極６を形成後、特性や外観等をチェ
ックして不良品を除去する。

【００２３】

【実施例】次に、本発明の実施例を説明する。実施例１：先ず、Ｐｂ（Ｍｇ_１／３Ｎｂ_２／３）Ｏ_３と
ＰｂＴｉＯ_３とからなる鉛系のセラミックを仮焼成した
後、ボールミルを用いて０．７μｍ程度の粒子径に微粉
に粉砕する。粉砕後、ポリビニルブチラールのバインダ
と、ジオクチルフタレートの可塑剤と、トルエン及びイ
ソプロビルアルコールの溶剤等からなるバインダー溶液
中にセラミックの微粉末を入れ、混練してスラリーを形
成する。スラリーを形成後、脱泡処理し、ドクターブレ
ード法により厚さ２０μｍの誘電体セラミックのシート
を形成する。シートを形成後、その表面に銀／パラジウ
ム合金をスクリーン印刷法により４μｍ程度の厚さに塗
布し、内部電極を形成する。そしてこの内部電極を形成
した積層シートの表面に別のシートを積層し、その表面
に内部電極を形成する。この積層処理を繰り返して行な
い、積層シートどうしを積層する。なお、最外層にはシ
ートだけを積層し、内部電極は形成しない。積層後、切
断装置により、３．２mm×１．６mm×１．２mm角程度の
大きさの素子に切断する。切断後、回転バレル硬度処理
を行なう。研磨後、３００℃の温度で約２時間加熱して
脱バインダ処理する。この処理後、１０００℃程度で約
３時間焼成する。焼成後、再度、バレル研磨処理する。
この後、第１の銀ペースト（１００重量部の銀粉末と、
５０重量部のガラスフリット粉末と、９重量部のエチル
セルロースとにブチルカルビトール液を添加したもの）
を素子の端部に塗布し、６００℃の温度で焼付けて、厚
さ５０〜１００μｍの下地電極層を形成する。下地電極
層を形成後、１９０℃の温度で、加熱溶融したアビエチ
ン酸を主成分とするロジン中に素子を３０分間浸漬し、
素子にロジンを含浸する。含浸後、素子を溶融ロジン中
から取り出し、室温で冷却する。冷却後、アセトンで洗
浄して、過剰なロジンを除去する。洗浄後、バレル電解
めっき処理を行ない、素子の端部に形成した下地電極層
の表面に、はんだを電気めっきして厚さ４μｍのめっき
電極層を形成し、合せて外部電極とする。

【００２４】実施例２：実施例１において、下地電極層
を第２の銀ペースト（１００重量部の銀粉末と、３０重
量部のガラスフリット粉末と、９重量部のエチルセルロ
ースとにブチルカルビトール液を添加したもの）を焼付
けて形成する以外は同一の条件とする。

【００２５】実施例３：実施例１において、下地電極層
を第３の銀ペースト（１００重量部の銀粉末と、２０重
量部のガラスフリット粉末と、９重量部のエチルセルロ
ースとにブチルカルビトール液を添加したもの）を焼付
け、その表面に厚さ５０〜１００μｍの中間電極層を第
２の銀ペーストを焼付けて形成する以外は同一の条件と
する。

【００２６】実施例４：実施例３において、中間電極層
を第２の銀ペーストを焼付けて形成する以外は同一の条
件とする。

【００２７】そして実施例１〜実施例４と従来例につい
て、耐圧不良率及びクラックの発生による外観不良率を
測定し、その結果を表１に示す。

【００２８】なお、従来例は、実施例１において、ロジ
ンを含浸する処理を省略する以外は同一の条件とする。

【００２９】また、試料数は、実施例１，実施例２及び
従来例が１５ヶ，そして実施例３及び実施例４が２０ヶ
とする。

【００３０】

【表１】

【００３１】表１から明らかな通り、実施例１〜実施例
４によれば耐圧不良率が１３％以下そして外観不良率が
２０％以下となり、従来例に比較して、耐圧不良率が１
６％以下にそして外観不良率が約３４％以下に低下して
いる。

【００３２】

【発明の効果】以上の通り、本発明によれば、素子に脂
肪酸や、アビエチン酸を主成分とするロジンを含浸して
いるため、電気めっき処理により外部電極を形成して
も、絶縁抵抗等の電気特性の劣化を抑制できその不良を
低下でき、またクラックによる不良を低下でき、歩留り
を向上でき、信頼性の高いセラミック電子部品が得られ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態のセラミック電子部品の断
面図を示す。

【符号の説明】

１…誘電体ジート、２…内部電極、３…素子、４…
孔、５…含浸剤、６…外部電極、７…下地電極層、８…
めっき電極層。整理番号 P2489

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E001 AB03 AC03 AC09 AC10 AD03 AE00 AE03 AE04 AF00 AF06 AH05 AH06 AH09 AJ02 5E082 AA01 AB03 BC33 BC35 BC38 EE04 EE23 EE35 EE42 FF19 FG06 FG22 FG26 FG27 FG52 FG54 GG10 GG11 GG26 GG28 JJ03 JJ05 JJ21 JJ23 LL02 LL03 MM22

Claims

【特許請求の範囲】

【請求項１】セラミック材を焼結してなる素子を有す
るセラミック電子部品において、前記素子に脂肪酸また
は、アビエチン酸を主成分とするロジンのうち少なくと
も一方が含浸されていることを特徴とするセラミック電
子部品。
【請求項２】セラミック材を焼結して素子を形成した
後、この素子の端部に金属を電気めっき処理して外部電
極を形成するセラミック電子部品の製造方法において、
電気めっき処理をする前に素子に脂肪酸または、アビエ
チン酸を主成分とするロジンのうち少なくとも一方を含
浸することを特徴とするセラミック電子部品の製造方
法。