JP2000217043A - ビデオ信号処理集積回路 - Google Patents
ビデオ信号処理集積回路Info
- Publication number
- JP2000217043A JP2000217043A JP11016933A JP1693399A JP2000217043A JP 2000217043 A JP2000217043 A JP 2000217043A JP 11016933 A JP11016933 A JP 11016933A JP 1693399 A JP1693399 A JP 1693399A JP 2000217043 A JP2000217043 A JP 2000217043A
- Authority
- JP
- Japan
- Prior art keywords
- osd
- signal processing
- screen display
- video signal
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 オンスクリーンディスプレイコントローラに
より出力できる色数を増やせるとともに、対応周波数を
上昇させることができるビデオ信号処理集積回路を得
る。 【解決手段】 オンスクリーンディスプレイ強度設定用
レジスタ１を有するオンスクリーンディスプレイコント
ローラと、その信号処理回路とを、同一ウエハ上で作製
し、ビデオ信号処理集積回路にオンスクリーンディスプ
レイコントローラを内蔵するようにした。
より出力できる色数を増やせるとともに、対応周波数を
上昇させることができるビデオ信号処理集積回路を得
る。 【解決手段】 オンスクリーンディスプレイ強度設定用
レジスタ１を有するオンスクリーンディスプレイコント
ローラと、その信号処理回路とを、同一ウエハ上で作製
し、ビデオ信号処理集積回路にオンスクリーンディスプ
レイコントローラを内蔵するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、ビデオ信号処理
集積回路、特に、オンスクリーンディスプレイ（On Scr
een Display ：以下、ＯＳＤという）コントローラ内蔵
ビデオ信号処理ＩＣに関するものである。
集積回路、特に、オンスクリーンディスプレイ（On Scr
een Display ：以下、ＯＳＤという）コントローラ内蔵
ビデオ信号処理ＩＣに関するものである。
【０００２】
【従来の技術】ＴＶ，ＶＴＲ，モニタなどのビデオ信号
を処理する機器では、文字，絵柄を挿入するために、ビ
デオ信号処理ＩＣにＯＳＤコントローラと呼ばれるＩＣ
あるいはＯＳＤコントローラを内蔵するマイコン等から
の信号を入力し、出力している図７は、このような従来
の機器の概略構成を示すものである。
を処理する機器では、文字，絵柄を挿入するために、ビ
デオ信号処理ＩＣにＯＳＤコントローラと呼ばれるＩＣ
あるいはＯＳＤコントローラを内蔵するマイコン等から
の信号を入力し、出力している図７は、このような従来
の機器の概略構成を示すものである。
【０００３】しかし、このような方策では、双方のピン
数が不足すること、およびＯＳＤ信号の速度（ライズ・
タイムおよびフォール・タイム）が速いこと等の問題が
あり、殆どがＲＧＢ三原色のままで処理されるものであ
った。
数が不足すること、およびＯＳＤ信号の速度（ライズ・
タイムおよびフォール・タイム）が速いこと等の問題が
あり、殆どがＲＧＢ三原色のままで処理されるものであ
った。
【０００４】近年、ＯＳＤコントローラＩＣは、出力振
幅を半分にするという情報を出力しているＩＣも出始め
てはいるが、ビデオ信号処理ＩＣでは、この入力を持つ
ものは少なく、あっても、ＴＶ等の周波数の低いもので
ある。しかし、近年ではコンピュータの出力画像の周波
数が上昇し、また、ＴＶ等でも高画質化されているた
め、水平解像度は上昇の一途をたどっている。
幅を半分にするという情報を出力しているＩＣも出始め
てはいるが、ビデオ信号処理ＩＣでは、この入力を持つ
ものは少なく、あっても、ＴＶ等の周波数の低いもので
ある。しかし、近年ではコンピュータの出力画像の周波
数が上昇し、また、ＴＶ等でも高画質化されているた
め、水平解像度は上昇の一途をたどっている。
【０００５】上述のように、ビデオ信号処理ＩＣとＯＳ
ＤコントローラＩＣとが別個のものとして構成されてい
る従来技術のものでは、このような状況に対応できるも
のではない。
ＤコントローラＩＣとが別個のものとして構成されてい
る従来技術のものでは、このような状況に対応できるも
のではない。
【０００６】
【発明が解決しようとする課題】この発明は、このよう
な状況を踏まえ、ＯＳＤコントローラとその信号処理回
路とを同一の集積回路として構成し、それらの回路を同
一ウエハで作製することにより、ＯＳＤコントローラに
より出力できる色数を増やせるとともに、対応周波数を
上昇させることを目的とする。
な状況を踏まえ、ＯＳＤコントローラとその信号処理回
路とを同一の集積回路として構成し、それらの回路を同
一ウエハで作製することにより、ＯＳＤコントローラに
より出力できる色数を増やせるとともに、対応周波数を
上昇させることを目的とする。
【０００７】
【課題を解決するための手段】第１の発明に係るビデオ
信号処理集積回路では、オンスクリーンディスプレイコ
ントローラと、その信号処理回路とを、同一ウエハ上で
作製し、オンスクリーンディスプレイコントローラを内
蔵するようにしたものである。
信号処理集積回路では、オンスクリーンディスプレイコ
ントローラと、その信号処理回路とを、同一ウエハ上で
作製し、オンスクリーンディスプレイコントローラを内
蔵するようにしたものである。
【０００８】第２の発明に係るビデオ信号処理集積回路
では、オンスクリーンディスプレイ強度設定用レジスタ
および前記オンスクリーンディスプレイ強度設定用レジ
スタによるディジタル信号をアナログ信号に変換するデ
ィジタルアナログ変換回路を接続したオンスクリーンデ
ィスプレイコントローラと、前記オンスクリーンディス
プレイコントローラの信号を処理する信号処理回路と
を、同一ウエハ上で作製し、オンスクリーンディスプレ
イコントローラを内蔵するようにしたものである。
では、オンスクリーンディスプレイ強度設定用レジスタ
および前記オンスクリーンディスプレイ強度設定用レジ
スタによるディジタル信号をアナログ信号に変換するデ
ィジタルアナログ変換回路を接続したオンスクリーンデ
ィスプレイコントローラと、前記オンスクリーンディス
プレイコントローラの信号を処理する信号処理回路と
を、同一ウエハ上で作製し、オンスクリーンディスプレ
イコントローラを内蔵するようにしたものである。
【０００９】第３の発明に係るビデオ信号処理集積回路
では、オンスクリーンディスプレイコントローラとその
信号処理回路とを同一ウエハ上で作製し、それらの回路
の一部分を共通化するようにしたものである。
では、オンスクリーンディスプレイコントローラとその
信号処理回路とを同一ウエハ上で作製し、それらの回路
の一部分を共通化するようにしたものである。
【００１０】
【発明の実施の形態】実施の形態１．図１に、この発明
の実施の形態１を示す。図１において、１はレジスタ要
素１ａ，１ｂ，………１ｎからなるＯＳＤ強度設定用レ
ジスタ、２はデコーダ、３は定電流源、４はＯＳＤ強度
設定用スイッチで、ＯＳＤの各色の強度設定により、Ｏ
Ｎ／ＯＦＦされる。５はＯＳＤ出力用スイッチであり、
ＯＳＤの文字を出力するタイミングすなわちＯＳＤ区間
で、ＯＮ状態とされ、それ以外のタイミング区間ではＯ
ＦＦ状態とされる。６は負荷抵抗、７は電圧源である。
負荷抵抗６は、ＯＳＤ強度設定用スイッチ４で設定され
るＯＳＤの文字の強度が、電流信号で設定されていたの
を、電圧信号に変換している。
の実施の形態１を示す。図１において、１はレジスタ要
素１ａ，１ｂ，………１ｎからなるＯＳＤ強度設定用レ
ジスタ、２はデコーダ、３は定電流源、４はＯＳＤ強度
設定用スイッチで、ＯＳＤの各色の強度設定により、Ｏ
Ｎ／ＯＦＦされる。５はＯＳＤ出力用スイッチであり、
ＯＳＤの文字を出力するタイミングすなわちＯＳＤ区間
で、ＯＮ状態とされ、それ以外のタイミング区間ではＯ
ＦＦ状態とされる。６は負荷抵抗、７は電圧源である。
負荷抵抗６は、ＯＳＤ強度設定用スイッチ４で設定され
るＯＳＤの文字の強度が、電流信号で設定されていたの
を、電圧信号に変換している。
【００１１】ここで、負荷抵抗６は、ＯＳＤ強度設定用
スイッチ４で設定される電流信号の大きさに応じて、そ
の電圧降下値が変動し、出力端子ＯＵＴへ出力される電
圧値を変化させるものである。この電圧信号は、ＯＳＤ
区間において閉成されるＯＳＤ出力用スイッチ５を介し
て出力端子ＯＵＴから出力される。
スイッチ４で設定される電流信号の大きさに応じて、そ
の電圧降下値が変動し、出力端子ＯＵＴへ出力される電
圧値を変化させるものである。この電圧信号は、ＯＳＤ
区間において閉成されるＯＳＤ出力用スイッチ５を介し
て出力端子ＯＵＴから出力される。
【００１２】図１に示すＯＳＤ強度設定用レジスタ１，
デコーダ２，ＯＳＤ強度設定用スイッチで４，およびＯ
ＳＤ出力用スイッチ５等は、オンスクリーンディスプレ
イコントローラと、その信号処理回路としてのプリアン
プとを構成するものであって、これらは同一のＩＣによ
り形成されるものとして同一ウエハ上で作製され、この
ビデオ信号処理ＩＣにはオンスクリーンディスプレイコ
ントローラを内蔵するようにされているものである。
デコーダ２，ＯＳＤ強度設定用スイッチで４，およびＯ
ＳＤ出力用スイッチ５等は、オンスクリーンディスプレ
イコントローラと、その信号処理回路としてのプリアン
プとを構成するものであって、これらは同一のＩＣによ
り形成されるものとして同一ウエハ上で作製され、この
ビデオ信号処理ＩＣにはオンスクリーンディスプレイコ
ントローラを内蔵するようにされているものである。
【００１３】文字色全２７色（３×３×３）の例におけ
る信号処理時の波形を図２に示す。ＲＧＢ３色のうち、
１色のみ示せば、他の２色については同等なので、ここ
では１色（Ｒ）のみを示す。ここで、例えばレジスタ１
のレジスタ要素１ａおよびレジスタ要素１ｂを用い、レ
ジスタ要素１ａを第１のレジスタとし、レジスタ要素１
ｂを第２のレジスタとして１色（Ｒ）についての処理を
行う場合を説明する。ＯＳＤ区間におけるＯＳＤ出力
は、第１のレジスタのみが「ＨＩＧＨ」であれば図２
（ａ）のようになり、第２のレジスタのみが「ＨＩＧ
Ｈ」であれば図２（ｂ）、双方が「ＬＯＷ」のときは図
２（ｃ）のようになる。このような構成によれば、ＯＳ
Ｄコントローラと、その信号処理回路としてのプリアン
プを、同一ウエハ上で作製し、ビデオ信号処理ＩＣにＯ
ＳＤコントローラを内蔵するようにしたことと相俟っ
て、高速で処理を行うことができ、なおかつピン数を少
なくすることができる。
る信号処理時の波形を図２に示す。ＲＧＢ３色のうち、
１色のみ示せば、他の２色については同等なので、ここ
では１色（Ｒ）のみを示す。ここで、例えばレジスタ１
のレジスタ要素１ａおよびレジスタ要素１ｂを用い、レ
ジスタ要素１ａを第１のレジスタとし、レジスタ要素１
ｂを第２のレジスタとして１色（Ｒ）についての処理を
行う場合を説明する。ＯＳＤ区間におけるＯＳＤ出力
は、第１のレジスタのみが「ＨＩＧＨ」であれば図２
（ａ）のようになり、第２のレジスタのみが「ＨＩＧ
Ｈ」であれば図２（ｂ）、双方が「ＬＯＷ」のときは図
２（ｃ）のようになる。このような構成によれば、ＯＳ
Ｄコントローラと、その信号処理回路としてのプリアン
プを、同一ウエハ上で作製し、ビデオ信号処理ＩＣにＯ
ＳＤコントローラを内蔵するようにしたことと相俟っ
て、高速で処理を行うことができ、なおかつピン数を少
なくすることができる。
【００１４】この発明による実施の形態１によれば、Ｏ
ＳＤコントローラと、その信号処理回路とを、同一ウエ
ハ上で作製し、ビデオ信号処理ＩＣにＯＳＤコントロー
ラを内蔵するようにしたので、ＯＳＤコントローラによ
り出力できる色数を増やせるとともに、対応周波数を上
昇させることができる。
ＳＤコントローラと、その信号処理回路とを、同一ウエ
ハ上で作製し、ビデオ信号処理ＩＣにＯＳＤコントロー
ラを内蔵するようにしたので、ＯＳＤコントローラによ
り出力できる色数を増やせるとともに、対応周波数を上
昇させることができる。
【００１５】実施の形態２．図３に、この発明の実施の
形態２を示す。図３において、図１と同一符号部分は同
一または相当部分を示す。この実施の形態２は、図１に
示す構成の実施の形態１における電圧源７を電流源８に
置き換え、それに応じて抵抗６の接続関係を変更したも
のである。その他の構成および動作は、図１に示す実施
の形態１のものと同様である。
形態２を示す。図３において、図１と同一符号部分は同
一または相当部分を示す。この実施の形態２は、図１に
示す構成の実施の形態１における電圧源７を電流源８に
置き換え、それに応じて抵抗６の接続関係を変更したも
のである。その他の構成および動作は、図１に示す実施
の形態１のものと同様である。
【００１６】ここで、抵抗６は、制御電源９とスイッチ
４および電流源８との間に接続され、ＯＳＤ強度設定用
スイッチ４で設定される電流信号の大きさに応じて、そ
の電圧降下値が変動し、出力端子ＯＵＴへ出力される電
圧値を変化させる。
４および電流源８との間に接続され、ＯＳＤ強度設定用
スイッチ４で設定される電流信号の大きさに応じて、そ
の電圧降下値が変動し、出力端子ＯＵＴへ出力される電
圧値を変化させる。
【００１７】この発明による実施の形態２によれば、実
施の形態１と同様に、ＯＳＤコントローラにより出力で
きる色数を増やせるとともに、対応周波数を上昇させる
ことができる。
施の形態１と同様に、ＯＳＤコントローラにより出力で
きる色数を増やせるとともに、対応周波数を上昇させる
ことができる。
【００１８】実施の形態３．図４に、この発明の実施の
形態３を示す。１はレジスタ要素１ａ，１ｂ，………１
ｎからなるＯＳＤ強度設定用レジスタ、１０はサブコン
トラスト用のＤ／Ａ変換回路、１１はサブコントラスト
用のラッチ、１２はスイッチで、ＯＳＤのタイミングに
より切り換えられる。
形態３を示す。１はレジスタ要素１ａ，１ｂ，………１
ｎからなるＯＳＤ強度設定用レジスタ、１０はサブコン
トラスト用のＤ／Ａ変換回路、１１はサブコントラスト
用のラッチ、１２はスイッチで、ＯＳＤのタイミングに
より切り換えられる。
【００１９】ＯＳＤ区間においては、スイッチ１２はレ
ジスタ１側に切換えられ、レジスタ１を構成するレジス
タ要素１ａ，１ｂ，………１ｎのいずれかの動作によ
り、Ｄ／Ａ変換回路１０を介して出力端子ＯＵＴからＯ
ＳＤ出力がサブコントラスト出力に代えて導出される。
ジスタ１側に切換えられ、レジスタ１を構成するレジス
タ要素１ａ，１ｂ，………１ｎのいずれかの動作によ
り、Ｄ／Ａ変換回路１０を介して出力端子ＯＵＴからＯ
ＳＤ出力がサブコントラスト出力に代えて導出される。
【００２０】この発明による実施の形態３によれば、Ｏ
ＳＤ強度設定用レジスタ１およびＯＳＤ強度設定用レジ
スタ１によるディジタル信号をアナログ信号に変換する
ディジタルアナログ変換回路を接続したＯＳＤコントロ
ーラと、前記ＯＳＤコントローラの信号を処理する信号
処理回路とを、同一ウエハ上で作製し、ビデオ信号処理
ＩＣにＯＳＤコントローラを内蔵するようにしたので、
ＯＳＤコントローラにより出力できる色数を増やせると
ともに、対応周波数を上昇させることができる。
ＳＤ強度設定用レジスタ１およびＯＳＤ強度設定用レジ
スタ１によるディジタル信号をアナログ信号に変換する
ディジタルアナログ変換回路を接続したＯＳＤコントロ
ーラと、前記ＯＳＤコントローラの信号を処理する信号
処理回路とを、同一ウエハ上で作製し、ビデオ信号処理
ＩＣにＯＳＤコントローラを内蔵するようにしたので、
ＯＳＤコントローラにより出力できる色数を増やせると
ともに、対応周波数を上昇させることができる。
【００２１】実施の形態４．図５に、この発明の実施の
形態３を示す。１３，１４はスイッチ、１５はコンデン
サ、１６はバッファ、１７はスイッチ、１８は定電流源
である。図６は、信号処理時の波形を示すものである。
形態３を示す。１３，１４はスイッチ、１５はコンデン
サ、１６はバッファ、１７はスイッチ、１８は定電流源
である。図６は、信号処理時の波形を示すものである。
【００２２】図６に示すように、入力端子ＩＮに、ＯＳ
Ｄ強度設定用レジスタ（図１に示す実施の形態１におけ
るレジスタ要素１ａ，１ｂ，………１ｎからなるレジス
タ１に相当）およびデコーダ（同じく、デコーダ２に相
当）によって、あるチャンネルの色強度信号が転送され
た場合、スイッチ１３はこの強度のデジタルデータの間
だけＯＮする。そして、この信号はコンデンサ１５にチ
ャージされ、所定の電圧となる。この電圧信号はバッフ
ァ１６を通しスイッチ１７に印加され、ＯＳＤ区間の間
だけ、スイッチ１７でサブコントラストの電圧信号と置
き換えられる。
Ｄ強度設定用レジスタ（図１に示す実施の形態１におけ
るレジスタ要素１ａ，１ｂ，………１ｎからなるレジス
タ１に相当）およびデコーダ（同じく、デコーダ２に相
当）によって、あるチャンネルの色強度信号が転送され
た場合、スイッチ１３はこの強度のデジタルデータの間
だけＯＮする。そして、この信号はコンデンサ１５にチ
ャージされ、所定の電圧となる。この電圧信号はバッフ
ァ１６を通しスイッチ１７に印加され、ＯＳＤ区間の間
だけ、スイッチ１７でサブコントラストの電圧信号と置
き換えられる。
【００２３】ここで、スイッチ１３，１４、コンデンサ
１５、バッファ１６およびスイッチ１７等は、ＯＳＤ強
度設定用レジスタ（図１に示す実施の形態１におけるレ
ジスタ要素１ａ，１ｂ，………１ｎからなるレジスタ１
に相当）およびデコーダ（同じく、デコーダ２に相当）
とともに、同一のＩＣを構成するものとして同一ウエハ
上で作製され、ビデオ信号処理ＩＣにＯＳＤコントロー
ラを内蔵するようにされているものである。
１５、バッファ１６およびスイッチ１７等は、ＯＳＤ強
度設定用レジスタ（図１に示す実施の形態１におけるレ
ジスタ要素１ａ，１ｂ，………１ｎからなるレジスタ１
に相当）およびデコーダ（同じく、デコーダ２に相当）
とともに、同一のＩＣを構成するものとして同一ウエハ
上で作製され、ビデオ信号処理ＩＣにＯＳＤコントロー
ラを内蔵するようにされているものである。
【００２４】この実施の形態４でも、図１に示す実施の
形態１と同様な効果が得られるとともに、この実施の形
態４では、ＯＳＤ強度設定用レジスタ（図１に示す実施
の形態１におけるレジスタ要素１ａ，１ｂ，………１ｎ
からなるレジスタ１に相当）およびスイッチ１３（図１
に示す実施の形態１におけるスイッチ４に相当）をＲＧ
Ｂ３チャンネルで共有化でき、スイッチ１４によって３
チャンネルを切り替えるため、回路構成がシンプルにで
きる。
形態１と同様な効果が得られるとともに、この実施の形
態４では、ＯＳＤ強度設定用レジスタ（図１に示す実施
の形態１におけるレジスタ要素１ａ，１ｂ，………１ｎ
からなるレジスタ１に相当）およびスイッチ１３（図１
に示す実施の形態１におけるスイッチ４に相当）をＲＧ
Ｂ３チャンネルで共有化でき、スイッチ１４によって３
チャンネルを切り替えるため、回路構成がシンプルにで
きる。
【００２５】この発明による実施の形態４によれば、Ｏ
ＳＤコントローラとその信号処理回路とを同一ウエハ上
で作製し、それらの回路の一部分を共通化するようにし
たので、比較的簡潔な回路により、ＯＳＤコントローラ
により出力できる色数を増やせるとともに、対応周波数
を上昇させることができる。
ＳＤコントローラとその信号処理回路とを同一ウエハ上
で作製し、それらの回路の一部分を共通化するようにし
たので、比較的簡潔な回路により、ＯＳＤコントローラ
により出力できる色数を増やせるとともに、対応周波数
を上昇させることができる。
【００２６】
【発明の効果】第１の発明によれば、オンスクリーンデ
ィスプレイコントローラと、その信号処理回路とを、同
一ウエハ上で作製し、ビデオ信号処理集積回路にオンス
クリーンディスプレイコントローラを内蔵するようにし
たので、オンスクリーンディスプレイコントローラによ
り出力できる色数を増やせるとともに、対応周波数を上
昇させることができる。
ィスプレイコントローラと、その信号処理回路とを、同
一ウエハ上で作製し、ビデオ信号処理集積回路にオンス
クリーンディスプレイコントローラを内蔵するようにし
たので、オンスクリーンディスプレイコントローラによ
り出力できる色数を増やせるとともに、対応周波数を上
昇させることができる。
【００２７】第２の発明によれば、オンスクリーンディ
スプレイ強度設定用レジスタおよび前記オンスクリーン
ディスプレイ強度設定用レジスタによるディジタル信号
をアナログ信号に変換するディジタルアナログ変換回路
を接続した、オンスクリーンディスプレイコントローラ
と、前記オンスクリーンディスプレイコントローラの信
号を処理する信号処理回路とを、同一ウエハ上で作製
し、ビデオ信号処理集積回路にオンスクリーンディスプ
レイコントローラを内蔵するようにしたので、オンスク
リーンディスプレイコントローラにより出力できる色数
を増やせるとともに、対応周波数を上昇させることがで
きる。
スプレイ強度設定用レジスタおよび前記オンスクリーン
ディスプレイ強度設定用レジスタによるディジタル信号
をアナログ信号に変換するディジタルアナログ変換回路
を接続した、オンスクリーンディスプレイコントローラ
と、前記オンスクリーンディスプレイコントローラの信
号を処理する信号処理回路とを、同一ウエハ上で作製
し、ビデオ信号処理集積回路にオンスクリーンディスプ
レイコントローラを内蔵するようにしたので、オンスク
リーンディスプレイコントローラにより出力できる色数
を増やせるとともに、対応周波数を上昇させることがで
きる。
【００２８】第３の発明によれば、オンスクリーンディ
スプレイコントローラとその信号処理回路とを同一ウエ
ハ上で作製し、それらの回路の一部分を共通化するよう
にしたので、比較的簡潔な回路により、オンスクリーン
ディスプレイコントローラにより出力できる色数を増や
せるとともに、対応周波数を上昇させることができる。
スプレイコントローラとその信号処理回路とを同一ウエ
ハ上で作製し、それらの回路の一部分を共通化するよう
にしたので、比較的簡潔な回路により、オンスクリーン
ディスプレイコントローラにより出力できる色数を増や
せるとともに、対応周波数を上昇させることができる。
【図１】 この発明による実施の形態１を示すＯＳＤプ
リアンプの構成図である。
リアンプの構成図である。
【図２】 この発明による実施の形態１における説明図
である。
である。
【図３】 この発明による実施の形態２を示すＯＳＤプ
リアンプの構成図である。
リアンプの構成図である。
【図４】 この発明による実施の形態３を示すＯＳＤプ
リアンプの構成図である。
リアンプの構成図である。
【図５】 この発明による実施の形態４を示すＯＳＤプ
リアンプの構成図である。
リアンプの構成図である。
【図６】 この発明による実施の形態４における説明図
である。
である。
【図７】 従来のＯＳＤおよびプリアンプの構成図であ
る。
る。
１ ＯＳＤ強度設定用レジスタ、２ デコーダ、３ 定
電流源、４ ＯＳＤ強度設定用スイッチ、５ ＯＳＤ出
力用スイッチ、６は負荷抵抗、７ 電圧源、８電流源、
９ 制御電源、１０ サブコントラスト用Ｄ／Ａ変換回
路、１１ サブコントラスト用のラッチ、１２，１３，
１４ スイッチ、１５ コンデンサ、１６ バッファ、
１７ スイッチ、１８ 定電流源。
電流源、４ ＯＳＤ強度設定用スイッチ、５ ＯＳＤ出
力用スイッチ、６は負荷抵抗、７ 電圧源、８電流源、
９ 制御電源、１０ サブコントラスト用Ｄ／Ａ変換回
路、１１ サブコントラスト用のラッチ、１２，１３，
１４ スイッチ、１５ コンデンサ、１６ バッファ、
１７ スイッチ、１８ 定電流源。
Claims (3)
- 【請求項１】 オンスクリーンディスプレイコントロー
ラと、その信号処理回路とを、同一ウエハ上で作製し、
オンスクリーンディスプレイコントローラを内蔵するよ
うにしたことを特徴とするビデオ信号処理集積回路。 - 【請求項２】 オンスクリーンディスプレイ強度設定用
レジスタおよび前記オンスクリーンディスプレイ強度制
御用ラッチによるディジタル信号をアナログ信号に変換
するディジタルアナログ変換回路を接続した、オンスク
リーンディスプレイコントローラと、前記オンスクリー
ンディスプレイコントローラの信号を処理する信号処理
回路とを、同一ウエハ上で作製し、オンスクリーンディ
スプレイコントローラを内蔵するようにしたことを特徴
とするビデオ信号処理集積回路。 - 【請求項３】 オンスクリーンディスプレイコントロー
ラとその信号処理回路とを同一ウエハ上で作製し、それ
らの回路の一部分を共通化するようにしたことを特徴と
するビデオ信号処理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016933A JP2000217043A (ja) | 1999-01-26 | 1999-01-26 | ビデオ信号処理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016933A JP2000217043A (ja) | 1999-01-26 | 1999-01-26 | ビデオ信号処理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000217043A true JP2000217043A (ja) | 2000-08-04 |
Family
ID=11929936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11016933A Pending JP2000217043A (ja) | 1999-01-26 | 1999-01-26 | ビデオ信号処理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000217043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602985B1 (ko) | 2003-09-29 | 2006-07-20 | 산요덴키가부시키가이샤 | 캐릭터 표시 제어 회로 및 집적 회로 |
-
1999
- 1999-01-26 JP JP11016933A patent/JP2000217043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602985B1 (ko) | 2003-09-29 | 2006-07-20 | 산요덴키가부시키가이샤 | 캐릭터 표시 제어 회로 및 집적 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100505502B1 (ko) | 감마 보정 기능을 갖는 아날로그-디지탈 컨버터 | |
| JPH0561432A (ja) | 液晶ドライバ回路 | |
| JP2000217043A (ja) | ビデオ信号処理集積回路 | |
| US20040257122A1 (en) | Clock signal detection circuit and semiconductor integrated circuit using the same | |
| JPH11296143A (ja) | アナログバッファおよび表示装置 | |
| JP2002076285A (ja) | 複数のｌｓｉを組み込んだ電気装置及びｌｓｉ | |
| JP4228305B2 (ja) | テストシステム | |
| JP2548892B2 (ja) | パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置 | |
| TW388178B (en) | On-screen display device | |
| JP2000353958A (ja) | サンプルホールド回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JP3235709B2 (ja) | 回路アイソレーション方式 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| KR100694071B1 (ko) | Ｒｇｂ 파이 필터 | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| TWI298861B (en) | Display apparatus and its source driver | |
| JP3244346B2 (ja) | スイッチ回路 | |
| JP2815935B2 (ja) | 色信号出力回路 | |
| JPH0779475B2 (ja) | 文字多重放送受信装置 | |
| JPS63225287A (ja) | 表示制御装置 | |
| KR20000010299U (ko) | 할프 톤(half tone) 온스크린디스플레이(osd) 장치 | |
| JPH0588147A (ja) | 液晶駆動用半導体集積回路素子 | |
| JP2002016848A (ja) | オンスクリーンディスプレイ装置 | |
| JPH06195031A (ja) | 映像信号変換回路 | |
| JPH02308683A (ja) | オンスクリーン回路集積装置 |