JP2000216111A - 柱状電極付き半導体ウエハ及びその製造方法 - Google Patents

柱状電極付き半導体ウエハ及びその製造方法

Info

Publication number
JP2000216111A
JP2000216111A JP11018229A JP1822999A JP2000216111A JP 2000216111 A JP2000216111 A JP 2000216111A JP 11018229 A JP11018229 A JP 11018229A JP 1822999 A JP1822999 A JP 1822999A JP 2000216111 A JP2000216111 A JP 2000216111A
Authority
JP
Japan
Prior art keywords
plating film
semiconductor wafer
columnar
electrode
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11018229A
Other languages
English (en)
Other versions
JP3520213B2 (ja
Inventor
Yoshihiro Ihara
義博 井原
Takeshi Kobayashi
壮 小林
Shinichi Wakabayashi
信一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP01822999A priority Critical patent/JP3520213B2/ja
Priority to TW089101296A priority patent/TW444288B/zh
Priority to KR1020000003629A priority patent/KR100687548B1/ko
Priority to EP00300613A priority patent/EP1024531A3/en
Publication of JP2000216111A publication Critical patent/JP2000216111A/ja
Priority to US10/323,645 priority patent/US7220657B2/en
Application granted granted Critical
Publication of JP3520213B2 publication Critical patent/JP3520213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 柱状電極に外部接続端子を確実に接合するこ
とができ、信頼性の高い半導体装置が得られる柱状電極
付き半導体ウエハを提供する。 【解決手段】 半導体ウエハ10の電極端子形成面に、
一端側が各電極端子12に接続された配線パターン22
が絶縁層16を介して形成され、該各配線パターン22
の他端側に柱状電極24が形成され、該柱状電極24の
頂部端面を露出して樹脂封止された柱状電極付き半導体
ウエハにおいて、前記柱状電極24の頂部端面に、ニッ
ケルめっき被膜42が形成され、該ニッケルめっき被膜
42上にパラジウムめっき被膜44及び金めっき被膜4
6が順次形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体ウエハを用い
てチップサイズパッケージを製造する際に使用する柱状
電極付き半導体ウエハとその製造方法に関する。
【0002】
【従来の技術】図5は半導体ウエハを用いてチップサイ
ズパッケージを製造する際に使用する柱状電極が形成さ
れた半導体ウエハの製造方法を示す。図5(a) は半導体
ウエハ10を拡大して示す断面図で、半導体ウエハ10
の表面に電極端子12とパッシベーション膜14が形成
された状態を示す。この半導体ウエハ10の表面に、ポ
リイミド膜をコーティングし、電極端子12を露出させ
た絶縁層16を形成する(図5(b))。次に、スパッタリ
ングを施して絶縁層16と電極端子12の表面にめっき
給電層となる導体層18を形成する(図5(c))。次に、
レジストを塗布し、半導体ウエハ10の表面に形成する
配線パターンにしたがってレジストパターン20を形成
し(図5(d))、前記導体層18をめっき給電層として銅
めっきを施して配線パターン22を形成する(図5
(e))。配線パターン22は一端側が電極端子12に接続
し、他端側に柱状電極を立設するためのパッド部が形成
されたものである。
【0003】次に、電解めっきを施して柱状電極24を
形成する。そのため、まず、図5(e) の状態からレジス
トパターン20を除去した後、再度、半導体ウエハ10
の表面にレジスト26を塗布し、配線パターン22のパ
ッド部に位置合わせして柱状電極24を形成する部位の
レジスト26を除去し、開口穴26aを形成する。柱状
電極24は高さ100μm程度に形成するもので、レジ
スト26は柱状電極24の高さよりもやや厚く形成する
ようにする。
【0004】柱状電極24は電解銅めっきを施して開口
穴26a内に銅めっきを盛り上げて形成する。図5(f)
は柱状電極24を形成した状態で、柱状電極24の頂部
端面にはめっき被膜が形成されている。図5(g) はレジ
スト26を除去した後、半導体ウエハの表面に露出した
導体層18をエッチングして除去した状態である。導体
層18をエッチングすることによって、電極端子形成面
に一端側で電極端子12に電気的に接続された配線パタ
ーン22が形成され、配線パターン22の他端側に柱状
電極24が形成された半導体ウエハ10が得られる。
【0005】こうして得られた半導体ウエハ10は各々
の電極端子12に対応して一つずつ柱状電極24が形成
されたものであり、半導体ウエハ10の表面には多数個
の柱状電極24が形成されている。図6はこの柱状電極
24が形成された半導体ウエハ10を樹脂封止する方法
を示す。柱状電極24を上向きにして下型31に半導体
ウエハ10をのせ、半導体ウエハ10の上に封止用の樹
脂材28を供給した後、封止用フィルム30をクランプ
面に吸着した上型32により下型31との間で半導体ウ
エハ10をクランプする。このクランプ操作により半導
体ウエハ10の電極端子形成面側に溶融樹脂が広がって
樹脂封止される。樹脂封止後、封止用フィルム30が被
着した半導体ウエハ10を金型から取り出し、封止用フ
ィルム30を半導体ウエハ10から引き剥がす。柱状電
極24の頂部端面にに実装用の端子(例えばはんだボー
ル)を接合した後、半導体ウエハを個片のチップサイズ
に切断することによってチップサイズパッケージが得ら
れる。
【0006】
【発明が解決しようとする課題】上述した製造方法で、
半導体ウエハ10を樹脂封止する際に封止用フィルム3
0で柱状電極24の頂部端面を被覆しているのは、柱状
電極24の頂部端面に封止樹脂が付着しないようにする
ためであるが、柱状電極24の高さにばらつきがあると
いった理由により、樹脂封止した際に柱状電極24の頂
部端面に封止樹脂が侵入し柱状電極24に樹脂が付着し
て残留することがある。半導体ウエハ10を樹脂封止し
た後、封止用フィルム30を半導体ウエハ10から引き
剥がすようにするのは、柱状電極24の頂部端面に残留
した樹脂を封止用フィルム30に付着させて除去するた
めである。
【0007】しかし、封止用フィルム30を半導体ウエ
ハ10から引き剥がしただけで柱状電極24の頂部端面
に残留した樹脂が確実に除去されるとは限らない。柱状
電極24の頂部端面は、はんだボール等の実装用の端子
を接合する接合面であるから、樹脂が柱状電極24の頂
部端面に付着していることは柱状電極24と端子との接
合性の点で問題となる。このため、封止用フィルム30
を引き剥がした後、ブラスト等によって柱状電極24の
頂部端面をクリーニングすることがなされている。
【0008】しかしながら、このようなクリーニングに
よっても必ずしも柱状電極24の頂部端面に残留した樹
脂を完全に取り除くことができず、また、柱状電極24
の頂部端面から完全に樹脂を取り除くため過度にクリー
ニングすると、逆に封止樹脂を劣化させてしまうといっ
た問題も生じる。このように、従来の柱状電極付き半導
体ウエハの製造方法では柱状電極の端面に樹脂が残留し
て、柱状電極と実装用の端子との接合性が阻害されるこ
とが課題となっていた。本発明はこれら従来の課題を解
決すべくなされたものであり、その目的とするところ
は、柱状電極と実装用の端子との接合性を良好にし、こ
れによって信頼性の高いチップサイズパッケージを得る
ことができる柱状電極付き半導体ウエハ及びその好適な
製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体ウエ
ハの電極端子形成面に、一端側が各電極端子に接続され
た配線パターンが絶縁層を介して形成され、該各配線パ
ターンの他端側に柱状電極が形成され、該柱状電極の頂
部端面を露出して樹脂封止された柱状電極付き半導体ウ
エハにおいて、前記柱状電極の頂部端面に、ニッケルめ
っき被膜が形成され、該ニッケルめっき被膜上にパラジ
ウムめっき被膜及び金めっき被膜が順次形成されている
ことを特徴とする。めっき被膜としては、前記パラジウ
ムめっき被膜が0.1μm以下の厚さに形成され、金め
っき被膜が0.001μm〜0.1μmの厚さに形成さ
れているものが好適であり、パラジウムめっき被膜が
0.05μm〜0.1μmの厚さに形成され、金めっき
被膜が0.01μm〜0.05μmの厚さに形成されて
いるものがさらに好適である。
【0010】また、柱状電極付き半導体ウエハの製造方
法として、半導体ウエハの電極端子形成面を電極端子を
露出して絶縁層により被覆し、前記電極端子及び絶縁層
の表面に導体層を形成した後、導体層の表面にレジスト
パターンを形成して前記導体層をめっき給電層として銅
めっきを施すことにより一端側が各電極端子に接続する
配線パターンを形成し、前記レジストパターンを除去し
た後、前記導体層及び配線パターンの表面にレジストを
塗布し、配線パターンの他端側の柱状電極を形成する部
位のレジストに、底面に配線パターンの他端側が露出す
る開口穴を形成し、前記導体層をめっき給電層として前
記開口穴内に銅めっきを施して、前記開口穴内に柱状電
極を形成した後、該柱状電極の頂部端面にニッケルめっ
き被膜を形成し、該ニッケルめっき被膜上にパラジウム
めっき被膜及び金めっき被膜を順次形成し、前記レジス
トを除去して、表面に露出する前記導体層を除去した
後、前記金めっき被膜の表面が露出するように半導体ウ
エハの電極端子形成面側を樹脂封止することを特徴とす
る。
【0011】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。本発明に係る柱状
電極付き半導体ウエハは半導体ウエハに形成する柱状電
極の構成をもっとも特徴とする。図1は本発明に係る柱
状電極付き半導体ウエハの実施形態の構成を示す全体
図、図2は柱状電極付き半導体ウエハに形成された柱状
電極の構成を拡大して示す断面図である。
【0012】本実施形態の柱状電極付き半導体ウエハ
は、前述した従来の柱状電極付き半導体ウエハと比較し
て柱状電極部分のめっき被膜に関する構成を除いては同
一の構成である。したがって、以下では、本発明で特徴
的な柱状電極部分の構成を主として説明する。なお、以
下の説明で従来の柱状電極付き半導体ウエハと同一の部
位については同一の番号を付している。
【0013】柱状電極付ウエハは、半導体ウエハ10の
電極端子形成面に絶縁層16を介して一端側で電極端子
12に電気的に接続する配線パターン22を形成し、配
線パターン22の他端側に柱状電極24を立設し、半導
体ウエハ10の電極端子形成面側を柱状電極24の頂部
端面を露出して封止樹脂28によって封止して成るもの
である。図1に示すように、樹脂28は隣接するすべて
の柱状電極24の間を充填して半導体ウエハ10の電極
端子形成面を封止している。
【0014】本実施形態の柱状電極付き半導体ウエハで
特徴とする構成は、図2に示すように、柱状電極24の
導体部として銅めっき部40が設けられ、銅めっき部4
0の頂部端面にニッケルめっき被膜42、パラジウムめ
っき被膜44、金めっき被膜46から成るめっき被膜4
1をこの順に設けることにある。
【0015】柱状電極24の銅めっき部40の頂部端面
にめっき被膜を設けることは従来も行われている。本発
明に係る柱状電極24は銅めっき部40の上にニッケル
めっき被膜42、パラジウムめっき被膜44、金めっき
被膜46の3層構造から成るめっき被膜41を設けたこ
とによって、実装用の外部接続端子(例えば、はんだボ
ール)と柱状電極24との接合性を良好とすることがで
き、また、めっき被膜41に形成するパラジウムめっき
被膜44の厚さを薄くすることが可能となる。
【0016】柱状電極24に設けるめっき被膜を、はん
だ拡散防止用のニッケルめっき被膜と、はんだ濡れ性を
良好にするパラジウムめっき被膜の2層構造にした場合
は、ニッケルめっき被膜の厚さを3μm程度、パラジウ
ムめっき被膜の厚さを0.1〜0.15μm程度とする
必要がある。これに対して、本実施形態のように、ニッ
ケルめっき被膜42、パラジウムめっき被膜44、金め
っき被膜46の3層構造のめっき被膜41とした場合
は、パラジウムめっき被膜44の厚さは0.1μm以下
(好適には、0.05μm〜0.1μm)と2層構造の
場合の半分程度の厚さとすることができる。また、金め
っき被膜46の厚さも0.001μm〜0.1μm(好
適には、0.01μm〜0.05μm)のきわめて薄い
ものでよい。このように、パラジウムめっき被膜44の
厚さを薄くできる理由は、金めっき被膜46を設けるこ
とによってパラジウムめっき被膜44のみを設けた場合
にくらべてはんだの濡れ性を効果的に改善できるからで
ある。
【0017】柱状電極に外部接続端子としてはんだボー
ルを接合した場合は、溶融したはんだ中に金めっき被膜
46とパラジウムめっき被膜44がともに拡散してはん
だボールはニッケルめっき被膜42に接合することにな
る。このように、金めっき被膜46およびパラジウムめ
っき被膜44ははんだの濡れ性に寄与するものであり、
本実施形態のようにめっき被膜の外表面に金めっき被膜
46を設けると、パラジウムめっき被膜44を単独で設
けた場合にくらべてパラジウムめっき被膜44の厚さを
薄くしても十分なはんだ濡れ性を得ることが可能にな
る。そして、金めっき被膜46もフラッシュめっき程度
にきわめて薄く設けるだけで良好なはんだ付け性を得る
ことができる。
【0018】そして、パラジウムめっき被膜44と金め
っき被膜46によりはんだ濡れ性を改善することによっ
て、半導体ウエハ10を封止した際に樹脂28が柱状電
極24の頂部端面に形成しためっき被膜の表面に多少付
着していても、はんだボール等の実装用の外部接続端子
と柱状電極24とを確実に接合することが可能になる。
これによって、半導体ウエハ10を封止した後、めっき
被膜41の表面に残留した樹脂を完全に除去するために
柱状電極24の頂部端面に形成しためっき被膜41を過
度にクリーニングしたりする必要がなくなる。
【0019】また、樹脂28と金めっき被膜46の表面
との密着性が低いことから、めっき被膜46の表面を金
めっき被膜46とすることにより、半導体ウエハ10の
電極端子形成面側を樹脂封止した後、封止用フィルム3
0を引き剥がす際に金めっき被膜46の表面に付着して
残った樹脂28を封止用フィルム30に付着させて剥離
しやすくし、金めっき被膜46の表面に樹脂28が残留
しないようにすることができるという作用もある。
【0020】図3は柱状電極付き半導体ウエハの製造方
法の実施形態を示す。柱状電極付き半導体ウエハの製造
方法は柱状電極24に設けるめっき被膜41の構成を除
いて従来方法と同一である。したがって、図3では主と
してめっき被膜41を形成する工程を示す。図3(a)
は、半導体ウエハ10の電極端子形成面に絶縁層16を
介して、一端側が電極端子12と電気的に接続する配線
パターン22を形成し、導体層18及び配線パターン2
2の表面にレジスト26を塗布し、配線パターン22の
他端側の柱状電極を形成する部位のレジスト26に、底
面に配線パターン22の他端側が露出する開口穴26a
を形成した状態を示す。
【0021】開口穴26aを形成した後、導体層18を
めっき給電層として電解銅めっきを施し開口穴26a内
に銅めっき部40を形成する(図3(b))。銅めっき部4
0は柱状電極24の導体部となるもので、開口穴26a
をほぼ充填する程度の厚さにめっきを盛り上げて形成す
る。柱状電極24の高さは100μm程度であり、レジ
スト26もこれに合わせて100μm程度の厚さに形成
する。
【0022】次に、ニッケルめっき、パラジウムめっ
き、金めっきをこの順に施して銅めっき部40の上にめ
っき被膜41を形成する(図3(c))。めっき被膜41は
ニッケルめっき被膜42、パラジウムめっき被膜44、
金めっき被膜46の3層構造となる。前述したように、
ニッケルめっき被膜42の厚さは3μm、パラジウムめ
っき被膜44の厚さは0.05μm、金めっき被膜46
の厚さは0.01μmである。
【0023】めっき被膜41を形成した後、レジスト2
6を除去し、半導体ウエハ10の表面に露出した導体層
18をエッチングすることによって、ニッケルめっき被
膜42、パラジウムめっき被膜44、金めっき被膜46
の3層構造からなるめっき被膜41が頂部端面に形成さ
れた柱状電極24を有する半導体ウエハ10が得られ
る。導体層18は0.05μm程度の厚さであり、柱状
電極24および配線パターン22にくらべてきわめて薄
く形成されているから、柱状電極24と配線パターン2
2をレジスト等で被覆して保護することなく、導体層1
8のみをエッチングして除去することができる。
【0024】本実施形態でのめっき被膜41を形成する
工程は、銅めっき部40にめっきを施す従来方法がその
まま適用でき、ニッケルめっき被膜42、パラジウムめ
っき被膜44、金めっき被膜46の3層のめっき層を積
層することは容易である。こうして、半導体ウエハ10
に柱状電極24を形成した後、図6に示すように、柱状
電極24の頂部端面に形成した金めっき被膜の表面を露
出させて半導体ウエハ10の電極端子形成面側を樹脂封
止することによって柱状電極付き半導体ウエハが得られ
る。
【0025】なお、従来の柱状電極付き半導体ウエハに
設けられている柱状電極24は円柱状に形成されてい
る。図4(b) は従来の柱状電極24を拡大して示す斜視
図で、円柱状の柱状電極24が配線パターン22のパッ
ド部22a上に立設されている状態を示す。柱状電極付
き半導体ウエハは柱状電極24を形成した電極端子形成
面側が樹脂封止され、図1、2に示すように、隣接する
柱状電極24の間に樹脂28が充填される。ところが、
樹脂と金属とは一般的に密着性が良いとはいえないか
ら、柱状電極24にはんだボール等の実装用の外部接続
端子を接合した際に、柱状電極24の側面と樹脂28と
の界面にはんだが流れ込んだり、界面に水分が吸着され
たりする。
【0026】この結果、柱状電極24に接合された外部
接続端子と柱状電極24との接合信頼性が低下するとい
う問題があった。図4(a) はこれらの問題を解消した柱
状電極24の形状を示すもので、柱状電極24の側面を
凹凸面形状とした例である。このように、柱状電極24
の側面を凹凸面に形成しておけば、柱状電極24の側面
と樹脂28との接触面積が増大し、柱状電極24の側面
での樹脂28と柱状電極24とのくいつき性が向上し、
柱状電極24の側面と樹脂28との密着性が改善され
る。
【0027】柱状電極24は図3で示したように、レジ
スト26に形成する開口穴26aの形状によって側面の
形状が規定されるから、レジスト26を開口穴26aの
形状にならって露光、現像する際に、開口穴26aの内
壁面が凹凸面になるように露光すればよい。開口穴26
aを適宜形状に形成することは容易である。そして、こ
のように柱状電極24の側面を凹凸形状に形成すること
により、柱状電極24と樹脂28との密着性が良好とな
り、柱状電極24にはんだボール等の外部接続端子を接
合した場合に柱状電極24の外側面と樹脂28との界面
にはんだが流れ込んだり、水分が侵入したりすることを
効果的に防止することができる。
【0028】なお、柱状電極24と樹脂28との密着性
をさらに高めるために、柱状電極24を形成し、レジス
ト26を除去した後、プラズマアッシング等によって柱
状電極24の側面を粗面に形成することも有効である。
また、柱状電極24の側面を凹凸面あるいは粗面に形成
して樹脂28との密着性を向上させる形状に形成するこ
ととあわせて、前述したと同様に柱状電極24の頂部の
めっき被膜41の構成をニッケルめっき被膜42、パラ
ジウムめっき被膜44、金めっき被膜46の3層構造と
することも可能であり、これによってさらに信頼性の高
い半導体装置を得ることが可能となる。
【0029】
【発明の効果】本発明に係る柱状電極付き半導体ウエハ
は、上述したように、柱状電極に外部接続端子を接合す
る際のはんだ濡れ性が良好となり、はんだボール等の実
装用の外部接続端子と柱状電極とを確実に接合すること
が可能であり、これによって、信頼性の高い半導体装置
を製造することを可能にする。また、本発明に係る製造
方法によれば、信頼性の高い半導体装置を得るための柱
状電極付き半導体ウエハを好適に製造することができ
る。
【図面の簡単な説明】
【図1】本発明に係る柱状電極付き半導体ウエハの構成
を示す断面図である。
【図2】本発明に係る柱状電極付き半導体ウエハの柱状
電極を拡大して示す断面図である。
【図3】本発明に係る柱状電極付き半導体ウエハの製造
方法を示す説明図である。
【図4】柱状電極の他の形成例を示す斜視図である。
【図5】半導体ウエハを用いたチップサイズパッケージ
の製造で用いる柱状電極付き半導体ウエハの従来の製造
方法を示す説明図である。
【図6】半導体ウエハを用いたチップサイズパッケージ
の製造で用いる柱状電極付き半導体ウエハの製造方法を
示す説明図である。
【符号の説明】
10 半導体ウエハ 12 電極 18 導体層 20 レジストパターン 22 配線パターン 24 柱状電極 26 レジスト 26a 開口穴 28 樹脂 30 封止用フィルム 40 銅めっき部 41 めっき被膜 42 ニッケルめっき被膜 44 パラジウムめっき被膜 46 金めっき被膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若林 信一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 4M104 BB04 DD52 EE18 FF13 GG13 HH08 HH09 HH20

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハの電極端子形成面に、一端
    側が各電極端子に接続された配線パターンが絶縁層を介
    して形成され、該各配線パターンの他端側に柱状電極が
    形成され、該柱状電極の頂部端面を露出して樹脂封止さ
    れた柱状電極付き半導体ウエハにおいて、 前記柱状電極の頂部端面に、ニッケルめっき被膜が形成
    され、該ニッケルめっき被膜上にパラジウムめっき被膜
    及び金めっき被膜が順次形成されていることを特徴とす
    る柱状電極付き半導体ウエハ。
  2. 【請求項2】 パラジウムめっき被膜が0.1μm以下
    の厚さに形成され、金めっき被膜が0.001μm〜
    0.1μmの厚さに形成されていることを特徴とする請
    求項1記載の柱状電極付き半導体ウエハ。
  3. 【請求項3】 パラジウムめっき被膜が0.05μm〜
    0.1μmの厚さに形成され、金めっき被膜が0.01
    μm〜0.05μmの厚さに形成されていることを特徴
    とする請求項1記載の柱状電極付き半導体ウエハ。
  4. 【請求項4】 半導体ウエハの電極端子形成面を電極端
    子を露出して絶縁層により被覆し、前記電極端子及び絶
    縁層の表面に導体層を形成した後、導体層の表面にレジ
    ストパターンを形成して前記導体層をめっき給電層とし
    て銅めっきを施すことにより一端側が各電極端子に接続
    する配線パターンを形成し、 前記レジストパターンを除去した後、前記導体層及び配
    線パターンの表面にレジストを塗布し、配線パターンの
    他端側の柱状電極を形成する部位のレジストに、底面に
    配線パターンの他端側が露出する開口穴を形成し、 前記導体層をめっき給電層として前記開口穴内に銅めっ
    きを施して、前記開口穴内に柱状電極を形成した後、該
    柱状電極の頂部端面にニッケルめっき被膜を形成し、該
    ニッケルめっき被膜上にパラジウムめっき被膜及び金め
    っき被膜を順次形成し、 前記レジストを除去して、表面に露出する前記導体層を
    除去した後、前記金めっき被膜の表面が露出するように
    半導体ウエハの電極端子形成面側を樹脂封止することを
    特徴とする柱状電極付き半導体ウエハの製造方法。
JP01822999A 1999-01-27 1999-01-27 柱状電極付き半導体ウエハ及びその製造方法 Expired - Fee Related JP3520213B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP01822999A JP3520213B2 (ja) 1999-01-27 1999-01-27 柱状電極付き半導体ウエハ及びその製造方法
TW089101296A TW444288B (en) 1999-01-27 2000-01-26 Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
KR1020000003629A KR100687548B1 (ko) 1999-01-27 2000-01-26 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
EP00300613A EP1024531A3 (en) 1999-01-27 2000-01-27 Semiconductor wafer and device having columnar electrodes
US10/323,645 US7220657B2 (en) 1999-01-27 2002-12-20 Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01822999A JP3520213B2 (ja) 1999-01-27 1999-01-27 柱状電極付き半導体ウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000216111A true JP2000216111A (ja) 2000-08-04
JP3520213B2 JP3520213B2 (ja) 2004-04-19

Family

ID=11965845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01822999A Expired - Fee Related JP3520213B2 (ja) 1999-01-27 1999-01-27 柱状電極付き半導体ウエハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3520213B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
JP2015043462A (ja) * 2014-11-17 2015-03-05 株式会社東芝 半導体発光装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
JP2015043462A (ja) * 2014-11-17 2015-03-05 株式会社東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
JP3520213B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
KR100687548B1 (ko) 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
US8003444B2 (en) Semiconductor device and manufacturing method thereof
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
KR100315030B1 (ko) 반도체패키지의제조방법
JP3007833B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2939727B2 (ja) ボールグリッドアレイ半導体パッケージ
JP4245754B2 (ja) 半導体装置
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
EP1109219A2 (en) Semiconductor device having a wiring layer
JP3524441B2 (ja) 配線形成方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP3564311B2 (ja) 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
JP4638614B2 (ja) 半導体装置の作製方法
JP2000216111A (ja) 柱状電極付き半導体ウエハ及びその製造方法
US5933711A (en) Fabrication method for chip size semiconductor package
JP7382170B2 (ja) 半導体装置
JP3181243B2 (ja) 半導体装置及びその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JP2883065B2 (ja) 半導体装置
JP2000091496A (ja) 半導体装置及びその製造方法
JP3077649B2 (ja) Tcp用テープを用いた半導体装置
JP4597183B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees