JP2000214593A - パタ―ン形成法 - Google Patents

パタ―ン形成法

Info

Publication number
JP2000214593A
JP2000214593A JP1798099A JP1798099A JP2000214593A JP 2000214593 A JP2000214593 A JP 2000214593A JP 1798099 A JP1798099 A JP 1798099A JP 1798099 A JP1798099 A JP 1798099A JP 2000214593 A JP2000214593 A JP 2000214593A
Authority
JP
Japan
Prior art keywords
film
resist
resist film
pattern
layer resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1798099A
Other languages
English (en)
Other versions
JP3421268B2 (ja
Inventor
Yuichi Akage
勇一 赤毛
Kunihiko Meike
邦彦 女池
Isamu Odaka
勇 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP01798099A priority Critical patent/JP3421268B2/ja
Publication of JP2000214593A publication Critical patent/JP2000214593A/ja
Application granted granted Critical
Publication of JP3421268B2 publication Critical patent/JP3421268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】パターン形状の高精度化が図れると共に、プロ
セス時間の短縮が可能なパターン形成法を提供すること
を目的とする。 【解決手段】市販されているレジスト溶液を用いて、半
導体基板１上に下層レジスト１１を形成し、通常の熱処
理を施す。続いて下層レジスト１１全体に紫外線４を照
射させる。次に、スピンコーターにより層間膜１２の薄
層を形成し、熱処理を行う。次に、上層レジスト８をス
ピンコーターによりに塗布し、熱処理を施した後、フォ
トマスク３を介して紫外線４によるパターン露光を行
う。次に、アルカリ性現像液６により処理を行い、水溶
性ポリマーである層間膜１２と下層レジスト１１を溶解
して、パターン寸法精度の高いステンシル形状を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイスや光
デバイスを作製する上で必要となる多層レジスト膜を用
いたパターン形成法に関するものである。
【０００２】
【従来の抜術】基板上に図形状の金属膜を形成する方法
としてステンシル形状を持つレジスト膜を用いたリフト
オフ法がある。リフトオフ法は、基板上に形成した図形
状のレジスト膜をマスクとして金属を基板上に蒸着した
後、該レジスト膜を溶媒に溶かし、該レジスト膜とその
上に蓄積している金属とを基板から除去して、基板上に
図形状の金属膜を残す方法である。
【０００３】また、ステンシル形状とは、上記レジスト
膜の開口部の周縁が、ひさし状にせり出していることを
特徴とするレジスト膜形状である。このステンシル形状
が開口部のレジスト膜壁面に金属が蒸着されない部分を
作り、溶媒によるレジスト膜の除去、すなわちリフトオ
フ工程を可能にする。上記リフトオフ法には、単層レジ
スト法（ブロムベンゼン処理：Ｃ6Ｈ5Ｂｒ）とＰＭＧＩ
（Poly-dimethylglutarimife）を用いた２層レジスト法
や特願平１０−７５２３号に示された方法がある。
【０００４】半導体レーザー等の光デバイス工程では半
導体基板上に厚い金属膜を形成する必要が有り、このよ
うな場合は、金属膜のエッチング方法に比べてリフトオ
フ法は有効な手段である。単層レジスト法はプロセスが
簡単である反面、ひさし部分のせり出しが少なく、ま
た、密着露光や縮小投影などの露光方式の違いによって
ステンシル形状が大きく異なり、特に密着露光方式で
は、次に説明するように、リフトオフ処理をしたときに
不要部分の金属膜が基板上に残ってしまうという問題が
起こることが多い。
【０００５】一方、２層レジスト法は露光方式の違いの
影響を受けずに不要部分の金属膜を取り除くのに有効な
方法である。
【０００６】（単層レジスト法）；コンタクト露光方式
による単層レジスト膜を用いた従来のパターン形成法の
一例を図３に示す。図に示すように、（ａ）半導体基板
１上にフォトレジスト膜２を形成し、フォトマスク３を
介し紫外線４を照射し露光を行う。（ｂ）有機溶剤（ブ
ロムベンゼン、モノクロロベンゼン等）に浸漬しフォト
レジスト膜２の表面に難溶化層５を形成する。（ｃ）現
像液６を用いて現像処理を行い、ステンシル形状を形成
する。この方法はプロセスが簡単である反面、コンタク
ト露光方式において、フォトレジスト膜２とフォトマス
ク３の密着性が悪いと、たとえステンシル形状が形成で
きても、半導体基板１とフォトレジスト膜２との界面部
分のフォトレジスト膜２の開口幅が難溶化層５の開口幅
よりも狭くなってしまう欠点がある。
【０００７】（ＰＭＧＩによる２層レジスト法）；上記
問題を解決した２層レジスト法を用いた従来のパターン
形成法の一例を図４に示す。図に示すように、（ａ）半
導体基板１上に下層レジスト膜としてＰＭＧＩ膜７を塗
布し、２００℃以上の熱処理をする。（ｂ）ＰＭＧＩ膜
７上に上層レジスト膜８（フォトレジスト膜）を塗布し
９０℃から１１０℃程度の温度でプリベークを行った
後、フォトマスク３を介して紫外線４によりパターン露
光を行う。（ｃ）上層レジスト膜８の現像処理後、上層
レジスト膜８をフォトマスクとし遠紫外線９によるＰＭ
ＧＩ膜７の露光を行う。（ｄ）上層レジスト膜８が現像
されない溶液を用いてＰＭＧＩ膜７を現像すればステン
シル形状が形成できる。（ｅ）金属膜を全面に蒸着し、
上層レジスト膜８とＰＭＧＩ膜７を除去すれば半導体基
板１の必要な部分のみに金属膜１０のパターンが形成で
きる。
【０００８】
【発明が解決しようとする課題】しかし、上記従来のパ
ターン形成法においては、単層レジスト法ではプロセス
は簡単であるが、良好なステンシル形状が得られない。
また、ＰＭＧＩによる２層レジスト法では、２００℃以
上の高温熱処理が必要になること、リフトオフ処理にお
いてアセトンの有機溶媒で簡単に下層レジスト膜が溶解
できない等、プロセスが複雑となってしまうという問題
がある。
【０００９】本発明は、上記の課題を解決するためにな
されたものであり、パターン形状の高精度化が図れると
共に、プロセス時間の短縮が可能なパターン形成法を提
供することを目的とする。
【００１０】
【発明が解決するための手段】この目的を達成するた
め、本発明においては、半導体基板上に多層レジスト膜
を用いてステンシル形状を形成するパターン形成法にお
いて、前記半導体基板上に第１のレジスト膜を形成する
工程と、前記第１のレジスト膜表面上に層間膜を形成す
る工程と、前記層間膜上に第２のレジスト膜を形成する
工程と、前記第１のレジスト膜又は前記層間膜に紫外線
を照射する第１の露光工程と、前記第２のレジスト膜上
にフォトマスクを介して紫外線を照射する第２の露光工
程と、現像処理工程とを設ける。
【００１１】また、前記層間膜は前記第１及び第２のレ
ジスト膜とミキシングせず、かつ、前記現像処理工程は
前記第１及び第２のレジスト膜及び前記層間膜を除去し
てパターン形成を行う。
【００１２】
【発明の実施の形態】図１は、本発明に係わる第１の実
施の形態を示す図である。図に示すように、 （ａ）先ず、市販されているレジスト溶液（例えば：シ
プレイ社製：Ｓ１８３０）を用いて、半導体基板１上に
第１のレジスト膜、すなわち下層レジスト膜１１を形成
し、通常の熱処理（９０℃〜１１０℃）を施す。続いて
下層レジスト膜１１全体に紫外線４を照射させる。
【００１３】（ｂ）次に、スピンコーターにより層間膜
１２（例えば；東京応化社製：ＴＳＰ−７Ｃ）の薄層を
形成し、熱処理（９０℃〜１１０℃）を行う。ここで、
下層レジスト膜１１と層間膜１２はミクシングしない。
【００１４】（ｃ）次に、第２のレジスト膜、すなわち
上層レジスト膜８（例えば：シプレイ社製：Ｓ１８３０
やＳＪＲ５４４０）をスピンコーターによりに塗布し、
熱処理（９０℃〜１１０℃）を施す。ここで、上層レジ
スト膜８と層間膜１２もミクシングしない。その後、フ
ォトマスク３を介して紫外線４によるパターン露光を行
う。
【００１５】（ｄ）次に、アルカリ性現像液６（例え
ば：シプレイ社製：ＭＰディベロッパー）により処理を
行えば、水溶性ポリマーである層間膜１２と下層レジス
ト膜１１が溶解し、良好なステンシル形状が形成でき
る。なお、工程（ａ）の紫外線４の照射は、工程（ｂ）
の層間膜形成後でも良い。
【００１６】図２は、本発明に係わる第２の実施の形態
を示す図である。第１の実施の形態では、図１（ａ）の
工程において下層レジスト１１全体に紫外線４を照射し
ているため、図１（ｄ）のステンシル形状において、下
層レジスト膜１１の広がり形状は、現像処理条件によっ
て異なってくる。そこで、上記紫外線４の照射時におい
てフォトマスクを介してあらかじめ露光しておけば現像
時に下層レジスト層１１のパターン幅の制御された形状
が可能となる。
【００１７】すなわち、第２の実施の形態では、図に示
すように、（ａ）半導体基板１上に下層レジスト層１１
を形成する。（ｂ）下層レジスト層１１に形成するパタ
ーン幅として、上層レジスト層８のパターン幅（フォト
マスク３）より広い第２のフォトマスク１３により１回
目の露光を行う。（ｃ）層間膜１２を形成後、上層レジ
スト膜８を形成し、第２のフォトマスク１３より幅の狭
い所望のフォトマスク３により２回目の露光を行う。
（ｄ）アルカリ性現像液処理により、下層レジスト膜１
１と上層レジスト膜８のパターン幅が共に制御された良
好なステンシル形状が得られる。
【００１８】上述のように、本発明のパターン形成法は
簡単なプロセスにより、プロセス時間の短縮が可能とな
り、良好なステンシル形状が得られる。また、下層レジ
スト膜１１と上層レジスト膜８の間に層間膜１２を形成
したので、下層レジスト膜１１と上層レジスト膜８との
界面状態の明確な良好なステンシル形状が簡単なプロセ
スにより可能となる。この効果により、厚い金属膜を形
成する場合や、大きな基板段差部分においてもそれに対
応したレジスト膜を形成すれば、パターン寸法精度の高
いステンシル形状が形成できる。
【００１９】
【発明の効果】以上説明したように、本発明に係るパタ
ーン形成法においては、第１のレジスト膜と第２のレジ
スト膜の界面状態の明確な良好なステンシル形状が簡単
なプロセスにより可能となり、パターン形状の高精度化
が図れると共に、プロセス時間の短縮が可能となる。
【図面の簡単な説明】
【図１】本発明に係わるパターン形成法の第１の実施の
形態を示す図である。
【図２】本発明に係わるパターン形成法の第２の実施の
形態を示す図である。
【図３】単層レジストを用いた従来のパターン形成法を
示す図である。
【図４】ＰＭＧＩによる２層レジスト法を用いた従来の
パターン形成法を示す図である。
【符号の説明】
１ 半導体基板 ２ フォトレジスト膜 ３ フォトマスク ４ 紫外線 ５ 難溶化層 ６ 現像液 ７ ＰＭＧＩ膜 ８ 上層レジスト膜（第２のレジスト膜） ９ 遠紫外線 １０ 金属膜 １１ 下層レジスト膜（第１のレジスト膜） １２ 層間膜 １３ 第２のフォトマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 女池 邦彦 東京都渋谷区桜丘町20番１号 エヌティテ ィエレクトロニクス株式会社内 (72)発明者 小高 勇 東京都渋谷区桜丘町20番１号 エヌティテ ィエレクトロニクス株式会社内 Ｆターム(参考） 2H025 AA03 AB16 AC01 AD03 DA12 DA14 FA04 FA07 FA17 FA44 5F046 AA11 BA01 LA00 NA05 NA07 NA08 NA14 NA15

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に多層レジスト膜を用いてス
    テンシル形状を形成するパターン形成法において、前記
    半導体基板上に第１のレジスト膜を形成する工程と、前
    記第１のレジスト膜表面上に層間膜を形成する工程と、
    前記層間膜上に第２のレジスト膜を形成する工程と、前
    記第１のレジスト膜又は前記層間膜に紫外線を照射する
    第１の露光工程と、前記第２のレジスト膜上にフォトマ
    スクを介して紫外線を照射する第２の露光工程と、現像
    処理工程とを有することを特徴とするパターン形成法。
  2. 【請求項２】前記層間膜は前記第１及び第２のレジスト
    膜とミキシングせず、かつ、前記現像処理工程は前記第
    １及び第２のレジスト膜及び前記層間膜を除去してパタ
    ーン形成を行うことを特徴とする請求項１に記載のパタ
    ーン形成法。
JP01798099A 1999-01-27 1999-01-27 パターン形成法 Expired - Fee Related JP3421268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01798099A JP3421268B2 (ja) 1999-01-27 1999-01-27 パターン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01798099A JP3421268B2 (ja) 1999-01-27 1999-01-27 パターン形成法

Publications (2)

Publication Number Publication Date
JP2000214593A true JP2000214593A (ja) 2000-08-04
JP3421268B2 JP3421268B2 (ja) 2003-06-30

Family

ID=11958882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01798099A Expired - Fee Related JP3421268B2 (ja) 1999-01-27 1999-01-27 パターン形成法

Country Status (1)

Country Link
JP (1) JP3421268B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194641A (ja) * 2006-01-20 2007-08-02 Palo Alto Research Center Inc 電子デバイス製造プロセス
WO2021230076A1 (ja) 2020-05-15 2021-11-18 株式会社Cusic ＳｉＣ積層体およびその製造方法ならびに半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194641A (ja) * 2006-01-20 2007-08-02 Palo Alto Research Center Inc 電子デバイス製造プロセス
WO2021230076A1 (ja) 2020-05-15 2021-11-18 株式会社Cusic ＳｉＣ積層体およびその製造方法ならびに半導体装置
US11862460B2 (en) 2020-05-15 2024-01-02 Cusic Inc. SiC multilayer body, production method therefor, and semiconductor device

Also Published As

Publication number Publication date
JP3421268B2 (ja) 2003-06-30

Similar Documents

Publication Publication Date Title
JP4556757B2 (ja) 半導体装置の製造方法
KR100432794B1 (ko) 배선 패턴을 형성하는 공정
JP2000214593A (ja) パタ―ン形成法
JP3339331B2 (ja) 半導体装置の製造方法
JP3563809B2 (ja) パターン形成方法
JPS616830A (ja) パタ−ン形成方法
JPS6041340B2 (ja) ホトマスクの製造方法
JP3330214B2 (ja) 多層レジストパターンの形成方法，及び半導体装置の製造方法
JPH08272107A (ja) レジストパターンの形成方法
JPH11204414A (ja) パターン形成法
JPH02156244A (ja) パターン形成方法
JP2000100788A (ja) レジスト溶液及びパターン形成法
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
JP2000181077A (ja) リフトオフ法による配線パターン形成方法
JP2002064054A (ja) レジストパターン、配線形成方法、及び電子部品
JPH0661616A (ja) フォトレジスト膜の形成方法
JP2626234B2 (ja) 半導体装置の製造方法
JP3264424B2 (ja) フォトレジスト層のパターン化法
JP3185933B2 (ja) 加工用レジスト層形成法
JP2000010298A (ja) 半導体装置の製造方法
JPS62165651A (ja) レジストパタ−ンの形成方法
KR100358161B1 (ko) 반도체소자제조방법
JPS59155926A (ja) パタ−ン形成方法
JPH01239928A (ja) パターン形成方法
JPH03236216A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees