JP2000208820A - 発光ダイオ―ド及びその製造方法 - Google Patents

発光ダイオ―ド及びその製造方法

Info

Publication number
JP2000208820A
JP2000208820A JP11008364A JP836499A JP2000208820A JP 2000208820 A JP2000208820 A JP 2000208820A JP 11008364 A JP11008364 A JP 11008364A JP 836499 A JP836499 A JP 836499A JP 2000208820 A JP2000208820 A JP 2000208820A
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
mold resin
mold
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11008364A
Other languages
English (en)
Other versions
JP4256968B2 (ja
Inventor
Tadashi Nomura
直史 野村
Yasumasa Morita
康正 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP00836499A priority Critical patent/JP4256968B2/ja
Publication of JP2000208820A publication Critical patent/JP2000208820A/ja
Application granted granted Critical
Publication of JP4256968B2 publication Critical patent/JP4256968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 従来のケースに波長変換剤が添加される発光
ダイオードの製造方法においては、第一ケースなどを形
成し波長変換剤のモールド樹脂内での均一な分散を図る
ものであったので生産工程が煩雑化しコストアップを生
じていた。 【解決手段】 本発明により、モールド樹脂は一次硬化
時間が略１２０秒の速硬化性樹脂を用いると共に、金型
１０にはモールド樹脂５ａが注入されるときの流れによ
り乱流を発生させる突起１１を設けておき、乱流Ｒが終
息する以前にモールド樹脂５ａの硬化が始まるものとし
て、波長変換剤５ｂの分散を均一化する発光ダイオード
１の製造方法としたことで、ケース５形成用の金型１０
に突起１１を設けてモールド樹脂５ａの注入時には乱流
Ｒを生じるものとし、ケース５形成直前の時点での攪拌
を可能として、波長変換剤５ｂの均一な分散を可能とし
課題を解決するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＥＤとも称されて
いる発光ダイオードに関するものであり、詳細には例え
ば白色の発光色を得るために波長変換剤が用いられる発
光ダイオードの製造方法およびこの製造方法により製造
された製造された発光ダイオードに係るものである。
【０００２】
【従来の技術】従来のこの種の発光ダイオード９０の構
成の例を示すものが図６であり、基板９１上にマウント
され、金線９２などにより配線が行われた発光色が青
色、若しくは、紫外のＬＥＤチップ９３には、このＬＥ
Ｄチップ９３を覆う程度に蛍光体など波長変換剤９４が
混和されたモールド樹脂が滴下されて第一ケース９５が
形成され、前記第一ケース９５には、更に、透明モール
ド樹脂で覆う第二ケース９６が形成されて、発光ダイオ
ード９０とされるものである。
【０００３】ここで、第一ケース９５が設けられる理由
は、モールド樹脂と波長変換剤９４との比重差が大きい
からであり、より大きく且つ透明度も要求される第二ケ
ース９６全体に波長変換剤９４を混和したときには、モ
ールド樹脂が硬化をする時間内に沈降が著しいからであ
り、よって、第一ケース９５の部分には、多少に透明度
などに劣る部分があるにしても、粘度が高い、比重が大
きいなど、沈降の速度を遅くすることが可能な特性を有
するモールド樹脂が選択されて採用されるものとされて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
た従来の発光ダイオード９０における製造方法では、先
ず第一に、ケースの形成が第一ケース９５と第二ケース
９６との二度手間となり、即ち生産コストが上昇して、
発光ダイオード９０自体がコストアップする問題点を生
じている。
【０００５】また第二には、第一ケース９５には蛍光体
などの波長変換剤９４が含まれるものであり、また場合
によっては第二ケース９６とは異なる樹脂部材で形成さ
れることもあるもので、熱膨張係数に差異を生じやす
く、更には構造的に前記金線９２の近傍に両ケース９
５，９６の境界が生じやすいものとなるので、例えば周
囲温度の変化により金線９２に断線を生じるなど信頼性
の面での問題点も生じるものとなる。
【０００６】更に第三には、前記第一ケース９５はモー
ルド樹脂の滴下などで形成されるものであるので、形状
の安定化が困難であり、これにより１つの発光ダイオー
ド９０においてはＬＥＤチップ９３からの発光に対して
位置的な変換効率の差を生じて、色ムラを発生したり、
或いは、複数の発光ダイオード９０間においてはそれぞ
れの発光色にバラツキがあるなど品質面でも問題点を生
じ、これらの点の解決が課題とされるものとなってい
た。
【０００７】
【課題を解決するための手段】本発明は、前記した従来
の課題を解決するための具体的な手段として、基板上に
マウントされた発光ダイオードチップに、波長変換剤を
混和したモールド樹脂を注入しケースを形成して成る発
光ダイオードの製造方法において、前記モールド樹脂は
一次硬化時間が略１２０秒の速硬化性樹脂を用いると共
に、前記金型には前記モールド樹脂が注入されるときの
流れにより乱流を発生させる突起を設けておき、前記乱
流が終息する以前にモールド樹脂の硬化が始まるものと
して、前記波長変換剤の分散を均一化することを特徴と
する発光ダイオードの製造方法を提供することで課題を
解決するものである。
【０００８】
【発明の実施の形態】つぎに、本発明を図に示す実施形
態に基づいて詳細に説明する。図１〜図２は本発明に係
る発光ダイオード１の製造方法を工程の順に示すもので
あり、図１に符号２で示すものは基板である。そして、
この基板２の所定位置にはＬＥＤチップ３がマウントさ
れ、金線４などにより基板２状に設けられた電極２ａへ
の配線が行われているものである点は従来例で説明した
のと同様である。
【０００９】ここで、この実施形態では本発明の製造方
法による作用、効果を一層明確にするために前記基板２
には複数のＬＥＤチップ３が搭載されケース５が形成さ
れた後に図中に切断線Ｃで示すようにカッターなどで分
断されて、個々の発光ダイオード１に分割が行われると
きの製造方法の例で説明する。
【００１０】図２は上記の基板２にケース５を形成する
ときの状態を示すものであり、前記基板２は金型１０
Ａ、１０Ｂ中にセットされ、この金型１０Ａ、１０Ｂ中
にエポキシ樹脂などケース５を形成するためのモールド
樹脂５ａの注入が行われるものとなる。このときに本発
明では前記モールド樹脂５ａ中に波長変換剤５ｂを混和
しておくものであり、従って、本発明においては従来例
のごとくに第一ケースと第二ケースとが設けられること
はない。
【００１１】図３は上記ケース５を形成するときの金型
１０Ａ、１０Ｂの構成および作用を示すもので、本発明
により、上記した後に行われる切断線Ｃの位置に対応し
ては金型１０Ｂに略Ｖ字状に突出する突起１１が設けら
れ、更に、この金型１０Ａ、１０Ｂに注入されるモール
ド樹脂５ａは略９０％の硬化が行われる１次硬化時間が
略１２０秒である速硬化性樹脂が採用されている。
【００１２】そして、上記の構成とした金型１０にトラ
ンスファーモールドなどの手段でモールド樹脂５ａを適
宜の速度をもって注入すると、前記モールド樹脂５ａの
流れが前記突起１１に達すると、この突起により流れの
方向を変えられるものが生じて、例えば縦向きの渦流な
ど乱流Ｒを生じるものとなる。
【００１３】従って、混和されている波長変換剤５ｂに
モールド樹脂５ａとに比重の差を生じているときにも、
前記乱流Ｒにより攪拌が行われるものとなり、ケース５
を形成する場所で均一化が行われるものとなる。そし
て、前記モールド樹脂５ａに対しては速硬化性樹脂が採
用されているので、現場での攪拌効果が失われる以前に
硬化が始まり、均一性は保たれるものとなる。
【００１４】尚、この実施形態の場合で言えば、前記突
起１１は後の切断線Ｃに沿い設けられているものである
ので、その突起１１毎に乱流Ｒは生じるものとなり、即
ち、発光ダイオード１の１個を単位として上記した乱流
Ｒを生じるものとなって、１個内での均一性が保証され
ると共に、全体としての均一性（製品バラツキ）も保証
されるものとなる。
【００１５】図４、図５は、本発明の製造方法により得
られる発光ダイオード１であり、この発光ダイオード１
は上記にも説明したように、ケース５の成型時に金型１
０Ｂに設けられた突起１１により乱流Ｒを生じて、成型
完了直前の時点で攪拌が行われるので、モールド樹脂５
ａ中には極めて均一な状態で波長変換剤５ｂが分散さ
れ、よって、従来例のケースの二重構造を不要とする。
【００１６】また、上記のように波長変換剤５ｂが、金
型１０Ａ、１０Ｂで形成されるそれぞれのケース５毎に
均一に分散されるものとなったことで、ＬＥＤチップ３
から放射される光がケース５外部に射出されるまでに
は、何れの方向にもほぼ均一な条件で波長変換剤５ｂと
の反応が行われるものとなり、見る方向により色が異な
るなどの色ムラが個々の発光ダイオード１内において
も、あるいは複数の発光ダイオード１間においても解消
できるものとなる。
【００１７】
【発明の効果】以上に説明したように本発明により、モ
ールド樹脂は一次硬化時間が略１２０秒の速硬化性樹脂
を用いると共に、金型には前記モールド樹脂が注入され
るときの流れにより乱流を発生させる突起を設けてお
き、前記乱流が終息する以前にモールド樹脂の硬化が始
まるものとして、前記波長変換剤の分散を均一化する発
光ダイオードの製造方法としたことで、第一には、ケー
ス形成用の金型に突起を設けてモールド樹脂の注入時に
は乱流を生じるものとし、これにより、ケース形成直前
の時点での攪拌を可能として、第一ケースを設けること
なく波長変換剤の均一な分散を可能とし、もって、発光
ダイオードの生産性の向上とコストダウンとに極めて優
れた効果を奏するものである。
【００１８】また第二には、金型などを使用することな
く、モールド樹脂の滴下など寸法安定性の乏しい手法で
形成されていた第一ケースを不要としたことで，ＬＥＤ
チップからの光がケースから放出されるまでの間の波長
変換剤との反応状態を均一なものとして、１個の発光ダ
イオードにおいても色ムラがなく、また複数の発光ダイ
オード間にも品質のバラツキを生じないものとして、こ
の種の発光ダイオードの品質の向上にも極めて優れた効
果を奏するものである。
【図面の簡単な説明】
【図１】 本発明に係る発光ダイオードの製造方法の第
一の工程を示す説明図である。
【図２】 同じ製造方法の第二の工程を示す説明図であ
る。
【図３】 第二の工程で使用される金型を示す説明図で
ある。
【図４】 本発明に係る発光ダイオードの製造方法によ
り得られる発光ダイオードを示す斜視図である。
【図５】 図４のＡ−Ａ線に沿う断面図である。
【図６】 従来例を示す断面図である。
【符号の説明】
１……発光ダイオード ２……基板 ２ａ……電極 ３……ＬＥＤチップ ４……金線 ５……ケース ５ａ……モールド樹脂 ５ｂ……波長変換剤 １０Ａ、１０Ｂ……金型 １１……突起 Ｃ……切断線 Ｒ……乱流

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上にマウントされた発光ダイオード
    チップに、波長変換剤を混和したモールド樹脂を注入し
    ケースを形成して成る発光ダイオードの製造方法におい
    て、前記モールド樹脂は一次硬化時間が略１２０秒の速
    硬化性樹脂を用いると共に、前記金型には前記モールド
    樹脂が注入されるときの流れにより乱流を発生させる突
    起を設けておき、前記乱流が終息する以前にモールド樹
    脂の硬化が始まるものとして、前記波長変換剤の分散を
    均一化することを特徴とする発光ダイオードの製造方
    法。
  2. 【請求項２】 前記基板が複数の発光ダイオードチップ
    が搭載される多数個取りのものとされ、前記突起が各切
    断部毎に設けられている金型が使用されることを特徴と
    する請求項１記載の発光ダイオードの製造方法。
  3. 【請求項３】 請求項１または請求項２記載の製造方法
    で製造されてことを特徴とする発光ダイオード。
JP00836499A 1999-01-14 1999-01-14 発光ダイオードの製造方法 Expired - Fee Related JP4256968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00836499A JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00836499A JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2000208820A true JP2000208820A (ja) 2000-07-28
JP4256968B2 JP4256968B2 (ja) 2009-04-22

Family

ID=11691193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00836499A Expired - Fee Related JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP4256968B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029580A2 (en) 2003-09-18 2005-03-31 Cree, Inc. Connector
US7569407B2 (en) 2004-09-21 2009-08-04 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
JP2009200172A (ja) * 2008-02-20 2009-09-03 Sharp Corp 光半導体装置の製造方法、および光半導体装置の製造装置
KR100988057B1 (ko) 2008-03-14 2010-10-18 삼성엘이디 주식회사 Ｌｅｄ 패키지 제작 방법
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US8337071B2 (en) 2005-12-21 2012-12-25 Cree, Inc. Lighting device
CN102881801A (zh) * 2011-07-12 2013-01-16 宏齐科技股份有限公司 背切式发光二极管封装结构及其制作方法
KR101258399B1 (ko) 2007-03-30 2013-05-02 서울반도체 주식회사 방열기둥을 갖는 ｌｅｄ 모듈
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
US8778601B2 (en) 2010-03-05 2014-07-15 Rohm and Haas Electronic Materials Methods of forming photolithographic patterns
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029580A3 (en) * 2003-09-18 2006-05-18 Cree Inc Connector
US10546978B2 (en) 2003-09-18 2020-01-28 Cree, Inc. Molded chip fabrication method and apparatus
US10164158B2 (en) 2003-09-18 2018-12-25 Cree, Inc. Molded chip fabrication method and apparatus
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
WO2005029580A2 (en) 2003-09-18 2005-03-31 Cree, Inc. Connector
US9105817B2 (en) 2003-09-18 2015-08-11 Cree, Inc. Molded chip fabrication method and apparatus
US9093616B2 (en) 2003-09-18 2015-07-28 Cree, Inc. Molded chip fabrication method and apparatus
US7569407B2 (en) 2004-09-21 2009-08-04 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
US8337071B2 (en) 2005-12-21 2012-12-25 Cree, Inc. Lighting device
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR101258399B1 (ko) 2007-03-30 2013-05-02 서울반도체 주식회사 방열기둥을 갖는 ｌｅｄ 모듈
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009200172A (ja) * 2008-02-20 2009-09-03 Sharp Corp 光半導体装置の製造方法、および光半導体装置の製造装置
KR100988057B1 (ko) 2008-03-14 2010-10-18 삼성엘이디 주식회사 Ｌｅｄ 패키지 제작 방법
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
US8778601B2 (en) 2010-03-05 2014-07-15 Rohm and Haas Electronic Materials Methods of forming photolithographic patterns
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
CN102881801A (zh) * 2011-07-12 2013-01-16 宏齐科技股份有限公司 背切式发光二极管封装结构及其制作方法

Also Published As

Publication number Publication date
JP4256968B2 (ja) 2009-04-22

Similar Documents

Publication Publication Date Title
JP2000208820A (ja) 発光ダイオ―ド及びその製造方法
US7352011B2 (en) Wide emitting lens for LED useful for backlighting
TWI271878B (en) Molding process for light emitting diode lamps
US8378375B2 (en) Light emitting apparatus having a partition
US7452737B2 (en) Molded lens over LED die
JP4676386B2 (ja) 側面発光型ｌｅｄパッケージ及びその製造方法
JP5632824B2 (ja) Ｌｅｄダイ上のオーバーモールドレンズ
US7214116B2 (en) Light-emitting diode and method for its production
TWI497746B (zh) 發光二極體封裝及其製造方法
KR101161383B1 (ko) 발광 다이오드 및 이를 제조하기 위한 방법
US20080054285A1 (en) Light emitting device and manufacturing method thereof
TW200949962A (en) Metal mold for injection molding and semiconductor package formed therewith and method of manufacturing semiconductor package
CN102800797A (zh) 具有远离荧光结构的蝙蝠翼透镜
KR20050071780A (ko) 이중 몰드로 구성된 백색 발광다이오드 소자 및 그 제조방법
KR20120098691A (ko) 발광 장치 및 그 제조 방법
US20080006839A1 (en) Light emitting device and method for manufacturing the same
US20090275257A1 (en) Process for Encapsulating LED Chip by Fluorescent Material
JP2002050799A (ja) Ｌｅｄランプおよびその製造方法
JP2009038315A (ja) 発光装置の製造方法
JP2007088060A (ja) 発光装置
JP3114129U (ja) 白色発光ダイオード
US20120281387A1 (en) Structure of light-emitting diode
JP7226131B2 (ja) 発光装置及びその製造方法
JP4503950B2 (ja) 蛍光体一体型ｌｅｄランプの製造方法
WO2004021459A1 (en) White light emitting diode and its methode of making

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees