JP4256968B2 - 発光ダイオードの製造方法 - Google Patents

発光ダイオードの製造方法 Download PDF

Info

Publication number
JP4256968B2
JP4256968B2 JP00836499A JP836499A JP4256968B2 JP 4256968 B2 JP4256968 B2 JP 4256968B2 JP 00836499 A JP00836499 A JP 00836499A JP 836499 A JP836499 A JP 836499A JP 4256968 B2 JP4256968 B2 JP 4256968B2
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
mold
mold resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00836499A
Other languages
English (en)
Other versions
JP2000208820A (ja
Inventor
直史 野村
康正 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP00836499A priority Critical patent/JP4256968B2/ja
Publication of JP2000208820A publication Critical patent/JP2000208820A/ja
Application granted granted Critical
Publication of JP4256968B2 publication Critical patent/JP4256968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はＬＥＤとも称されている発光ダイオードに関するものであり、詳細には例えば白色の発光色を得るために波長変換剤が用いられる発光ダイオードの製造方法およびこの製造方法により製造された製造された発光ダイオードに係るものである。
【０００２】
【従来の技術】
従来のこの種の発光ダイオード９０の構成の例を示すものが図６であり、基板９１上にマウントされ、金線９２などにより配線が行われた発光色が青色、若しくは、紫外のＬＥＤチップ９３には、このＬＥＤチップ９３を覆う程度に蛍光体など波長変換剤９４が混和されたモールド樹脂が滴下されて第一ケース９５が形成され、前記第一ケース９５には、更に、透明モールド樹脂で覆う第二ケース９６が形成されて、発光ダイオード９０とされるものである。
【０００３】
ここで、第一ケース９５が設けられる理由は、モールド樹脂と波長変換剤９４との比重差が大きいからであり、より大きく且つ透明度も要求される第二ケース９６全体に波長変換剤９４を混和したときには、モールド樹脂が硬化をする時間内に沈降が著しいからであり、よって、第一ケース９５の部分には、多少に透明度などに劣る部分があるにしても、粘度が高い、比重が大きいなど、沈降の速度を遅くすることが可能な特性を有するモールド樹脂が選択されて採用されるものとされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記した従来の発光ダイオード９０における製造方法では、先ず第一に、ケースの形成が第一ケース９５と第二ケース９６との二度手間となり、即ち生産コストが上昇して、発光ダイオード９０自体がコストアップする問題点を生じている。
【０００５】
また第二には、第一ケース９５には蛍光体などの波長変換剤９４が含まれるものであり、また場合によっては第二ケース９６とは異なる樹脂部材で形成されることもあるもので、熱膨張係数に差異を生じやすく、更には構造的に前記金線９２の近傍に両ケース９５，９６の境界が生じやすいものとなるので、例えば周囲温度の変化により金線９２に断線を生じるなど信頼性の面での問題点も生じるものとなる。
【０００６】
更に第三には、前記第一ケース９５はモールド樹脂の滴下などで形成されるものであるので、形状の安定化が困難であり、これにより１つの発光ダイオード９０においてはＬＥＤチップ９３からの発光に対して位置的な変換効率の差を生じて、色ムラを発生したり、或いは、複数の発光ダイオード９０間においてはそれぞれの発光色にバラツキがあるなど品質面でも問題点を生じ、これらの点の解決が課題とされるものとなっていた。
【０００７】
【課題を解決するための手段】
本発明は、前記した従来の課題を解決するための具体的な手段として、基板上にマウントされた発光ダイオードチップに、波長変換剤を混和したモールド樹脂を注入しケースを形成して成る発光ダイオードの製造方法において、前記モールド樹脂は速硬化性樹脂を用いると共に、前記金型には前記モールド樹脂が注入されるときの流れにより乱流を発生させる突起を設けておき、前記乱流が終息する以前にモールド樹脂の硬化が始まるものとして、前記波長変換剤の分散を均一化することを特徴とする発光ダイオードの製造方法を提供することで課題を解決するものである。
【０００８】
【発明の実施の形態】
つぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図１〜図２は本発明に係る発光ダイオード１の製造方法を工程の順に示すものであり、図１に符号２で示すものは基板である。そして、この基板２の所定位置にはＬＥＤチップ３がマウントされ、金線４などにより基板２状に設けられた電極２ａへの配線が行われているものである点は従来例で説明したのと同様である。
【０００９】
ここで、この実施形態では本発明の製造方法による作用、効果を一層明確にするために前記基板２には複数のＬＥＤチップ３が搭載されケース５が形成された後に図中に切断線Ｃで示すようにカッターなどで分断されて、個々の発光ダイオード１に分割が行われるときの製造方法の例で説明する。
【００１０】
図２は上記の基板２にケース５を形成するときの状態を示すものであり、前記基板２は金型１０Ａ、１０Ｂ中にセットされ、この金型１０Ａ、１０Ｂ中にエポキシ樹脂などケース５を形成するためのモールド樹脂５ａの注入が行われるものとなる。このときに本発明では前記モールド樹脂５ａ中に波長変換剤５ｂを混和しておくものであり、従って、本発明においては従来例のごとくに第一ケースと第二ケースとが設けられることはない。
【００１１】
図３は上記ケース５を形成するときの金型１０Ａ、１０Ｂの構成および作用を示すもので、本発明により、上記した後に行われる切断線Ｃの位置に対応しては金型１０Ｂに略Ｖ字状に突出する突起１１が設けられ、更に、この金型１０Ａ、１０Ｂに注入されるモールド樹脂５ａは略９０％の硬化が行われる１次硬化時間が略１２０秒である速硬化性樹脂が採用されている。
【００１２】
そして、上記の構成とした金型１０にトランスファーモールドなどの手段でモールド樹脂５ａを適宜の速度をもって注入すると、前記モールド樹脂５ａの流れが前記突起１１に達すると、この突起により流れの方向を変えられるものが生じて、例えば縦向きの渦流など乱流Ｒを生じるものとなる。
【００１３】
従って、混和されている波長変換剤５ｂにモールド樹脂５ａとに比重の差を生じているときにも、前記乱流Ｒにより攪拌が行われるものとなり、ケース５を形成する場所で均一化が行われるものとなる。そして、前記モールド樹脂５ａに対しては速硬化性樹脂が採用されているので、現場での攪拌効果が失われる以前に硬化が始まり、均一性は保たれるものとなる。
【００１４】
尚、この実施形態の場合で言えば、前記突起１１は後の切断線Ｃに沿い設けられているものであるので、その突起１１毎に乱流Ｒは生じるものとなり、即ち、発光ダイオード１の１個を単位として上記した乱流Ｒを生じるものとなって、１個内での均一性が保証されると共に、全体としての均一性（製品バラツキ）も保証されるものとなる。
【００１５】
図４、図５は、本発明の製造方法により得られる発光ダイオード１であり、この発光ダイオード１は上記にも説明したように、ケース５の成型時に金型１０Ｂに設けられた突起１１により乱流Ｒを生じて、成型完了直前の時点で攪拌が行われるので、モールド樹脂５ａ中には極めて均一な状態で波長変換剤５ｂが分散され、よって、従来例のケースの二重構造を不要とする。
【００１６】
また、上記のように波長変換剤５ｂが、金型１０Ａ、１０Ｂで形成されるそれぞれのケース５毎に均一に分散されるものとなったことで、ＬＥＤチップ３から放射される光がケース５外部に射出されるまでには、何れの方向にもほぼ均一な条件で波長変換剤５ｂとの反応が行われるものとなり、見る方向により色が異なるなどの色ムラが個々の発光ダイオード１内においても、あるいは複数の発光ダイオード１間においても解消できるものとなる。
【００１７】
【発明の効果】
以上に説明したように本発明により、モールド樹脂は一次硬化時間が略１２０秒の速硬化性樹脂を用いると共に、金型には前記モールド樹脂が注入されるときの流れにより乱流を発生させる突起を設けておき、前記乱流が終息する以前にモールド樹脂の硬化が始まるものとして、前記波長変換剤の分散を均一化する発光ダイオードの製造方法としたことで、第一には、ケース形成用の金型に突起を設けてモールド樹脂の注入時には乱流を生じるものとし、これにより、ケース形成直前の時点での攪拌を可能として、第一ケースを設けることなく波長変換剤の均一な分散を可能とし、もって、発光ダイオードの生産性の向上とコストダウンとに極めて優れた効果を奏するものである。
【００１８】
また第二には、金型などを使用することなく、モールド樹脂の滴下など寸法安定性の乏しい手法で形成されていた第一ケースを不要としたことで，ＬＥＤチップからの光がケースから放出されるまでの間の波長変換剤との反応状態を均一なものとして、１個の発光ダイオードにおいても色ムラがなく、また複数の発光ダイオード間にも品質のバラツキを生じないものとして、この種の発光ダイオードの品質の向上にも極めて優れた効果を奏するものである。
【図面の簡単な説明】
【図１】 本発明に係る発光ダイオードの製造方法の第一の工程を示す説明図である。
【図２】 同じ製造方法の第二の工程を示す説明図である。
【図３】 第二の工程で使用される金型を示す説明図である。
【図４】 本発明に係る発光ダイオードの製造方法により得られる発光ダイオードを示す斜視図である。
【図５】 図４のＡ−Ａ線に沿う断面図である。
【図６】 従来例を示す断面図である。
【符号の説明】
１……発光ダイオード
２……基板
２ａ……電極
３……ＬＥＤチップ
４……金線
５……ケース
５ａ……モールド樹脂
５ｂ……波長変換剤
１０Ａ、１０Ｂ……金型
１１……突起
Ｃ……切断線
Ｒ……乱流

Claims (3)

  1. 基板上にマウントされた発光ダイオードチップに、波長変換剤を混和したモールド樹脂を注入しケースを形成して成る発光ダイオードの製造方法において、前記モールド樹脂は速硬化性樹脂を用いると共に、前記金型には前記モールド樹脂が注入されるときの流れにより乱流を発生させる突起を設けておき、前記乱流が終息する以前にモールド樹脂の硬化が始まるものとして、前記波長変換剤の分散を均一化することを特徴とする発光ダイオードの製造方法。
  2. 前記基板が複数の発光ダイオードチップが搭載される多数個取りのものとされ、前記突起が各切断部毎に設けられている金型が使用されることを特徴とする請求項１記載の発光ダイオードの製造方法。
  3. 前記モールド樹脂は、一次硬化時間が略１２０秒の速硬化性樹脂であることを特徴とする請求項１または請求項２に記載の発光ダイオードの製造方法。
JP00836499A 1999-01-14 1999-01-14 発光ダイオードの製造方法 Expired - Fee Related JP4256968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00836499A JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00836499A JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2000208820A JP2000208820A (ja) 2000-07-28
JP4256968B2 true JP4256968B2 (ja) 2009-04-22

Family

ID=11691193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00836499A Expired - Fee Related JP4256968B2 (ja) 1999-01-14 1999-01-14 発光ダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP4256968B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7217583B2 (en) 2004-09-21 2007-05-15 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
TWI421438B (zh) 2005-12-21 2014-01-01 克里公司 照明裝置
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
KR101258399B1 (ko) 2007-03-30 2013-05-02 서울반도체 주식회사 방열기둥을 갖는 ｌｅｄ 모듈
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009200172A (ja) * 2008-02-20 2009-09-03 Sharp Corp 光半導体装置の製造方法、および光半導体装置の製造装置
KR100988057B1 (ko) 2008-03-14 2010-10-18 삼성엘이디 주식회사 Ｌｅｄ 패키지 제작 방법
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
EP2363749B1 (en) 2010-03-05 2015-08-19 Rohm and Haas Electronic Materials, L.L.C. Methods of forming photolithographic patterns
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
CN102881801B (zh) * 2011-07-12 2015-10-21 宏齐科技股份有限公司 背切式发光二极管封装结构及其制作方法

Also Published As

Publication number Publication date
JP2000208820A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
JP4256968B2 (ja) 発光ダイオードの製造方法
CN102132428B (zh) 荧光体转化发光二极管
US7187009B2 (en) Light emitting diode device for illumination objects
TWI271878B (en) Molding process for light emitting diode lamps
KR100789951B1 (ko) 발광 유닛 제작 장치 및 방법
CN102610599B (zh) 发光器件封装件及其制造方法
US20060097621A1 (en) White light emitting diode package and method of manufacturing the same
CN107248546B (zh) 表面平整一致的集成封装显示模组及其制造方法
US20160293807A1 (en) Production method for light-emitting device
JP2000223749A (ja) 発光ダイオードランプとその製造方法、チップ型発光ダイオード素子及びドットマトリクス型発光ダイオードユニット
CN201741711U (zh) 成型led集成结构的定位或成型透镜的塑胶件的注塑模
US20070194691A1 (en) Light emitting diode package structure having high light extraction efficiency and method of manufacturing the same
JP2787388B2 (ja) 発光装置のレンズ成形方法
US20120281387A1 (en) Structure of light-emitting diode
US20050110191A1 (en) Package method of phosphoric light emitting diode
WO2004021459A1 (en) White light emitting diode and its methode of making
JP2003258310A (ja) 表面実装型発光ダイオード及びその製造方法
JP2000200928A (ja) 表面実装型発光ダイオ―ド
JP2009200172A (ja) 光半導体装置の製造方法、および光半導体装置の製造装置
KR20040086871A (ko) 백색 발광 다이오드 소자의 제조방법
JP2000124507A (ja) 表面実装型発光ダイオード
CN105304797A (zh) Led灯丝的点胶方法
KR101863547B1 (ko) 발광소자 패키지에서 리플렉터를 형성하는 방법 및 장치
JP4322987B2 (ja) Ｌｅｄランプおよびその製造方法
KR100712876B1 (ko) 색 균일성을 향상시킬 수 있는 발광 다이오드 및 그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees