JP2000208619A - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法Info
- Publication number
- JP2000208619A JP2000208619A JP11003228A JP322899A JP2000208619A JP 2000208619 A JP2000208619 A JP 2000208619A JP 11003228 A JP11003228 A JP 11003228A JP 322899 A JP322899 A JP 322899A JP 2000208619 A JP2000208619 A JP 2000208619A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- polysilicon
- polysilicon layer
- silicon substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 補償イオン注入後の不純物のシリコン基板内
での拡散を押さえ、トランジスタ特性や素子分離特性の
変動を防止することができ、安定で特性の変動やばらつ
きの少ない半導体装置を実現することができる半導体装
置のコンタクト形成方法の提供を課題とする。 【解決手段】 シリコン基板にコンタクト穴３を開口す
る開口工程と、この開口工程で形成したコンタクト穴３
およびシリコン基板表面にポリシリコンを堆積させポリ
シリコン層５を形成するポリシリコン堆積工程と、この
ポリシリコン堆積工程で堆積したポリシリコン層５内に
コンタクト補償イオンの注入を行う補償イオン注入工程
と、熱処理によって活性化を行ってポリシリコン層５中
からシリコン基板へ不純物を拡散させる不純物拡散工程
とをこの順で行うことを特徴とする。
での拡散を押さえ、トランジスタ特性や素子分離特性の
変動を防止することができ、安定で特性の変動やばらつ
きの少ない半導体装置を実現することができる半導体装
置のコンタクト形成方法の提供を課題とする。 【解決手段】 シリコン基板にコンタクト穴３を開口す
る開口工程と、この開口工程で形成したコンタクト穴３
およびシリコン基板表面にポリシリコンを堆積させポリ
シリコン層５を形成するポリシリコン堆積工程と、この
ポリシリコン堆積工程で堆積したポリシリコン層５内に
コンタクト補償イオンの注入を行う補償イオン注入工程
と、熱処理によって活性化を行ってポリシリコン層５中
からシリコン基板へ不純物を拡散させる不純物拡散工程
とをこの順で行うことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のコン
タクトの形成方法に関し、特に半導体装置のトランジス
タのソース／ドレイン領域へのコンタクトの製造方法に
関する。
タクトの形成方法に関し、特に半導体装置のトランジス
タのソース／ドレイン領域へのコンタクトの製造方法に
関する。
【０００２】
【従来の技術】シリコン基板へのコンタクト補償イオン
注入工程は、コンタクトがアクティブ上からずれてフィ
ールド酸化膜にかかった場合に、不純物領域が狭くなり
コンタクトがシリコン基板と直接導通しないように、コ
ンタクト開口後に補償するためのものである。
注入工程は、コンタクトがアクティブ上からずれてフィ
ールド酸化膜にかかった場合に、不純物領域が狭くなり
コンタクトがシリコン基板と直接導通しないように、コ
ンタクト開口後に補償するためのものである。
【０００３】従来は、このイオン注入工程を、コンタク
ト開口後にシリコン基板中へ不純物を入れ、その後の熱
処理で活性化させる方法で行っていたが、デザインの縮
小化によってコンタクトとゲート間スペース、あるいは
コンタクトとフィールド間スペースが小さくなってくる
と、コンタクト加工精度の問題（特にコンタクト形成の
リソグラフィー合わせずれの問題が大きい）と補償イオ
ン注入された不純物が横方向に拡散することでゲート
下、あるいはフィールド酸化膜下まで不純物が到達し、
トランジスタ特性や素子分離特性に影響を与え、問題と
なることが考えられる。
ト開口後にシリコン基板中へ不純物を入れ、その後の熱
処理で活性化させる方法で行っていたが、デザインの縮
小化によってコンタクトとゲート間スペース、あるいは
コンタクトとフィールド間スペースが小さくなってくる
と、コンタクト加工精度の問題（特にコンタクト形成の
リソグラフィー合わせずれの問題が大きい）と補償イオ
ン注入された不純物が横方向に拡散することでゲート
下、あるいはフィールド酸化膜下まで不純物が到達し、
トランジスタ特性や素子分離特性に影響を与え、問題と
なることが考えられる。
【０００４】図８〜図１１に従来のコンタクト形成方法
の断面図を示す。図８〜図１１において、１はソース／
ドレイン領域、２はフィールド酸化膜、３はコンタクト
穴、４はゲート、６はＴｉＮ／Ｔｉ層、７はタングステ
ン埋め込み領域、８はＴｉシリサイド層である。
の断面図を示す。図８〜図１１において、１はソース／
ドレイン領域、２はフィールド酸化膜、３はコンタクト
穴、４はゲート、６はＴｉＮ／Ｔｉ層、７はタングステ
ン埋め込み領域、８はＴｉシリサイド層である。
【０００５】この従来の方法で、図８は、コンタクト穴
３を開口した後、補償イオン注入を行った断面図であ
る。（補償イオン注入は、実際にはＮ＋領域とＰ＋領域
と別々にリソグラフィーマスクにより打ち分けるが、こ
こではこの区別を省略する。）この補償イオン注入はシ
リコン基板の表面に対して行うが１ｅ１５程度の高濃度
なイオン注入のため、イオン注入によるダメージが入
る。
３を開口した後、補償イオン注入を行った断面図であ
る。（補償イオン注入は、実際にはＮ＋領域とＰ＋領域
と別々にリソグラフィーマスクにより打ち分けるが、こ
こではこの区別を省略する。）この補償イオン注入はシ
リコン基板の表面に対して行うが１ｅ１５程度の高濃度
なイオン注入のため、イオン注入によるダメージが入
る。
【０００６】図９は、活性化の熱処理（１０００°Ｃ、
１０ｓｅｃ程度）を行った後の図である。この熱処理に
より、補償イオン注入で打たれた不純物は拡散し横方向
へも拡がる。よって、図９で示すようにコンタクト加工
が狙いよりもずれて加工された場合、ゲート下に不純物
が入り込むことによってトランジスタ特性を変動させた
り、フィールド酸化膜下に不純物が入り込むことによっ
て素子分離能力を低下させたりすることがある。
１０ｓｅｃ程度）を行った後の図である。この熱処理に
より、補償イオン注入で打たれた不純物は拡散し横方向
へも拡がる。よって、図９で示すようにコンタクト加工
が狙いよりもずれて加工された場合、ゲート下に不純物
が入り込むことによってトランジスタ特性を変動させた
り、フィールド酸化膜下に不純物が入り込むことによっ
て素子分離能力を低下させたりすることがある。
【０００７】図１０は、シリコン基板とのオーミックコ
ンタクトのためと、タングステンとシリコンの反応を抑
えるバリアメタル層としてのＴｉＮ／Ｔｉ層６を堆積さ
せた結果の断面図である。通常このＴｉＮ／Ｔｉ層６は
スパッター法かＣＶＤ法により堆積させ、シリコン基板
との密着性を良くするためにアニールを行ってＴｉシリ
サイド層８をシリコン基板表面に形成する。
ンタクトのためと、タングステンとシリコンの反応を抑
えるバリアメタル層としてのＴｉＮ／Ｔｉ層６を堆積さ
せた結果の断面図である。通常このＴｉＮ／Ｔｉ層６は
スパッター法かＣＶＤ法により堆積させ、シリコン基板
との密着性を良くするためにアニールを行ってＴｉシリ
サイド層８をシリコン基板表面に形成する。
【０００８】図１１は、その後、タングステンをＣＶＤ
により埋め込んでタングステン埋め込み領域７を形成
し、エッチバック法によりコンタクト部分のみにタング
ステン領域７を残した時の断面である。タングステンエ
ッチバックの時にＴｉＮ／Ｔｉ層６も同時にエッチング
することによりコンタクト部以外には導電膜の層が残ら
なくなる。以上に述べたように、この従来の方法では、
デザインの縮小化が進むほど、補償イオン注入に伴う素
子分離特性やトランジスタ特性への影響が大きくなって
くる。
により埋め込んでタングステン埋め込み領域７を形成
し、エッチバック法によりコンタクト部分のみにタング
ステン領域７を残した時の断面である。タングステンエ
ッチバックの時にＴｉＮ／Ｔｉ層６も同時にエッチング
することによりコンタクト部以外には導電膜の層が残ら
なくなる。以上に述べたように、この従来の方法では、
デザインの縮小化が進むほど、補償イオン注入に伴う素
子分離特性やトランジスタ特性への影響が大きくなって
くる。
【０００９】
【発明が解決しようとする課題】上述のごとく、従来の
コンタクト補償イオン注入工程を有する半導体装置のコ
ンタクト形成方法では、熱処理による活性化で補償イオ
ン注入で打ち込まれた不純物がシリコン基板内で横方向
に拡散し、トランジスタ特性や素子分離特性に影響を与
えるという問題があった。
コンタクト補償イオン注入工程を有する半導体装置のコ
ンタクト形成方法では、熱処理による活性化で補償イオ
ン注入で打ち込まれた不純物がシリコン基板内で横方向
に拡散し、トランジスタ特性や素子分離特性に影響を与
えるという問題があった。
【００１０】本発明は、この点を解決して、比較的簡単
な方法で、補償イオン注入後の不純物のシリコン基板内
での拡散を押さえ、トランジスタ特性や素子分離特性の
変動を防止することができ、安定で特性の変動やばらつ
きの少ない半導体装置を実現することができる半導体装
置のコンタクト形成方法の提供を課題とする。
な方法で、補償イオン注入後の不純物のシリコン基板内
での拡散を押さえ、トランジスタ特性や素子分離特性の
変動を防止することができ、安定で特性の変動やばらつ
きの少ない半導体装置を実現することができる半導体装
置のコンタクト形成方法の提供を課題とする。
【００１１】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、半導体装置のトランジスタのソース／ド
レイン領域へのコンタクト形成方法において、シリコン
基板にコンタクト穴を開口する開口工程と、この開口工
程で形成したコンタクト穴および前記シリコン基板表面
にポリシリコンを堆積させポリシリコン層を形成するポ
リシリコン堆積工程と、このポリシリコン堆積工程で堆
積したポリシリコン層内に補償イオンの注入を行う補償
イオン注入工程と、熱処理によって活性化を行って前記
ポリシリコン層中から前記シリコン基板へ不純物を拡散
させる不純物拡散工程とをこの順で行うことを特徴とす
る。
め、本発明は、半導体装置のトランジスタのソース／ド
レイン領域へのコンタクト形成方法において、シリコン
基板にコンタクト穴を開口する開口工程と、この開口工
程で形成したコンタクト穴および前記シリコン基板表面
にポリシリコンを堆積させポリシリコン層を形成するポ
リシリコン堆積工程と、このポリシリコン堆積工程で堆
積したポリシリコン層内に補償イオンの注入を行う補償
イオン注入工程と、熱処理によって活性化を行って前記
ポリシリコン層中から前記シリコン基板へ不純物を拡散
させる不純物拡散工程とをこの順で行うことを特徴とす
る。
【００１２】
【発明の実施の形態】以下、本発明にかかる半導体装置
のコンタクト形成方法を添付図面を参照にして詳細に説
明する。
のコンタクト形成方法を添付図面を参照にして詳細に説
明する。
【００１３】図１〜図７は、本発明のコンタクト形成方
法の一実施の形態の経過を示す断面図である。図１〜図
７において、１はソース／ドレイン領域、２はフィール
ド酸化膜、３はコンタクト穴、４はゲート、５はノンド
ープッドポリシリコン層、６はＴｉＮ／Ｔｉ層、７はタ
ングステン埋め込み領域、８はＴｉシリサイド層であ
る。
法の一実施の形態の経過を示す断面図である。図１〜図
７において、１はソース／ドレイン領域、２はフィール
ド酸化膜、３はコンタクト穴、４はゲート、５はノンド
ープッドポリシリコン層、６はＴｉＮ／Ｔｉ層、７はタ
ングステン埋め込み領域、８はＴｉシリサイド層であ
る。
【００１４】図１はコンタクト開口後の断面図である。
このコンタクト穴３は本来の開口の中心から図１で左の
方へｘだけずれて、図の左側のコンタクト穴３はフィー
ルド酸化膜２にかかっている。
このコンタクト穴３は本来の開口の中心から図１で左の
方へｘだけずれて、図の左側のコンタクト穴３はフィー
ルド酸化膜２にかかっている。
【００１５】図２においてノンドープッド（不純物添加
されていない）ポリシリコン５を２０〜５０ｎｍ程度堆
積させる。ポリシリコン５はステップカバレージが良好
なためアスペクト比が４程度の深いコンタクトでもコン
タクト底まで狙い通りの膜厚を堆積させることができ
る。
されていない）ポリシリコン５を２０〜５０ｎｍ程度堆
積させる。ポリシリコン５はステップカバレージが良好
なためアスペクト比が４程度の深いコンタクトでもコン
タクト底まで狙い通りの膜厚を堆積させることができ
る。
【００１６】図３では、コンタクト穴３にコンタクト補
償イオン注入を従来と同様のイオン注入条件（１ｅ１５
程度でポリシリコンの表面付近へ入れる）で行い、ポリ
シリコン層５中にイオンが入るように行う。その時イオ
ン注入によるダメージはポリシリコン５中には入るが、
シリコン基板中には入りにくい。なぜならば補償イオン
注入時のエネルギーが主としてポリシリコン層５の表面
付近にイオンを注入する程度のものであるからである。
償イオン注入を従来と同様のイオン注入条件（１ｅ１５
程度でポリシリコンの表面付近へ入れる）で行い、ポリ
シリコン層５中にイオンが入るように行う。その時イオ
ン注入によるダメージはポリシリコン５中には入るが、
シリコン基板中には入りにくい。なぜならば補償イオン
注入時のエネルギーが主としてポリシリコン層５の表面
付近にイオンを注入する程度のものであるからである。
【００１７】図４は、図３の後に、活性化の熱処理（１
００°Ｃ、１０ｓｅｃ程度）を行った後の断面図であ
る。ポリシリコン層５からシリコン基板中へ不純物は拡
散していくが、イオン注入によるダメージがないため、
シリコン基板中への拡散は先に図７〜図１０で示した従
来の場合よりも抑えられる。しかも、従来と同様に高濃
度なイオン注入を行っているため、後にＴｉとのコンタ
クトをとるポリシリコン表面部分の不純物濃度を下げる
ことはない。なお、イオン注入時にはＮ＋とＰ＋両方の
イオン注入がなされているが、ポリシリコン層５中への
相互拡散は１００°Ｃ、１０ｓｅｃ程度の熱処理では起
こらないことがわかっている。
００°Ｃ、１０ｓｅｃ程度）を行った後の断面図であ
る。ポリシリコン層５からシリコン基板中へ不純物は拡
散していくが、イオン注入によるダメージがないため、
シリコン基板中への拡散は先に図７〜図１０で示した従
来の場合よりも抑えられる。しかも、従来と同様に高濃
度なイオン注入を行っているため、後にＴｉとのコンタ
クトをとるポリシリコン表面部分の不純物濃度を下げる
ことはない。なお、イオン注入時にはＮ＋とＰ＋両方の
イオン注入がなされているが、ポリシリコン層５中への
相互拡散は１００°Ｃ、１０ｓｅｃ程度の熱処理では起
こらないことがわかっている。
【００１８】次に、ＴｉＮ／Ｔｉ層６を堆積させ、シリ
コン基板との密着性を良くするためにアニールに行う。
これにより、Ｔｉシリサイド層を形成した断面図を図５
に示す。Ｔｉシリサイド層はポリシリコン層５の表面で
形成され、シリコン基板までは反応しにくい。また、ポ
リシリコン５の表面不純物濃度が高いため、メタル／ポ
リシリコン間でオーミックな接触が得られる。
コン基板との密着性を良くするためにアニールに行う。
これにより、Ｔｉシリサイド層を形成した断面図を図５
に示す。Ｔｉシリサイド層はポリシリコン層５の表面で
形成され、シリコン基板までは反応しにくい。また、ポ
リシリコン５の表面不純物濃度が高いため、メタル／ポ
リシリコン間でオーミックな接触が得られる。
【００１９】図６は、タングステン埋め込みエッチバッ
ク法で、タングステン埋め込み領域７が形成され、Ｔｉ
Ｎ／Ｔｉ層６がコンタクト部のみに残された断面図であ
る。この時、タングステンエッチバックと同時にＴｉＮ
／Ｔｉ層６はエッチングされ、ポリシリコン層５のみが
残る。
ク法で、タングステン埋め込み領域７が形成され、Ｔｉ
Ｎ／Ｔｉ層６がコンタクト部のみに残された断面図であ
る。この時、タングステンエッチバックと同時にＴｉＮ
／Ｔｉ層６はエッチングされ、ポリシリコン層５のみが
残る。
【００２０】次ぎに、図７のように、ポリシリコン層５
もエツチバックを行い、コンタクト部以外には導電性の
膜が残らないようにしてコンタクト形成を終了する。以
上のようなコンタクト形成方法を採用することにより補
償イオン注入による不純物の横方向拡散が抑えられ、コ
ンタクト間あるいはコンタクトとフィールド間のスペー
スが多少狭くてもトランジスタ特性や素子分離特性に影
響することがなくなる。
もエツチバックを行い、コンタクト部以外には導電性の
膜が残らないようにしてコンタクト形成を終了する。以
上のようなコンタクト形成方法を採用することにより補
償イオン注入による不純物の横方向拡散が抑えられ、コ
ンタクト間あるいはコンタクトとフィールド間のスペー
スが多少狭くてもトランジスタ特性や素子分離特性に影
響することがなくなる。
【００２１】
【発明の効果】以上説明したように本発明の請求項１の
発明は、半導体装置のトランジスタのソース／ドレイン
領域へのコンタクト形成方法において、シリコン基板に
コンタクト穴を開口する開口工程と、この開口工程で形
成したコンタクト穴およびシリコン基板表面にポリシリ
コンを堆積させポリシリコン層を形成するポリシリコン
堆積工程と、このポリシリコン堆積工程で堆積したポリ
シリコン層内に補償イオンの注入を行う補償イオン注入
工程と、熱処理によって活性化を行ってポリシリコン層
中からシリコン基板へ不純物を拡散させる不純物拡散工
程とをこの順で行うことを特徴とする。このように、ポ
リシリコン堆積工程で堆積したポリシリコン層に補償イ
オンの注入を行うことにより、コンタクト補償イオン注
入による不純物の拡散が抑えられると共に、イオン注入
による欠陥も入りにくく、拡散が抑えられ、同時に欠陥
に起因したリークも抑えられる。したがって、トランジ
スタや素子分離特性への影響がなくなり、安定で特性の
変動やばらつきの少ない特性の半導体装置がえられるコ
ンタクト形成方法を実現することができる。
発明は、半導体装置のトランジスタのソース／ドレイン
領域へのコンタクト形成方法において、シリコン基板に
コンタクト穴を開口する開口工程と、この開口工程で形
成したコンタクト穴およびシリコン基板表面にポリシリ
コンを堆積させポリシリコン層を形成するポリシリコン
堆積工程と、このポリシリコン堆積工程で堆積したポリ
シリコン層内に補償イオンの注入を行う補償イオン注入
工程と、熱処理によって活性化を行ってポリシリコン層
中からシリコン基板へ不純物を拡散させる不純物拡散工
程とをこの順で行うことを特徴とする。このように、ポ
リシリコン堆積工程で堆積したポリシリコン層に補償イ
オンの注入を行うことにより、コンタクト補償イオン注
入による不純物の拡散が抑えられると共に、イオン注入
による欠陥も入りにくく、拡散が抑えられ、同時に欠陥
に起因したリークも抑えられる。したがって、トランジ
スタや素子分離特性への影響がなくなり、安定で特性の
変動やばらつきの少ない特性の半導体装置がえられるコ
ンタクト形成方法を実現することができる。
【００２２】本発明の請求項２の発明は、不純物拡散工
程終了後に、バリアメタル層となるチタンをポリシリコ
ン層上に堆積させ、このチタンとポリシリコン層のポリ
シリコンとの反応でチタンシリサイド層をポリシリコン
層上に形成させるチタンシリサイド層形成工程を有する
ことを特徴とする。これにより、シリコンとチタンでチ
タンシリサイド層が形成されるため、シリコン基板への
シリサイド反応が抑えられ、シリサイド反応に起因した
リークも抑えられ、より安定で特性の変動やばらつきの
少ない半導体装置がえられるコンタクト形成方法を実現
することができる。
程終了後に、バリアメタル層となるチタンをポリシリコ
ン層上に堆積させ、このチタンとポリシリコン層のポリ
シリコンとの反応でチタンシリサイド層をポリシリコン
層上に形成させるチタンシリサイド層形成工程を有する
ことを特徴とする。これにより、シリコンとチタンでチ
タンシリサイド層が形成されるため、シリコン基板への
シリサイド反応が抑えられ、シリサイド反応に起因した
リークも抑えられ、より安定で特性の変動やばらつきの
少ない半導体装置がえられるコンタクト形成方法を実現
することができる。
【００２３】本発明の請求項３の発明は、コンタクト穴
にタングステン埋め込みを行うタングステン埋め込み工
程と、このタングステン埋め込み工程の後にエッチバッ
ク法によりコンタクト穴部分以外のタングステンを除去
するエッチバック工程と、このエッチバック工程の後に
コンタクト穴部分以外のポリシリコン層までを除去する
導電膜除去工程とを具備することを特徴とする。これに
より、コンタクト部以外には導電性の膜が残らないよう
にすることができ、安定で特性の変動やばらつきの少な
い特性の半導体装置がえられるコンタクト形成方法を実
現することができる。
にタングステン埋め込みを行うタングステン埋め込み工
程と、このタングステン埋め込み工程の後にエッチバッ
ク法によりコンタクト穴部分以外のタングステンを除去
するエッチバック工程と、このエッチバック工程の後に
コンタクト穴部分以外のポリシリコン層までを除去する
導電膜除去工程とを具備することを特徴とする。これに
より、コンタクト部以外には導電性の膜が残らないよう
にすることができ、安定で特性の変動やばらつきの少な
い特性の半導体装置がえられるコンタクト形成方法を実
現することができる。
【図１】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図２】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図３】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図４】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図５】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図６】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図７】本発明のコンタクト形成方法の一実施の形態の
経過を示す断面図。
経過を示す断面図。
【図８】従来のコンタクト形成方法の経過を示す断面
図。
図。
【図９】従来のコンタクト形成方法の経過を示す断面
図。
図。
【図１０】従来のコンタクト形成方法の経過を示す断面
図。
図。
【図１１】従来のコンタクト形成方法の経過を示す断面
図。
図。
１…ソース／ドレイン領域、２…フィールド酸化膜、３
…コンタクト穴、４…ゲート、５…ノンドープッドポリ
シリコン層、６…ＴｉＮ／Ｔｉ層、７…タングステン埋
め込み領域、８…Ｔｉシリサイド層。
…コンタクト穴、４…ゲート、５…ノンドープッドポリ
シリコン層、６…ＴｉＮ／Ｔｉ層、７…タングステン埋
め込み領域、８…Ｔｉシリサイド層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｆターム(参考） 4M104 AA01 BB01 CC01 DD55 DD84 DD92 FF16 FF22 GG08 GG14 HH08 5F033 JJ04 JJ18 JJ19 JJ27 JJ33 KK01 LL04 NN03 NN06 NN07 QQ31 QQ58 QQ59 QQ70 QQ73 QQ80 5F040 DC01 EH01 EH02 EH03 EH07 FC00 FC11 FC19
Claims (3)
- 【請求項１】 半導体装置のトランジスタのソース／ド
レイン領域へのコンタクト形成方法において、 シリコン基板にコンタクト穴を開口する開口工程と、 この開口工程で形成したコンタクト穴および前記シリコ
ン基板表面にポリシリコンを堆積させポリシリコン層を
形成するポリシリコン堆積工程と、 このポリシリコン堆積工程で堆積したポリシリコン層内
に補償イオンの注入を行う補償イオン注入工程と、 熱処理によって活性化を行って前記ポリシリコン層中か
ら前記シリコン基板へ不純物を拡散させる不純物拡散工
程とをこの順で行うことを特徴とする半導体装置のコン
タクト形成方法。 - 【請求項２】 前記不純物拡散工程終了後に、バリアメ
タル層となるチタンを前記ポリシリコン層上に堆積さ
せ、このチタンと前記ポリシリコン層のポリシリコンと
の反応でチタンシリサイド層を前記ポリシリコン層上に
形成させるチタンシリサイド層形成工程を有することを
特徴とする請求項１に記載の半導体装置のコンタクト形
成方法。 - 【請求項３】 前記コンタクト穴にタングステン埋め込
みを行うタングステン埋め込み工程と、 このタングステン埋め込み工程の後にエッチバック法に
より前記コンタクト穴部分以外のタングステンを除去す
るエッチバック工程と、 このエッチバック工程の後に前記コンタクト穴部分以外
の前記ポリシリコン層までを除去する導電膜除去工程と
を具備することを特徴とする請求項１または請求項２に
記載の半導体装置のコンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003228A JP2000208619A (ja) | 1999-01-08 | 1999-01-08 | 半導体装置のコンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003228A JP2000208619A (ja) | 1999-01-08 | 1999-01-08 | 半導体装置のコンタクト形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208619A true JP2000208619A (ja) | 2000-07-28 |
Family
ID=11551604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11003228A Pending JP2000208619A (ja) | 1999-01-08 | 1999-01-08 | 半導体装置のコンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208619A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134705A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置 |
-
1999
- 1999-01-08 JP JP11003228A patent/JP2000208619A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134705A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置 |
| JP4514006B2 (ja) * | 2000-10-25 | 2010-07-28 | ソニー株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597824A (en) | Method of producing semiconductor device | |
| US6025265A (en) | Method of forming a landing pad structure in an integrated circuit | |
| US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0434819B2 (ja) | ||
| JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
| JPH0653168A (ja) | チタニウムシリサイドコンタクト製造方法 | |
| US6943098B2 (en) | Method of forming semiconductor device with non-conformal liner layer that is thinner on sidewall surfaces | |
| JP3485656B2 (ja) | 半導体装置の製造方法 | |
| US6245603B1 (en) | Manufacturing method for semiconductor device | |
| US6740559B2 (en) | Semiconductor device comprising MIS field-effect transistor, and method of fabricating the same | |
| JP2002261171A (ja) | 半導体装置の製造方法、および半導体装置 | |
| US6174791B1 (en) | Method for a pre-amorphization | |
| US6686277B1 (en) | Method of manufacturing semiconductor device | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| JP2000208619A (ja) | 半導体装置のコンタクト形成方法 | |
| US6001681A (en) | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness | |
| KR20040008631A (ko) | 반도체소자의 제조 방법 | |
| JP3141937B2 (ja) | 半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JPH10242077A (ja) | 半導体装置及びその製造方法 | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2004342908A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051208 |