JP2000206493A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2000206493A
JP2000206493A JP11006088A JP608899A JP2000206493A JP 2000206493 A JP2000206493 A JP 2000206493A JP 11006088 A JP11006088 A JP 11006088A JP 608899 A JP608899 A JP 608899A JP 2000206493 A JP2000206493 A JP 2000206493A
Authority
JP
Japan
Prior art keywords
memory
circuit
liquid crystal
power supply
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11006088A
Other languages
English (en)
Other versions
JP3823577B2 (ja
Inventor
Hiroshi Kageyama
景山　　寛
Yoshiaki Mikami
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00608899A priority Critical patent/JP3823577B2/ja
Publication of JP2000206493A publication Critical patent/JP2000206493A/ja
Application granted granted Critical
Publication of JP3823577B2 publication Critical patent/JP3823577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】ドレインドライバ内の信号同期用のメモリの電
源配線が比較的高く、電源電圧が急激に低下しても安定
して動作するドレインドライバを具備する液晶表示装置
を提供する。 【解決手段】第一のメモリＭ１と第二のメモリＭ２の電
源配線を分離し、さらに、独立した電源配線を持つノイ
ズ遮断手段ＮＦを第一のメモリＭ１と第二のメモリＭ２
の間に設ける。さらに、ノイズ遮断手段をインバータ回
路を用いて作成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は周辺回路を内蔵した
液晶表示装置に関する。
【０００２】
【従来の技術】従来の液晶表示装置において、デジタル
信号対応可能なドレインドライバを薄膜トランジスタ
（以下ＴＦＴと略す）を用いて周辺回路に内蔵する技術
として、次の文献がある。(Extended Abstracts of the
1997 International Conferenceon Solid State Devic
es and Materials pp.348-349)本発明と直接関係のある
部分を引用して図７に示す。
【０００３】図７において第一のメモリ４１と第二のメ
モリ４２は複数個あり、通常はそれぞれドレイン線の本
数と同じ個数ある。データバス４３に外部から与えられ
た画像データは、シフトレジスタ４４の出力によって第
一のメモリ４１に記憶される。水平ブランキング期間に
ラッチ信号線４５に供給されるラッチ信号によって第一
のメモリ４１から第二のメモリ４２に記憶される。
【０００４】
【発明が解決しようとする課題】第一のメモリ４１のラ
ッチ動作タイミングは、それぞれ対応した画像データが
データバス４３に供給されたとき、言い換えれば、シフ
トレジスタ４４がメモリ４１の記憶要素を順次指定する
タイミングであるから、メモリ４１の各記憶要素はそれ
ぞれ異なる時間に動作するため、第二のメモリ４１の電
源電流は分散している。
【０００５】一方、第二のメモリ４２はラッチ信号線４
５に供給されるラッチ信号に同期して一斉に動作するた
め、第二のメモリ４２の電源電流は一時に集中する。そ
のために、第二のメモリの電源配線抵抗が高いと電源電
圧が急激に低下することがある。
【０００６】図８は、第一のメモリ４１の出力部のイン
バータと第二のメモリ４２の入力部分のクロックドイン
バータを抜き出して示した図である。第二のメモリ４２
の正極電源５７の電圧が急激に低下すると、ＴＦＴ５１
のゲート−ソース間容量５２を通して経路５５に急激に
電流が発生する。また、第二のメモリ４２の負極電源５
８の電圧が急激に上昇すると、ＴＦＴ５３のゲート−ソ
ース間容量５４を通して経路５６の電流が発生する。
【０００７】経路５５，５６の電流が全く同時に同じ電
流量で発生すれば、電流はキャンセルされるが、通常は
第二のラッチ４２が駆動する負荷、例えばＤ／Ａ変換回
路やレベルシフタの駆動容量負荷を動作する電流に偏り
があるため異なる。正極電源からの電流消費が多いと経
路５５の電流が、負極電源からの電流消費が多いと経路
５６の電流が強く発生しやすい。
【０００８】経路５５、あるいは経路５６の電流が発生
すると第一のメモリ４１の電源電圧が低下して誤動作を
招いたり、第一のメモリ４１の記憶状態を反転すること
がある。
【０００９】一方、電源配線抵抗を下げるためには
（ａ）銅のような低抵抗材質を使う方法、（ｂ）配線の
膜圧を増加する方法、（ｃ）配線幅を広げる方法があ
る。（ａ)，（ｂ）は生産プロセスに負担をかけるた
め、コスト増加につながる。（ｃ）は回路面積が増大
し、液晶表示装置の非表示領域面積の増大につながる。
したがって、できるだけ配線抵抗が高くても済むような
回路にしたい。
【００１０】本発明の目的は、第二のメモリの電源配線
が比較的高く、電源電圧が急激に低下しても安定して動
作するドレインドライバを具備する液晶表示装置を提供
するものである。
【００１１】
【課題を解決するための手段】本発明では、第一のメモ
リと第二のメモリの電源配線を分離し、さらに、独立し
た電源配線を持つノイズ遮断手段を第一のメモリと第二
のメモリの間に設けるものである。
【００１２】さらに、本発明では、ノイズ遮断手段をイ
ンバータ回路を用いて作成するものである。
【００１３】
【発明の実施の形態】本発明の実施例を図１に示す。絶
縁基板１の表面には、マトリクス状に配置された複数の
ドレイン線ＤＬ，複数のゲート線ＧＬ、およびドレイン
線ＤＬとゲート線ＧＬの交点毎に配置された画素ＴＦＴ
５，表示電極６からなる表示領域２と、ＴＦＴを用いて
構成されたドレインドライバ３，ゲートドライバ４があ
る。表示電極６は、静電容量７を持っている。図１で
は、液晶表示装置の構成を分かりやすくするためドレイ
ン線ＤＬとゲート線ＧＬの本数を２本ずつしか記述して
いないが、実際には複数本あり、例えば、縦６４０×横
４８０×ＲＧＢのＶＧＡサイズの液晶表示装置では、ゲ
ート線ＧＬが４８０本，ドレイン線ＤＬが１９２０本あ
る。
【００１４】ドレインドライバは、第一のメモリＭ１，
第二のメモリＭ２，ノイズ遮断回路ＮＦ，Ｄ／Ａ変換回
路ＤＡによって構成されている。第一のメモリＭ１に
は、外部と第一のメモリＭ１の間に形成された信号バス
配線ＶＳを設けてある。第一のメモリＭ１は信号配線バ
スＶＳを通して入力されるデジタル画像データを分配す
る機能を持つ。
【００１５】第一のメモリＭ１の出力はノイズ遮断回路
ＮＦに接続し、ノイズ遮断回路ＮＦはさらに第二のメモ
リＭ２に接続する。第二のメモリＭ２には、外部と第二
のメモリＭ２の間に形成されたラッチ信号線ＬＳを設け
てある。第二のメモリＭ２はラッチ信号線ＬＳを通して
入力されるラッチ信号によってラッチ動作し、さらに接
続するＤ／Ａ変換回路ＤＡに画像データを同期して供給
する機能を持つ。
【００１６】第一のメモリＭ１，第二のメモリＭ２、お
よびノイズ遮断回路ＮＦにはそれぞれ独立した電源配線
が形成されており、第一のメモリＭ１にはＶＤＤＭ１
(正極)，ＶＳＳＭ１(負極）が、第二のメモリＭ２には
ＶＤＤＭ２(正極），ＶＳＳＭ２（負極）が、ノイズ遮
断回路にはＶＤＤＮＦ（正極），ＶＳＳＮＦ（負極）の
電源配線がそれぞれ形成されている。
【００１７】図２に、第一のメモリＭ１，第二のメモリ
Ｍ２、およびノイズ遮断回路ＮＦの具体的な回路を示
す。第一のラッチＭ１は、シフトレジスタ１１，クロッ
ク配線１２，複数のラッチ１４、および信号バス配線Ｖ
Ｓによって構成される。ノイズ遮断回路は複数のインバ
ータ１６によって構成される。第二のメモリＭ２は、複
数のラッチ１５、およびラッチ信号線ＬＳによって構成
される。
【００１８】シフトレジスタ１１はスタート信号入力１
３にスタートパルスを入力した後に、クロック配線１２
にクロック信号を供給することにより複数あるシフトレ
ジスタ出力１７に順次パルスを出力する。クロック信号
に同期してデジタル画像データを信号バス配線ＶＳに供
給すると、シフトレジスタ出力１７のパルスにしたがっ
てデジタル画像データは各ラッチ１４に分配される。
【００１９】分配された画像データはノイズ遮断回路Ｎ
Ｆにあるインバータ１６を通してラッチ１５に供給され
る。ラッチ１４の出力はシフトレジスタ出力１７のパル
スのタイミングで確定するために同期されていない。同
期していないラッチ１４の出力を、ラッチ信号線ＬＳに
供給する同期パルスのタイミングによってラッチ１５は
ラッチ動作し、画像データを同期して出力する。ラッチ
１５の出力が接続するＤ／Ａ変換回路には画像データを
同期して供給される。
【００２０】図３にラッチ１４，１５の構成例を示す。
ラッチ１４および１５は１つのインバータ１８と２つの
クロックドインバータ１９，２０によって構成されてい
る。クロック入力ＣＫがハイレベルのとき、Ｄの値はＱ
に出力され、ＣＫがローレベルのときにはＣＫがローレ
ベルになった瞬間のＤの状態が保持されてＱに出力され
る。
【００２１】図４（ａ）にクロックドインバータ１９，
２０、図４（ｂ）にインバータ１６，１８の構成例を示
す。
【００２２】図５に本発明の実施例の動作波形を示す。
動作波形は表示電極６の数が縦ｎ個，横ｍ個の場合で説
明する。前記の場合、ドレイン線ＤＬはｍ本であり、ゲ
ート線ＧＬはｎ本である。ゲートドライバ４は１ライン
期間毎にゲート線ＧＬのいずれか１本にパルスを供給
し、パルスを供給するゲート線を１番目からｎ番目まで
順次シフトする。パルスが供給されたゲート線ＧＬに接
続する画素ＴＦＴ５だけＯＮになり、ｍ本あるドレイン
線ＤＬの電圧はＯＮになった画素ＴＦＴ表示電極６が持
つ表示電極容量７にサンプリングされる。
【００２３】次にドレインドライバがドレイン線に画像
データに対応した電圧を発生する動作を説明する。信号
バス配線ＶＳには１ライン期間に１ライン分の画像デー
タがｍ個順次供給される。シフトレジスタは画像データ
に同期して複数あるそれぞれのラッチ１４にラッチパル
スを供給する。
【００２４】１〜ｍ番目の画像データのうち、ｋ番目の
データに注目すると、ｋ番目の画像データは、シフトレ
ジスタのｋ番目の出力１７のラッチパルスによって複数
あるラッチ１４のｋ番目にラッチされる。同様にして、
１〜ｍ番目の画像データは、１〜ｍ番目のラッチ１４に
ラッチされる。ラッチ１４の出力はインバータ１６を通
してラッチ１５に供給される。
【００２５】１ライン期間の境界付近、例えば水平ブラ
ンキング期間に、ラッチ信号線ＬＳにパルスを供給す
る。ラッチ１５にはラッチ信号線ＬＳのパルスに同期し
てラッチ１４の出力データがラッチされ、ラッチ１５の
出力はラッチ信号線ＬＳのタイミングで一斉に１ライン
分の画像データを接続するＤ／Ａ変換回路ＤＡに出力す
る。
【００２６】Ｄ／Ａ変換回路ＤＡでは、デジタルの画像
データを１ライン期間内で対応したアナログ電圧に変換
しドレイン線ＤＬに供給する。ドレイン線ＤＬに供給さ
れたアナログ電圧はＯＮである画素ＴＦＴ５を通して表
示電極６に供給される。
【００２７】以上の動作を１番目からｎ番目のライン期
間、つまり１フィールド期間行うことで、画像データに
対応した電圧が全ての表示電極に供給され画像を表示す
ることができる。
【００２８】図２において、第二のラッチＭ２に電源電
圧を供給する電源配線ＶＤＤＭ２あるいはＶＳＳＭ２の
配線抵抗が高い場合、ラッチ信号線ＬＳのパルスに同期
して第二のラッチＭ２内のラッチ１５が一斉に動作する
と、電源配線ＶＤＤＭ２の電圧が低下したり、電源配線
ＶＳＳＭ２の電圧が上昇する場合がある。
【００２９】図６は本発明の実施例における第一のメモ
リＭ１にあるラッチ１４の出力部分のインバータ，ノイ
ズ遮断回路ＮＦにあるインバータ１６，第二のメモリＭ
２にあるラッチ１５の入力部分のクロックドインバータ
を抜き出した図である。
【００３０】第二のメモリＭ２の正極の電源配線ＶＤＤ
Ｍ２の電源が急激に低下した場合、ＴＦＴ２１のゲート
−ソース間容量２２を通して経路３１に電流が流れる。
さらに、ＴＦＴ２３のゲート−ソース間容量２４を通し
て経路３２に電流が流れる。第二のメモリＭ２の正極の
電源配線ＶＳＳＭ２の電源が急激に上昇した場合、ＴＦ
Ｔ２５のゲート−ソース間容量２６を通して経路３３に
電流が流れる。さらに、ＴＦＴ２７のゲート−ソース間
容量２８を通して経路３４に電流が流れる。第一のメモ
リＭ１と第二のメモリＭ２の間の電流経路には、従来は
容量がゲート−ソース間容量が１段しかなかったのに比
べ、ゲート−ソース間容量２段直列になるため、経路３
２，３４の電流は従来に比べ小さくなる。
【００３１】さらに、電源配線ＶＤＤＮＦおよびＶＳＳ
ＮＦから電流が供給されるため、流れる電流はさらに小
さくできる。
【００３２】電源配線ＶＤＤＭ２，ＶＳＳＭ２の電源低
下によって発生する第一のメモリＭ１内の電流を小さく
することができるため、第一のメモリＭ１を安定して動
作することができる。また、従来に比べて、電源配線Ｖ
ＤＤＭ２，ＶＳＳＭ２の配線抵抗を高く設計することが
できるため、配線幅を従来より縮小できる。したがって
液晶表示装置の周辺回路を内蔵する非表示部分の面積を
小さくすることができる。
【００３３】
【発明の効果】第一のメモリＭ１と第二のメモリＭ２の
電源配線を分離し、さらに、独立した電源配線を持つノ
イズ遮断手段ＮＦを第一のメモリＭ１と第二のメモリＭ
２の間に設けることによって第一のメモリＭ１を安定し
て動作することができる。また、従来に比べて、電源配
線抵抗を高く設計することができるため、電源配線幅を
従来より縮小できる。したがって液晶表示装置の周辺回
路を内蔵する非表示部分の面積を小さくすることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例である周辺回路内蔵型液晶表示
装置を表す図である。
【図２】本発明の実施例の第一のメモリＭ１，第二のメ
モリＭ２、およびノイズ遮断回路ＮＦの具体的な回路を
示した図である。
【図３】ラッチ１４，１５の構成例を示した図である。
【図４】クロックドインバータ１９，２０およびインバ
ータ１６，１８の構成例を示した図である。
【図５】本発明の実施例の動作波形を示した図である。
【図６】本発明の実施例における第一のメモリＭ１にあ
るラッチ１４の出力部分のインバータ，ノイズ遮断回路
ＮＦにあるインバータ１６，第二のメモリＭ２にあるラ
ッチ１５の入力部分のクロックドインバータを抜き出し
た図である。
【図７】従来の液晶表示装置で本発明と直接関係のある
部分を抜き出した図である。
【図８】従来の液晶表示装置における第一のメモリ４１
の出力部のインバータと第二のメモリ４２の入力部分の
クロックドインバータを抜き出して示した図である。
【符号の説明】
Ｍ１，４１…第一のメモリ、Ｍ２，４２…第二のメモ
リ、ＮＦ…ノイズ遮断回路、ＤＡ…Ｄ／Ａ変換回路、Ｖ
Ｓ…信号バス配線、ＬＳ…ラッチ信号線、ＧＬ…ゲート
配線、ＤＬ…ドレイン配線、ＶＤＤＭ１…Ｍ１の電源配
線（正極）、ＶＳＳＭ１…Ｍ１の電源配線（負極）、Ｖ
ＤＤＭ２…Ｍ２の電源配線（正極）、ＶＳＳＭ２…Ｍ２
の電源配線（負極）、ＶＤＤＮＦ…ＮＦの電源配線（正
極）、ＶＳＳＮＦ…ＮＦの電源配線（負極）、１…絶縁
基板、２…表示領域、３…ドレインドライバ、４…ゲー
トドライバ、５…画素ＴＦＴ、６…表示電極、７…表示
電極容量、１１，４４…シフトレジスタ、１２…クロッ
ク配線、１３…スタート信号入力、１４，１５…ラッ
チ、１６，１８…インバータ、１７…シフトレジスタ出
力、１９，２０…クロックドインバータ、２１，２３，
２５，２７…ＴＦＴ、２２，２４，２６，２８，５２，
５４…ＴＦＴゲート−ソース間容量、３１〜３４，５
５，５６…電流経路、４３…データバス、４５…ラッチ
信号線、５１，５３…ＴＦＴ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC04 NC09 NC11 NC28 ND02 ND33 ND37 ND40 5C080 AA10 BB05 DD09 FF11 GG12 JJ02 JJ03 JJ04

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】少なくとも一方が透明な一対の基板と、前
    記基板に挟持された液晶層を有する液晶表示装置であっ
    て、前記一対の基板の一方には表示領域と、この表示領
    域を駆動するための周辺回路を有し、前記表示領域には
    マトリクス状に配置された複数のドレイン線とゲート線
    および薄膜トランジスタが形成され、前記駆動回路領域
    には複数の薄膜トランジスタで構成したドレインドライ
    バと、ゲートドライバが形成されたデジタルの画像デー
    タを入力可能な多階調表示可能な液晶表示装置におい
    て、前記ドレインドライバ回路には少なくとも、デジタ
    ル映像信号を分配するための第一のメモリ回路と、信号
    同期用の第二のメモリ回路の両方を具備し、さらに前記
    第一のメモリ回路と前記第二のメモリ回路の間に、前記
    第一のメモリ回路の電源線と前記第二のメモリ回路の電
    源線に対して、独立した専用電源線を持つノイズ遮断手
    段を具備することを特徴とする液晶表示装置。
  2. 【請求項２】前記ノイズ遮断手段を前記専用電源線とイ
    ンバータ回路を用いて作成したことを特徴とする請求項
    １記載の液晶表示装置。
JP00608899A 1999-01-13 1999-01-13 液晶表示装置 Expired - Fee Related JP3823577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00608899A JP3823577B2 (ja) 1999-01-13 1999-01-13 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00608899A JP3823577B2 (ja) 1999-01-13 1999-01-13 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000206493A true JP2000206493A (ja) 2000-07-28
JP3823577B2 JP3823577B2 (ja) 2006-09-20

Family

ID=11628789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00608899A Expired - Fee Related JP3823577B2 (ja) 1999-01-13 1999-01-13 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3823577B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108287A (ja) * 2000-09-27 2002-04-10 Nec Kansai Ltd 液晶駆動用半導体集積回路装置
JP2007140496A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置
US9208710B2 (en) 2005-10-21 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132296A (ja) * 1985-12-03 1987-06-15 Oki Electric Ind Co Ltd 相補型ｍｏｓ半導体記憶装置
JPS62210725A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd 出力バツフア回路方式
JPH0512862A (ja) * 1991-06-29 1993-01-22 Toshiba Corp 半導体集積回路装置
JPH05313597A (ja) * 1992-05-07 1993-11-26 Nec Corp 電子ディスプレイデバイス駆動回路用出力回路
JPH0713509A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 表示データ駆動用集積回路
JPH07168154A (ja) * 1993-12-16 1995-07-04 Seiko Epson Corp 薄膜トランジスタ回路
JPH0822267A (ja) * 1994-07-04 1996-01-23 Hitachi Ltd 液晶駆動回路と液晶表示装置
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH10282931A (ja) * 1997-04-01 1998-10-23 Toshiba Microelectron Corp 液晶駆動回路及び液晶表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132296A (ja) * 1985-12-03 1987-06-15 Oki Electric Ind Co Ltd 相補型ｍｏｓ半導体記憶装置
JPS62210725A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd 出力バツフア回路方式
JPH0512862A (ja) * 1991-06-29 1993-01-22 Toshiba Corp 半導体集積回路装置
JPH05313597A (ja) * 1992-05-07 1993-11-26 Nec Corp 電子ディスプレイデバイス駆動回路用出力回路
JPH0713509A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 表示データ駆動用集積回路
JPH07168154A (ja) * 1993-12-16 1995-07-04 Seiko Epson Corp 薄膜トランジスタ回路
JPH0822267A (ja) * 1994-07-04 1996-01-23 Hitachi Ltd 液晶駆動回路と液晶表示装置
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH10282931A (ja) * 1997-04-01 1998-10-23 Toshiba Microelectron Corp 液晶駆動回路及び液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108287A (ja) * 2000-09-27 2002-04-10 Nec Kansai Ltd 液晶駆動用半導体集積回路装置
JP2007140496A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置
US9208710B2 (en) 2005-10-21 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3823577B2 (ja) 2006-09-20

Similar Documents

Publication Publication Date Title
TWI393093B (zh) 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
US10115366B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
JP4854929B2 (ja) シフトレジスタ及びこれを有する表示装置
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
US20120320008A1 (en) Scanning signal line drive circuit and display device having the same
JP2008020675A (ja) 画像表示装置
JPH06505605A (ja) 液晶ディスプレイの選択線走査器として使用されるシフトレジスタ
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
TWI361422B (en) Control method for eliminating deficient display and a display device using the same and driving circuit using the same
TW556145B (en) Flat display apparatus having scan-line driving circuit and its driving method
US20110057924A1 (en) Display device and drive circuit used therefor
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
JP2009509190A (ja) ディスプレイ装置及び行電圧発生回路
US20150255171A1 (en) Display device
US10504395B2 (en) Shift register unit, driving method thereof, gate driving circuit, and display device
US20200394977A1 (en) Scanning signal line drive circuit and display device provided with same
JP3436478B2 (ja) 液晶表示装置および計算機システム
JP4204204B2 (ja) アクティブマトリクス型表示装置
JP4413795B2 (ja) シフトレジスタ及びこれを用いた平面表示装置
JP2002311911A (ja) アクティブマトリクス型表示装置
JP2008191375A (ja) 表示装置ならびにその駆動回路および駆動方法
KR101213828B1 (ko) 액정 패널용 하이브리드 게이트 드라이버
JP2000206493A (ja) 液晶表示装置
US10777161B2 (en) Array substrate, liquid crystal display panel and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040309

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees