JP2000200542A - 電界放出素子並びに電界放出型表示装置 - Google Patents

電界放出素子並びに電界放出型表示装置

Info

Publication number
JP2000200542A
JP2000200542A JP211299A JP211299A JP2000200542A JP 2000200542 A JP2000200542 A JP 2000200542A JP 211299 A JP211299 A JP 211299A JP 211299 A JP211299 A JP 211299A JP 2000200542 A JP2000200542 A JP 2000200542A
Authority
JP
Japan
Prior art keywords
resistance layer
cathode
field emission
cathode conductor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP211299A
Other languages
English (en)
Other versions
JP4134417B2 (ja
Inventor
Kazuhiko Tsuburaya
和彦 円谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP00211299A priority Critical patent/JP4134417B2/ja
Publication of JP2000200542A publication Critical patent/JP2000200542A/ja
Application granted granted Critical
Publication of JP4134417B2 publication Critical patent/JP4134417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 抵抗層のもつ温度特性に伴う未発光を防止す
るとともに、シールガラスや基板のクラックにつながる
抵抗層の加熱を防止する。 【解決手段】 陰極基板1の内面に形成された陰極導体
2と、陰極導体2上に形成された抵抗層3と、抵抗層3
上に形成された絶縁層4と、絶縁層4上に形成されたゲ
ート電極5と、ゲート電極5と絶縁層4に対し抵抗層3
に達するように形成されたホール6と、ホール6内の抵
抗層3上に形成されたエミッタ7とを備えた電界放出素
子において、陰極導体2を所定幅に形成された複数のラ
インパターンとする。そして、抵抗層3を陰極導体2上
に沿うライン形状とし、陰極導体2の各ライン間の画素
領域部分間を跨ぐ如く形成する。また、陰極導体2に
は、ライン間を跨ぐ如く形成された抵抗層3a下にて接
続することなく延出された延出部9を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子源としての陰
極をなす電界放出素子並びに該電界放出素子を用いた電
界放出型表示装置に関するものである。
【0002】
【従来の技術】図7は従来の電界放出型表示装置の構造
の一例を示す断面図、図8は図7の電界放出型表示装置
における電界放出素子(陰極)を示す平面図(D−D断
面部分)、図9は従来の電界放出型表示装置の他の構造
を示す断面図、図10は図9の電界放出型表示装置にお
ける電界放出素子(陰極)を示す平面図(E−E断面部
分)である。
【0003】電界放出型表示装置は、図7及び図9に示
すように、絶縁材料からなる陰極基板101と、陰極基
板101に所定の間隔をおいて対面する如く透光性を有
したガラス等の絶縁材料からなる陽極基板110を有し
ている。両基板101,110の外周部の間には、両基
板101,110を所定の間隔をおいて固定し、且つ両
基板101,110の間の空間を高真空状態に保持する
ために、封着用のシールガラス113(図10で示す)
がある。
【0004】陰極基板101の内面には、電子源として
の陰極をなす電界放出素子(FEC,Field Emission Cathod
e)が形成されている。電界放出素子は、陰極基板101
の内面に形成された陰極導体102と、陰極導体102
の表面に形成された抵抗層103と、抵抗層103の表
面に形成された絶縁層104と、絶縁層104の表面に
形成されたゲート電極105と、ゲート電極105と絶
縁層104に形成された多数のホール106と、ホール
106内で抵抗層103の上に形成されたコーン形状の
エミッタ107とを有している。
【0005】図7及び図8で示す電界放出素子は、陰極
導体102が複数のラインをなすストライプ状に形成さ
れている。各ラインをなす陰極導体102は、所定の配
置で矩形状の穴部108を複数有している。この矩形状
の穴部108は、等間隔で配された九個で一画素をな
す。抵抗層103は、陰極導体102の表面に対し、陰
極導体102の各ラインに沿うライン形状をなし、前記
矩形状の穴部108を埋める如く形成されている。絶縁
層104は、抵抗層103の表面に形成されている。ゲ
ート電極105は、陰極導体102の一画素をなす各穴
部108の上に掛かるように形成されている。ホール1
06及びエミッタ107は、陰極導体102の各穴部1
08上に対し、複数(図8では四個)形成されている。
なお、エミッタ107は、陰極導体102からの距離が
それぞれ等間隔で、同じ条件となるように配置されてい
る。
【0006】図9及び図10で示す他の構造の電界放出
素子は、抵抗層103が、各陰極導体102の各ライン
を跨ぐようにベタパターンで形成されている。絶縁層1
04とゲート電極105は、ベタパターンの抵抗層10
3の表面に形成されて、陰極導体102の上方において
所定の配置で多数のホール106をなしており、該ホー
ル106内にエミッタ107が形成されている。そし
て、ベタパターンとされた抵抗層103の上方(あるい
は至近)であって、陰極基板101と陽極基板110と
の外周部の間となる部位には、上述のシールガラス11
3が設けられている。
【0007】一方、図8及び図10に示すように、陽極
基板110の内面には、ITO(Indium Tin Oxide)等の
透光性を有する導電膜からなる陽極導体111が形成さ
れている。陽極導体111の表面には、蛍光体層112
が被着されて陽極が構成されている。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た図8に示す従来の電界放出素子では、ストライプ状の
陰極導体102の各ラインに沿って抵抗層103が設け
られている。この抵抗層103には、例えばアモルファ
スシリコン,ポリシリコン,その他の半導体材料が用い
られている。この種の半導体材料を用いた抵抗層103
は、温度が下がると抵抗率が高くなるという温度特性を
もっている。このため、このような抵抗層103を上記
構成とした電界放出型表示装置では、設計時に設定した
温度条件(例えば20℃)よりも温度が低い条件下(例
えば0℃)では、電圧ドロップが生じ、ゲート電極10
5と陰極導体102間の電位差がとれなくなって発光し
なくなるという問題があった。
【0009】また、図8に示す如く抵抗層103が陰極
導体102のラインに沿って設けられていると、この抵
抗層103の上に形成されているエミッタ107が冷陰
極であるため、動作時において高真空状態とされた雰囲
気中に発生したガスがエミッタ107の表面に吸着し易
く、電流寿命特性に劣化が生じるという問題もあった。
【0010】また、図10に示す他の構造の電界放出素
子では、ストライプ状に形成された各陰極導体102の
各ラインを跨ぐようにベタパターンで抵抗層103を形
成し、この抵抗層103の上方(あるいは至近)にシー
ルガラス113が設けられている。このため、このよう
な抵抗層103の構成をなす電界放出型表示装置では、
陰極導体102に信号が入った時に生じる配線間の電位
差によって抵抗層103が加熱する。また、シールガラ
ス113と各基板101,110には熱膨張係数の差が
あるため、抵抗層103の加熱による急激な温度変化が
あると、シールガラス113や基板101,110にク
ラックが生じてしまうという問題があった。
【0011】そこで本発明は、上記課題を解消するため
に、抵抗層のもつ温度特性に伴う未発光を防止するとと
もに、シールガラスや基板のクラックにつながる抵抗層
の加熱を防止することができる電界放出素子並びに電界
放出型表示装置を提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するため
本発明による請求項1に記載の電界放出素子は、陰極基
板の内面に形成された陰極導体と、前記陰極導体上に形
成された抵抗層と、前記抵抗層上に形成された絶縁層
と、前記絶縁層上に形成されたゲート電極と、前記ゲー
ト電極と前記絶縁層に対し前記抵抗層に達するように形
成されたホールと、前記ホール内の前記抵抗層上に形成
されたエミッタとを備えた電界放出素子において、前記
陰極導体は所定幅に形成された複数のラインパターンを
なし、前記抵抗層は前記陰極導体上に沿うライン形状を
なすとともに、前記陰極導体の各ライン間の所定箇所を
跨ぐ如く形成されていることを特徴とする。
【0013】請求項2に記載の電界放出素子は、請求項
1に記載の電界放出素子において、前記陰極導体が、前
記各ライン間を跨ぐ如く形成された前記抵抗層下にて接
続することなく延出された延出部をなしていることを特
徴とする。
【0014】請求項3に記載の電界放出素子は、陰極基
板の内面に形成された陰極導体と、前記陰極導体上に形
成された抵抗層と、前記抵抗層上に形成された絶縁層
と、前記絶縁層上に形成されたゲート電極と、前記ゲー
ト電極と前記絶縁層に対し前記抵抗層に達するように形
成されたホールと、前記ホール内の前記抵抗層上に形成
されたエミッタとを備えた電界放出素子において、前記
陰極導体は長手状の共通配線を介し、その長手方向に沿
って所定間隔で並設するように複数接続されたラインパ
ターンをなし、前記陰極基板の内面には、前記陰極導体
の共通配線に略平行する如く長手状に形成されて、その
長手方向と略直交して前記陰極導体の間に延出した複数
の延端部をなす温度制御電極を有し、前記抵抗層は、前
記陰極導体及び前記温度制御電極上に沿うライン形状を
なしていることを特徴とする。
【0015】請求項4に記載の電界放出素子は、請求項
3に記載の電界放出素子において、前記エミッタが、前
記陰極導体の上にある前記抵抗層上に形成されているこ
とを特徴とする。
【0016】請求項5に記載の電界放出素子は、請求項
3に記載の電界放出素子において、前記エミッタが、前
記陰極導体の間を跨ぐ前記抵抗層上に形成されているこ
とを特徴とする。
【0017】本発明による請求項6に記載の電界放出型
表示装置は、請求項1〜請求項5の何れかに記載の電界
放出素子と、前記陰極基板の内面と対面する内面に陽極
導体を有し、且つ、該陽極導体上に蛍光体層を有して表
示部をなす陽極基板と、を備え、前記陰極基板と陽極基
板の外周部を封着した内部を高真空雰囲気としたことを
特徴とする。
【0018】
【発明の実施の形態】以下、本発明の第一実施形態を図
面を参照して具体的に説明する。図1は本発明による電
界放出素子の第一実施形態を示す平面図、図2は同電界
放出素子を用いた電界放出型表示装置の断面図(図1に
おけるA−A断面部分)である。
【0019】第一実施形態における電界放出素子は、陰
極基板1の内面に形成された陰極導体2と、陰極導体2
上に形成された抵抗層3と、抵抗層3上に形成された絶
縁層4と、絶縁層4上に形成されたゲート電極5と、ゲ
ート電極5と絶縁層4に対して抵抗層3に達するように
形成されたホール6と、ホール6内の抵抗層3上に形成
されたエミッタ7とを備えている。
【0020】陰極基板1は、略矩形状をなす絶縁材料の
板体からなる。この陰極基板1の内面(後述する陽極基
板と対向する面)に形成された陰極導体2は、所定間隔
をおいて多数本のラインパターンが並ぶストライプ状に
形成されている。陰極導体2の各ラインには、矩形状の
穴部8が形成されている。穴部8は、本実施形態では等
間隔で配された九個を一画素(単位領域)分としてい
る。また、陰極導体2の各ライン間において、上記画素
をなす部位には、互いに隣接する画素に向かって延出さ
れた延出部9が形成されている。
【0021】抵抗層3は、陰極導体2の各穴部8を埋め
るようにして陰極導体2の各ライン上に沿うライン形状
をなしている。この抵抗層3は、陰極導体2の各ライン
間で延出された延出部9上において、陰極導体2の各ラ
インにおける隣接する各画素間を跨ぐように一部連続し
て形成されている(図1中符号3a)。また、抵抗層3
には、アモルファスシリコン,ポリシリコン,その他の
半導体材料が用いられている。
【0022】絶縁層4およびゲート電極5は、抵抗層3
上に積層されている。また、ホール6は、ゲート電極5
と絶縁層4にエッチングによって形成されている。この
ホール6は、陰極導体2の穴部8上において、平面視で
穴部8内に等間隔となるように複数(本実施形態では四
個)設けられている。エミッタ7は、コーン形状をな
し、各ホール内の抵抗層3上にそれぞれ形成されてい
る。
【0023】また、上記電界放出素子を用いた電界放出
型表示装置は、陰極基板1の内面と対面する陽極基板1
0を有している。この陽極基板10は、透光性を有し上
記陰極基板1と略同形の絶縁材料からなる板体をなして
いる。陽極基板10の内面には、透光性を有するITO
(Indium Tin Oxide)等の導電膜からなる陽極導体11が
形成されている。陽極導体11の表面には、所定の厚さ
で蛍光体層12が被着されて発光部を構成している。
【0024】陰極基板1と陽極基板10は、それぞれの
内面を対面した状態で、所定間隔をおくように各外周部
の間にシールガラス13を介在して封着した外囲器をな
している。この外囲器の内部は高真空状態に保持されて
いる。
【0025】上記電界放出型表示装置は、電界放出素子
の選択された単位領域から放出される電子の射突を受け
ることにより、発光部が選択的に発光して陽極基板の外
面側に任意の画像を表示させる。
【0026】このような構成の電界放出素子では、各ラ
イン間で一部連続して形成された抵抗層3aが、陰極導
体2に信号が入った時に生じる配線間の電位差によって
温められる。ゆえに、抵抗層3aがエミッタ7に対する
ヒータの代わりとなる。これにより、温度が下がると抵
抗率が高くなる温度特性をもっているアモルファスシリ
コン等の半導体材料を抵抗層3(3a)に用い、設計時
に設定した温度条件(例えば20℃)よりも温度が低い
条件下(例えば0℃)であっても、抵抗率の変化が少な
くなるため、電圧ドロップが生じることなく、ゲート電
極5と陰極導体2間の電位差がとれるので発光させるこ
とが可能となる。
【0027】また、上記の如く抵抗層3aがエミッタ7
に対するヒータとなるため、抵抗層3が陰極導体2のラ
インに沿って設けられていても、エミッタの表面へのガ
スの吸着を低減し、電流寿命特性の劣化を抑えることが
可能となる。
【0028】また、陰極導体2における延出部9を設け
たことにより、陰極導体2の各ラインの間隔(ギャッ
プ)が変わるため、上記の如く抵抗層3aによって温め
られた熱を制限して必要な分の熱だけを得ることが可能
となる。
【0029】また、上記の如く抵抗層3をライン形状に
パターニングしたことにより、シールガラス13部分に
ベタな状態で抵抗層3が存在することなく、必要な部分
(画素部分)だけが加熱されるので、シールガラス13
と各基板1,10の間に急激な温度変化がなく、シール
ガラス13や基板1,10にクラックが生じることがな
い。
【0030】なお、上述した第一実施形態では、陰極導
体2に穴部8を設け、この穴部8上となる抵抗層3上に
エミッタ7を形成した構成であるが、陰極導体2に穴部
8を設けずに、陰極導体2上となる抵抗層3上にエミッ
タ7を形成した構成であっても上記効果を得ることが可
能である。
【0031】以下、本発明の第二実施形態を図面を参照
して具体的に説明する。図3は本発明による電界放出素
子の第二実施形態を示す平面図、図4は同電界放出素子
を用いた電界放出型表示装置の断面図(図3におけるB
−B断面部分)である。
【0032】第二実施形態の電界放出素子は、略矩形状
をなす絶縁材料の板体からなる陰極基板1の内面に形成
された陰極導体2と、同じく陰極基板1の内面に形成さ
れた温度制御電極20と、陰極導体2及び温度制御電極
20上に形成された抵抗層3と、抵抗層3上に形成され
た絶縁層4と、絶縁層4上に形成されたゲート電極5
と、ゲート電極5と絶縁層4に対して抵抗層3に達する
ように形成されたホール6と、ホール6内の抵抗層3上
に形成されたエミッタ7とを備えている。
【0033】陰極導体2は、略矩形状をなし、所定間隔
をおいて複数並設されている。並設された各陰極導体2
の側部には、陰極導体2と共に陰極基板1の内面に形成
され、各陰極導体2の並設された方向に長手状の共通配
線2aが設けられている。各陰極導体2は共通配線2a
にそれぞれ共通接続されている。共通配線2aに接続さ
れた各陰極導体2は、共通配線2aの長手方向に沿うラ
インパターンをなし、このラインパターンを陰極基板1
上に複数並設している。また、矩形状の陰極導体2の略
中央部分には、略矩形状の穴部8が形成されている。な
お、上記各陰極導体2は一画素(単位領域)をなす。
【0034】温度制御電極20は、陰極基板1上におい
て上記陰極導体2の各ラインパターンの側部に沿ってそ
れぞれ設けられている。温度制御電極20は、共通配線
2aに接続された各陰極導体2の両側に導出される延端
部20aと、各延端部20aを接続する如く共通配線2
aと平行する長手状の共通電極20bとからなり、いわ
ゆる櫛歯状をなしている。ゆえに、一画素をなす各陰極
導体2は、温度制御電極20の延端部20a及び共通電
極20bによって、その周囲が略囲まれている。
【0035】抵抗層3は、各陰極導体2の各穴部8を埋
めるようにして共通配線2aを含む各陰極導体2のライ
ン上及び、このラインに沿う温度制御電極20上を共に
覆う如くライン形状をなしている。また、抵抗層3は、
一画素分の陰極導体2を囲む温度制御電極20の延端部
20aを含む一画素分の領域の間(隣接する延端部20
a間)には形成されていない。また、抵抗層3には、ア
モルファスシリコン,ポリシリコン,その他の半導体材
料が用いられている。
【0036】絶縁層4およびゲート電極5は、抵抗層3
上に積層されている。また、ホール6は、ゲート電極5
と絶縁層4にエッチングによって形成されている。この
ホール6は、各陰極導体2の穴部8上において、平面視
で穴部8内に等間隔となるように複数(本実施形態では
四個)設けられている。エミッタ7は、コーン形状をな
し、各ホール6内の抵抗層3上にそれぞれ形成されてい
る。
【0037】また、上記電界放出素子を用いた電界放出
型表示装置は、陰極基板1の内面と対面する陽極基板1
0を有している。この陽極基板10は、透光性を有し上
記陰極基板1と略同形の絶縁材料からなる板体をなして
いる。陽極基板10の内面には、透光性を有するITO
(Indium Tin Oxide)等の導電膜からなる陽極導体11が
形成されている。陽極導体11の表面には、所定の厚さ
で蛍光体層12が被着されて発光部を構成している。
【0038】陰極基板1と陽極基板10は、それぞれの
内面を対面した状態で、所定間隔をおくように各外周部
の間にシールガラス(図3中不図示)を介在して封着し
た外囲器をなしている。この外囲器の内部は高真空状態
に保持されている。
【0039】上記電界放出型表示装置は、電界放出素子
の選択された単位領域から放出される電子の射突を受け
ることにより、発光部が選択的に発光して陽極基板の外
面側に任意の画像を表示させる。この際、温度制御電極
20にも同時に電位が印加される。
【0040】このような構成の電界放出素子では、陰極
導体2を囲む如く温度制御電極20を設けたことによ
り、陰極導体2の電位に対して所望の電位差を保持する
ことが可能となり、各々異なる電位が印加される陰極導
体2のラインの抵抗層3の発熱部分の温度が制御でき
る。これにより、アモルファスシリコン等の半導体材料
を抵抗層3に用い、設計時に設定した温度条件(例えば
20℃)よりも温度が低い条件下(例えば0℃)であっ
ても、ゲート電極5と陰極導体2間の電位差がとれるの
で発光させることが可能となる。
【0041】また、上記の如く温度制御電極20を設け
たため、抵抗層3が陰極導体2のラインに沿って設けら
れていても、エミッタの表面へのガスの吸着を低減し、
電流寿命特性の劣化を抑えることが可能となる。
【0042】また、上記の如く抵抗層3をライン形状に
パターニングしたことにより、シールガラス部分にベタ
な状態で抵抗層3が存在することなく、必要な部分(画
素部分)だけが加熱されるので、シールガラスと各基板
1,10の間に急激な温度変化がなく、シールガラスや
基板1,10にクラックが生じることがない。
【0043】なお、上述した第二実施形態では、陰極導
体2に穴部8を設け、この穴部8上となる抵抗層3上に
エミッタ7を形成した構成であるが、陰極導体2に穴部
8を設けずに、陰極導体2上となる抵抗層3上にエミッ
タ7を形成した構成であっても上記効果を得ることが可
能である。
【0044】以下、本発明の第三実施形態を図面を参照
して具体的に説明する。図5は本発明による電界放出素
子の第三実施形態を示す平面図、図6は同電界放出素子
を用いた電界放出型表示装置の断面図(図5におけるC
−C断面部分)である。
【0045】第三実施形態の電界放出素子は、略矩形状
をなす絶縁材料の板体からなる陰極基板1の内面に形成
された陰極導体2と、同じく陰極基板1の内面に形成さ
れた温度制御電極20と、陰極導体2及び温度制御電極
20上に形成された抵抗層3と、抵抗層3上に形成され
た絶縁層4と、絶縁層4上に形成されたゲート電極5
と、ゲート電極5と絶縁層4に対して抵抗層3に達する
ように形成されたホール6と、ホール6内の抵抗層3上
に形成されたエミッタ7とを備えている。
【0046】陰極導体2は、長手状の共通配線2aに共
通接続されるように、共通配線2aの長手方向に所定間
隔をおいて略鉛直方向に導出された、いわゆる櫛歯形状
をなしている。陰極導体2は、共通配線2aの長手方向
に沿うラインパターンをなし、このラインパターンを陰
極基板1上に複数並設している。また、陰極導体2の共
通配線2aから導出された部位は、幅の異なる形状をな
し、太幅形状の間に細幅形状を有した構成とされてい
る。
【0047】温度制御電極20は、陰極基板1上におい
て上記陰極導体2の各ラインパターンの側部に沿ってそ
れぞれ設けられている。温度制御電極20は、共通配線
2aに共通接続された陰極導体2間に導出される延端部
20aと、各延端部20aを接続する如く共通配線2a
と平行する長手状の共通電極20bとからなり、いわゆ
る櫛歯形状をなしている。ゆえに、陰極電極2の櫛歯形
状と、温度制御電極20の櫛歯形状は、互いに開口する
端部を向き合うよう配されている。
【0048】抵抗層3は、陰極導体2のライン上及び、
このラインに沿う温度制御電極20上を共に覆う如くラ
イン形状をなしている。この抵抗層3には、アモルファ
スシリコン,ポリシリコン,その他の半導体材料が用い
られている。
【0049】絶縁層4およびゲート電極5は、抵抗層3
上に積層されている。また、ホール6は、ゲート電極5
と絶縁層4にエッチングによって形成されている。この
ホール6は、図5に示すように、陰極導体2及び温度制
御電極20の上に掛かることなく、陰極導体2の共通配
線2aと、温度制御電極20の共通電極20bの間であ
って、且つ、太幅形状の陰極導体2間において、陰極導
体2の周縁から平面視で等間隔となるように複数(本実
施形態では84個)設けられている。エミッタ7は、コ
ーン形状をなし、各ホール6内の抵抗層3上にそれぞれ
形成されている。
【0050】また、上記電界放出素子を用いた電界放出
型表示装置は、陰極基板1の内面と対面する陽極基板1
0を有している。この陽極基板10は、透光性を有し上
記陰極基板1と略同形の絶縁材料からなる板体をなして
いる。陽極基板10の内面には、透光性を有するITO
(Indium Tin Oxide)等の導電膜からなる陽極導体11が
形成されている。陽極導体11の表面には、所定の厚さ
で蛍光体層12が被着されて発光部を構成している。
【0051】陰極基板1と陽極基板10は、それぞれの
内面を対面した状態で、所定間隔をおくように各外周部
の間にシールガラス(図5中不図示)を介在して封着し
た外囲器をなしている。この外囲器の内部は高真空状態
に保持されている。
【0052】上記電界放出型表示装置は、電界放出素子
の選択された単位領域から放出される電子の射突を受け
ることにより、発光部が選択的に発光して陽極基板の外
面側に任意の画像を表示させる。この際、温度制御電極
20にも同時に電位が印加される。
【0053】このような構成の電界放出素子では、陰極
導体2を囲む如く温度制御電極20を設けたことによ
り、陰極導体2の電位に対して所望の電位差を保持する
ことが可能となり、各々異なる電位が印加される陰極導
体2のラインの抵抗層3の発熱部分の温度が制御でき
る。特に、本実施形態では、上述した第一実施形態およ
び第二実施形態と異なり、エミッタ7直下の抵抗層3が
発熱する構成であるため、エミッタ7への加熱効率がよ
い。これにより、アモルファスシリコン等の半導体材料
を抵抗層3に用い、設計時に設定した温度条件(例えば
20℃)よりも温度が低い条件下(例えば0℃)であっ
ても、ゲート電極5と陰極導体2間の電位差がとれるの
で発光させることが可能となる。
【0054】また、上記の如く温度制御電極20を設け
たため、抵抗層3が陰極導体2のラインに沿って設けら
れていても、エミッタの表面へのガスの吸着を低減し、
電流寿命特性の劣化を抑えることが可能となる。
【0055】また、上記の如く抵抗層3をライン形状に
パターニングしたことにより、シールガラス部分にベタ
な状態で抵抗層3が存在することなく、必要な部分(画
素部分)だけが加熱されるので、シールガラスと各基板
1,10の間に急激な温度変化がなく、シールガラスや
基板1,10にクラックが生じることがない。
【0056】なお、上述した第一乃至第三実施形態では
エミッタ7がコーン形状であるスピント形の電界放出素
子を採用しているが、エッチングによって形成した縦型
電界放出エミッタでもよく、また方向性に優れていれ
ば、平面形電界放出エミッタでもよい。
【0057】
【発明の効果】以上説明したように本発明による電界放
出素子は、複数のラインパターンをなす陰極導体上に、
抵抗層をライン形状をなすように形成するとともに、該
抵抗層を陰極導体の各ライン間の所定箇所を跨ぐ如く形
成したことにより、各ライン間の所定箇所を跨ぐ抵抗層
が陰極導体に信号が入った時に生じる配線間の電位差に
よって温められてエミッタに対するヒータの代わりとな
る。これにより、抵抗層にアモルファスシリコン等の半
導体材料を用いた場合でも、設計時に設定した温度条件
温度が低い条件下であっても、抵抗率の変化が少なくな
る。ゆえに、この電界放出素子を電界放出型表示装置に
用いた場合には、電圧ドロップが生じることなく、ゲー
ト電極と陰極導体間の電位差がとれるので十分な発光状
態を得ることができる。
【0058】また、抵抗層をライン形状にパターニング
したことにより、各基板間を封着するシールガラス部分
にベタな抵抗層が存在しないので、必要な部分(画素部
分)だけの加熱が実施され、シールガラスと各基板間に
急激な温度変化がなくなり、シールガラスや基板へのク
ラックを防止することができる。
【0059】また、抵抗層がエミッタに対するヒータと
なるため、エミッタの表面へのガスの吸着を低減し、電
流寿命特性の劣化を抑えることができる。
【0060】また、陰極導体に対し、該陰極導体の各ラ
イン間を跨ぐ抵抗層下にて接続することなく延出された
延出部を備えたことにより、陰極導体の各ラインの間隔
(ギャップ)が変わるので、上記の如く抵抗層によって
温められた熱を制限して必要な分の熱だけを得ることが
できる。
【0061】また、その他の構成の電界放出素子とし
て、陰極導体を長手状の共通配線を介して長手方向に沿
って所定間隔で並設するように複数接続されたラインパ
ターンとし、陰極基板の内面において、共通配線と平行
して長手状とされ、陰極導体の間に延出した複数の延端
部をなす温度制御電極を設け、これら陰極導体及び前記
温度制御電極上に沿うライン形状の抵抗層をなしても、
上記効果を同様に得ることができる。
【0062】また、温度制御電極を設けた電界放出素子
において、特にエミッタを陰極導体の間を跨ぐ抵抗層上
に形成すれば、エミッタ直下の抵抗層が発熱するため、
エミッタへの加熱効率がよくなる。
【図面の簡単な説明】
【図1】本発明による電界放出素子の第一実施形態を示
す平面図。
【図2】図1の電界放出素子を用いた電界放出型表示装
置の断面図(図1におけるA−A断面部分)。
【図3】本発明による電界放出素子の第二実施形態を示
す平面図。
【図4】図3の電界放出素子を用いた電界放出型表示装
置の断面図(図3におけるB−B断面部分)。
【図5】本発明による電界放出素子の第三実施形態を示
す平面図。
【図6】図5の電界放出素子を用いた電界放出型表示装
置の断面図(図5におけるC−C断面部分)。
【図7】従来の電界放出型表示装置の構造の一例を示す
断面図。
【図8】図7の電界放出型表示装置における電界放出素
子を示す平面図(D−D断面部分)。
【図9】従来の電界放出型表示装置の他の構造を示す断
面図、
【図10】図9の電界放出型表示装置における電界放出
素子を示す平面図(E−E断面部分)。
【符号の説明】
1…陰極基板、2…陰極導体、2a…共通配線、3,3
a…抵抗層、4…絶縁層、5…ゲート電極、6…ホー
ル、7…エミッタ、9…延出部、10…陽極基板、11
…陽極導体、12…蛍光体層、20…温度制御電極、2
0a…延端部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 陰極基板の内面に形成された陰極導体
    と、前記陰極導体上に形成された抵抗層と、前記抵抗層
    上に形成された絶縁層と、前記絶縁層上に形成されたゲ
    ート電極と、前記ゲート電極と前記絶縁層に対し前記抵
    抗層に達するように形成されたホールと、前記ホール内
    の前記抵抗層上に形成されたエミッタとを備えた電界放
    出素子において、 前記陰極導体は所定幅に形成された複数のラインパター
    ンをなし、 前記抵抗層は前記陰極導体上に沿うライン形状をなすと
    ともに、前記陰極導体の各ライン間の所定箇所を跨ぐ如
    く形成されていることを特徴とする電界放出素子。
  2. 【請求項2】 前記陰極導体が、前記各ライン間を跨ぐ
    如く形成された前記抵抗層下にて接続することなく延出
    された延出部をなしていることを特徴とする請求項1に
    記載の電界放出素子。
  3. 【請求項3】 陰極基板の内面に形成された陰極導体
    と、前記陰極導体上に形成された抵抗層と、前記抵抗層
    上に形成された絶縁層と、前記絶縁層上に形成されたゲ
    ート電極と、前記ゲート電極と前記絶縁層に対し前記抵
    抗層に達するように形成されたホールと、前記ホール内
    の前記抵抗層上に形成されたエミッタとを備えた電界放
    出素子において、 前記陰極導体は長手状の共通配線を介し、その長手方向
    に沿って所定間隔で並設するように複数接続されたライ
    ンパターンをなし、 前記陰極基板の内面には、前記陰極導体の共通配線に略
    平行する如く長手状に形成されて、その長手方向と略直
    交して前記陰極導体の間に延出した複数の延端部をなす
    温度制御電極を有し、 前記抵抗層は、前記陰極導体及び前記温度制御電極上に
    沿うライン形状をなしていることを特徴とする電界放出
    素子。
  4. 【請求項4】 前記エミッタが、前記陰極導体の上にあ
    る前記抵抗層上に形成されていることを特徴とする請求
    項3に記載の電界放出素子。
  5. 【請求項5】 前記エミッタが、前記陰極導体の間を跨
    ぐ前記抵抗層上に形成されていることを特徴とする請求
    項3に記載の電界放出素子。
  6. 【請求項6】 請求項1〜請求項5の何れかに記載の電
    界放出素子と、 前記陰極基板の内面と対面する内面に陽極導体を有し、
    且つ、該陽極導体上に蛍光体層を有して表示部をなす陽
    極基板と、 を備え、前記陰極基板と陽極基板の外周部を封着した内
    部を高真空雰囲気としたことを特徴とする電界放出型表
    示装置。
JP00211299A 1999-01-07 1999-01-07 電界放出素子並びに電界放出型表示装置 Expired - Fee Related JP4134417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00211299A JP4134417B2 (ja) 1999-01-07 1999-01-07 電界放出素子並びに電界放出型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00211299A JP4134417B2 (ja) 1999-01-07 1999-01-07 電界放出素子並びに電界放出型表示装置

Publications (2)

Publication Number Publication Date
JP2000200542A true JP2000200542A (ja) 2000-07-18
JP4134417B2 JP4134417B2 (ja) 2008-08-20

Family

ID=11520279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00211299A Expired - Fee Related JP4134417B2 (ja) 1999-01-07 1999-01-07 電界放出素子並びに電界放出型表示装置

Country Status (1)

Country Link
JP (1) JP4134417B2 (ja)

Also Published As

Publication number Publication date
JP4134417B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
EP0025221B1 (en) Flat display device
RU2331134C2 (ru) Эмитирующее электроны устройство, источник электронов и устройство отображения с использованием такого устройства и способы изготовления их
JP2005116507A (ja) 平板表示装置及びその製造方法
KR960012180A (ko) 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 생성 장치
KR960019422A (ko) 전자 방출 장치 및 그 제조 방법
KR960019421A (ko) 전자 방출 장치 및 그 제조 방법
US6060841A (en) Field emission element
JP4129400B2 (ja) 電界放出表示装置
JP3742447B2 (ja) 電子源
KR100371627B1 (ko) 용장성도체전자소스
JP4134417B2 (ja) 電界放出素子並びに電界放出型表示装置
JP2918640B2 (ja) 電界発光素子
KR100334017B1 (ko) 평판 디스플레이
JPH09161970A (ja) ドットマトリクス型有機led素子
KR101173859B1 (ko) 스페이서 및 이를 구비한 전자 방출 표시 디바이스
JP2003092190A (ja) 有機エレクトロルミネセンス素子及びその製造方法
JPH02250247A (ja) 平板型画像表示装置
US7468577B2 (en) Electron emission display having a spacer with inner electrode inserted therein
KR200225270Y1 (ko) 형광 표시관
JP2010102030A (ja) 発光装置及びそれを用いた画像表示装置
JPH10326556A (ja) 電界放出素子及び電界放出型表示装置
JPH10233183A (ja) 冷電子放出素子マトリクス及びその製造方法
JP2564838Y2 (ja) 蛍光表示管
KR20060037878A (ko) 전자방출 표시장치
KR100362439B1 (ko) 칩 내장형 형광표시관

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees