JP2000200258A - システムオンチップ（ｓｏｃ）４方向切り替えクロスバ―システムおよびその方法 - Google Patents

Abstract

(57)【要約】 【課題】 チップ内部の６４個のファンクションＩ／Ｏ
と４０個の外部接続ピンとの間にクロスバースイッチを
含むシステムオンチップ（ＳＯＣ）が提供される。 【解決手段】 時間遅延の小さなシステムオンチップ
（ＳＯＣ）クロスバー切り替えネットワークであって、
該切り替えネットワークは、Ｎ個の入力ノードと、Ｎ個
の出力ノードと、該入力ノードと該出力ノードとの間で
信号を多重化するＮ個のスイッチからなるｎ個のレイヤ
ーと、を含み、各スイッチが該入力ノードに動作可能に
接続された２ｉ個の信号入力を有し、該スイッチの各々
が入力信号を多重化して、信号出力において出力信号を
提供し、該スイッチの各々が、どの入力信号が該スイッ
チによって出力されるかを選択するｉ個の制御入力を有
し、Ｎ＝２^(n+i+1)であり、それにより、該出力ノード
の各々が該入力ノードのいずれかに接続可能である、シ
ステムオンチップ（ＳＯＣ）が提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して、集積回路
（ＩＣ）インターフェースの設計に関し、より詳細に
は、より数の少ない複数の外部インターフェースピンか
ら複数の選択可能な内部ＩＣノードへのアクセスを提供
するクロスバー切り替えネットワークを使用するシステ
ムおよび方法に関する。

【０００２】

【従来の技術】システムオンチップ（ＳＯＣ）設計は矛
盾した要求に直面する。一方で、柔軟性を最大限に引き
出すために、オンチップの周辺機器（ＳＲＡＭ、キャッ
シュ、直列および並列Ｉ／Ｏ、ＤＭＡ等）の数が増加し
ている。一方で、外部Ｉ／Ｏの数を制限し、パッケージ
サイズを縮小することによってコストを低減している。
シリコンデバグのために一部の内部信号を可視にするこ
とも望まれる。

【０００３】本明細書中で使用するＳＯＣという用語
は、プロセッサ、内蔵メモリ、複数の周辺機器、および
外部バスインターフェースを含むＩＣを指す。図１は、
ＡＲＭ７Ｔｈｕｍｂ^TMコア（従来技術）に基づくシャー
プ製造のシステムオンチップのある実施例を示す。

【０００４】ＳＯＣ内のプロセッサは、ｘ８６または６
８ｋ等のＣＩＳＣ（複合命令セットコンピューティン
グ）ＣＰＵ、あるいは、ＡＲＭ^TM等のＲＩＳＣ（縮小命
令セットコンピューティング）ＣＰＵであり得る。プロ
セッサはまた、ＴＩのＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇ
ｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の一般目的ＤＳＰ、シ
ャープのＢｕｔｔｅｒｆｌｙ ＤＳＰ^TM等の専用ＤＳ
Ｐ、またはＣＰＵおよびＤＰＳの組み合わせであり得
る。

【０００５】内蔵メモリは、揮発性（ＳＲＡＭ、ＤＲＡ
Ｍ）または不揮発性（ＲＯＭ、フラッシュ）のいずれか
であり得る。周辺機器は、一般目的（カウンタ／タイマ
ー、ＵＡＲＴ、並列Ｉ／Ｏ、割り込みコントローラ等）
から、専用（ＬＣＤコントローラ、グラフィックコント
ローラ、ネットワークコントローラ等）まで広範囲に亘
る。外部バスインターフェースにより、ＳＯＣが、外部
メモリデバイス、およびグルー論理（ｇｌｕｅ ｌｏｇ
ｉｃ）を殆どまたは全く有さない周辺機器とインターフ
ェースできる。インターフェースは、単純なＳＲＡＭイ
ンターフェースから十分にプログラム可能である汎用イ
ンターフェースまで広範囲に亘る。

【０００６】従来の設計において、電子システムはマイ
クロプロセッサまたはマイクロコントローラ、メモリ、
離散的周辺機器、およびバスコントローラに基づく。今
日、このようなシステムは１つのチップ上で適合し得る
ので、システムオンチップという用語が用いられる。プ
ロセッサを有する、またはプロセッサにアクセスするほ
とんどすべての半導体会社が、システムオンチップ製品
を開発している。テクノロジーにおけるこの前進によ
り、システム設計者はシステムテストを減らし、システ
ムサイズを縮小し、信頼性を向上し、且つ商品を市場に
送り出す時間を短縮する。

【０００７】

【発明が解決しようとする課題】現代的なシステム設計
は、ＳＯＣ販売元から短期間で市場に出せると共に、低
コストでの高速化および高集積化を要求する。これらの
要求は本来矛盾している。より速いＣＰＵはより小さな
プロセス技術（０．３５μまたは０．２５μ）を要求す
る。より小さなプロセス技術は、既に確立されたより古
いプロセスよりもコストがかかる。より高度な集積は、
より広いダイス領域を形成し、Ｉ／Ｏピンを増加し、よ
り大きなパッケージサイズを要求する。このことによ
り、ダイスのコストがより高くなり、ピンテストコスト
がより高くなり、パッケージがより高価になる。課題
は、コストを低減しつつ高集積を達成し、市場における
競争力を高めることである。

【０００８】システム設計者は、より古いプロセスを用
いる、より安価なパッケージング技術を用いる、Ｉ／Ｏ
ピンの数を低減する、またはＩ／Ｏパッドを再配置（ｒ
ｅｐｏｓｉｔｉｏｎ）する等の複数の方法でＳＯＣのコ
ストを低減し得る。

【０００９】０．６５μ等のより古い技術を用いてＳＯ
Ｃを製造することにより、そのコストは低減される。よ
り古い技術は成熟しており、そのウエハコストは０．３
５μ等のより新しい技術よりもかなり低い。しかし、よ
り古い技術で製造されるＳＯＣは、ダイスサイズが大き
く、且つ、ウエハあたりのダイスカウントが低い。その
ことに加えて、アプリケーションに応じてプロセッサ速
度は遅くなり、ＳＯＣは競争力のあるものとはなり得な
い。市場での競争は常に最新の技術を使用することを試
みるものである。

【００１０】ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）またはＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）等の成熟したパッケージ技術を選択
することにより、パッケージのコストが低減される。Ｃ
ＳＰ（Ｃｈｉｐ ＳｃａｌｅＰａｃｋａｇｉｎｇ）等の
より進歩したパッケージング技術は、コストが上昇する
傾向にある。しかし、ＣＳＰは、このような要件を要求
するアプリケーションのために、更なる小型化、軽量
化、高速化を提供する。例えば、面積および重量が制限
された携帯電話またはＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉ
ｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等のハンドヘルド装
置は、このような進歩したパッケージング技術から利益
を受け得る。

【００１１】ＳＯＣ上のＩ／Ｏピンの数を低減すること
により、パッケージコストおよびダイスサイズが縮小さ
れる。成熟したパッケージ（例えばＱＦＰ／ＴＱＦＰ）
は、各Ｉ／Ｏピンに関して０．０１ドル〜０．０１５ド
ルのコストとなる傾向にある。より新しいパッケージ
（例えばＣＳＰ）は、各Ｉ／Ｏピンに関して僅かに高い
コストとなる傾向にある。ダイスサイズに関して、独自
のＩ／Ｏピンの各々は、独自のボンドパッドを要求す
る。図２はダイスの各辺に沿って配置され、ダイス領域
（従来技術）を縮小して形成されたボンドパッドを示
す。この最小ダイス領域が、最小ダイスコストを決定す
る。実際のダイスサイズがＩ／Ｏパッドによって規定さ
れた最小ダイス領域よりも小さな場合に、ＩＣは「パッ
ドの制限された（Ｐａｄ Ｌｉｍｉｔｅｄ）」と呼ばれ
る。この場合、ダイスサイズを縮小してもコストは低減
されない。しかし、Ｉ／Ｏピンの数を低減すること、ま
たは、Ｉ／Ｏピンを千鳥配列状に設けることによりダイ
ス面積およびダイスコストを低減できる。プロセス技術
が更に進歩する（つまり、０．３５μ→０．２５μ→
０．１８μ．．．）に従って、ＳＯＣデバイスは、高度
に集積され、「パッドの制限された」状態となる。この
ことは、ＳＯＣ上のＩ／Ｏピンの数が、ダイスサイズお
よびＳＯＣコストを決定する際の重要な要因であること
を意味する。

【００１２】「ダイスの制限された」ＩＣは、ダイスの
サイズが最小ダイス領域よりも大きなＩＣであり、Ｉ／
Ｏパッドはダイスのための場所を空けるために分割して
離されねばならない。この場合、ダイスのサイズを縮小
することによりコストが低減されるが、高度な集積を犠
牲にしてしまう。

【００１３】通常、ボンドパッドは図２に示すようにパ
ッケージの各辺に沿って並べられる。図３は、ダイス領
域を縮小するために千鳥配列状に設けられたパッドレイ
アウトを示す（従来技術）。パッドを千鳥配列状に設け
ることによって、ＳＯＣによって必要とされる全てのＩ
／Ｏを維持しつつ、ダイス領域が低減される。しかし、
パッドを千鳥配列状に設けることにより、設計および組
立上の課題が持ち上がる。設計については、より多くの
Ｉ／Ｏがノイズを引き起こすので、更にパワーピンを追
加する必要が生じる。パッドを千鳥配列状に設けること
により、ダイス領域は大幅に減少するので、ＳＯＣ上に
集積することのできるファンクションの数は制限され
る。千鳥配列状に設けられたパッドは、通常、非常に小
さなダイス設計で使用される。組立については、千鳥配
列状に設けられたパッドは、特別なリードフレームおよ
び微小なピッチのボンディング機器を要求し得る。これ
らは、組立コストおよび組立時間を増加する。

【００１４】ダイスのサイズおよびコストを低減するた
めにＳＯＣ上のＩ／Ｏピンを減らすことにより、多重化
が要求される。例えば、ＳＯＣが１８０個のファンクシ
ョンＩ／Ｏを要求するものの、パッケージが１４０個の
物理的Ｉ／Ｏ（パワーピンを除く）しか提供しない場
合、残りの４０（つまり１８０−１４０）個のファンク
ションＩ／Ｏを多重化する必要がある。利用可能である
１４０個のＩ／Ｏのうち１２０個が提供され、機能性お
よびタイミングの理由（例えば、アドレスバス、データ
バス等）からＩ／Ｏを多重化できない場合、６０（つま
り１８０−１２０）個のファンクションＩ／Ｏおよび２
０（つまり１４０−１２０）個の物理的Ｉ／Ｏが残る。
要するに、残った物理的Ｉ／Ｏピンの各々が、それに関
連する３（つまり６０÷２０）個のファンクションＩ／
Ｏを有する。表１はこの例を要約したものである。

【００１５】

【表１】

【００１６】伝統的に、Ｉ／Ｏの多重化は、各物理的ピ
ンを固定された個数のファンクションＩ／Ｏに割り当て
る形態をとる。前述の例において、提供されていないＩ
／Ｏピンの１つが３個のファンクションＩ／Ｏ（Ｆ１、
Ｆ２およびＦ３）を多重化する。これらのファンクショ
ンが他の提供されなかったＩ／Ｏピン上で繰り返されな
い限り、システム設計者はファンクションＦ１、Ｆ２お
よびＦ３から選択せざるを得ない。

【００１７】より柔軟な解決方法は、各ファンクション
Ｉ／Ｏが全ての物理的Ｉ／Ｏピンをマッピングできるよ
うにすることである。提供された例において、２０個の
物理的Ｉ／Ｏピンの各々が全部で６０個のファンクショ
ンピンにマッピングさせる。このことが、目的のアプリ
ケーションに応じてシステムのＩ／Ｏをカスタム化する
ための全体的な柔軟性をシステム設計者に与える。更
に、ＳＯＣ設計者は、デバグを行うために内部信号の可
視性を与える。従来、この柔軟性を得るにはコストがか
かった。マッピング論理はゲート集中型であり、遅延お
よび負荷を加える結果となる。マッピング論理はまた、
更なるテストを要求する。

【００１８】ＳＯＣデバイスにおいて、ＩＣデバイスか
らの物理的Ｉ／Ｏピンをより多くの数のファンクション
Ｉ／Ｏに割り当てることができれば有利である。更に、
多くの物理的Ｉ／Ｏピンの各々が、より多くの数のファ
ンクションＩ／Ｏに割り当てられる能力を有するなら有
利である。

【００１９】クロスバースイッチが、最小数のゲートお
よび切り替え段階で、ＩＣ内のファンクションＩ／Ｏと
物理的Ｉ／Ｏとの間でインターフェースするように開発
できれば、切り替えを渡る時間遅延を最小化できるので
有利である。

【００２０】ＩＣクロスバースイッチが、設計マッピン
グを簡略化し、追加される遅延および負荷を最小化し、
内部信号の可視性を実現しつつ、デジタルシステム設計
者により大きな柔軟性を提供できれば有利である。

【００２１】

【課題を解決するための手段】時間遅延の小さなシステ
ムオンチップ（ＳＯＣ）クロスバー切り替えネットワー
クが提供される。クロスバー切り替えネットワークは、
Ｎ個の入力ノードまたはファンクションＩ／Ｏと、Ｎ個
の出力ノードまたは物理的Ｉ／Ｏとを含む。本発明のあ
る局面において、Ｎ＝６４である。Ｎ個のスイッチから
なる（ｎ）個のレイヤーが入力ノードと出力ノードとの
間で信号を多重化する。本発明のある局面において、ｎ
＝３である。各スイッチは、入力ノードに動作可能に接
続された２ｉ個の信号入力を有する。各スイッチが入力
信号を多重化して、信号出力において出力信号を提供す
る。更に、各スイッチは、スイッチによって出力される
入力信号を選択するｉ個の制御入力を有する。本発明の
ある局面において、ｉ＝２である。本発明の最小段階コ
ンセプトにおいて、Ｎ＝２^(n+i+1)である。

【００２２】入力ノードから出力ノードへ、あるいは出
力ノードから入力ノードへの双方向の信号の流れを可能
にするために、スイッチネットワークが追加され得る。
この様態で、出力ノードにおける信号を任意の入力ノー
ドに動作可能に接続可能にする。

【００２３】本発明のいくつかの局面において、４０個
の物理的Ｉ／Ｏピンのみが６４個のファンクションＩ／
Ｏとインターフェースする。次に、切り替えは僅かに簡
略化される。６４個のスイッチからなる２つのレイヤー
および４０個のスイッチからなる１つのレイヤーは、物
理的Ｉ／ＯとファンクションＩ／Ｏとの間で信号を多重
化される必要がある。

【００２４】Ｎ個の入力ノードからＮ個の出力ノードへ
と、ｎ段階の意思決定段階で入力信号をクロスバーネッ
トワークするための方法（但しＮ＝２^(n+i+1)）が提供
される。例えば、Ｎ＝６４、ｎ＝３、ｉ＝２である場
合、方法は以下のステップを含む。つまり、 ａ）６４個の入力信号を結合して、４ビットのベクトル
を１６個形成するステップと、 ｂ）ステップａ）のベクトルを合計４回複製し、合計６
４個のベクトルを形成するステップと、 ｃ）各ベクトルから１つの信号を選択し、次の段階に入
力信号を提供するステップと、 ｄ）ステップａ）からステップｃ）までを合計３回繰り
返し、それにより、各出力ノードが３段階の意思決定段
階を介して６４個の入力ノードの各々に選択的に接続可
能となるステップとを含む。最後のサイクルの終わり
に、６４個のベクトルの各々は、６４個の入力信号のう
ちのいずれか１つを提供するようにプログラム可能であ
る。

【００２５】本発明の方法により、入力信号を出力コネ
クタピンから内部ファンクションＩ／Ｏノードにインタ
ーフェースすることができる。本発明の方法は、通常、
上述のステップに従う。本発明の方法はまた、Ｎ個の入
力とＭ個の出力（Ｎ＞Ｍ）との間にクロスバー切り替え
を提供する。更に、本発明の方法は、Ｎ組のノードとＭ
組のノードとの間に双方向切り替えを提供する。

【００２６】本発明による時間遅延の小さなシステムオ
ンチップ（ＳＯＣ）クロスバー切り替えネットワーク
は、Ｎ個の入力ノードと、Ｎ個の出力ノードと、入力ノ
ードと出力ノードとの間で信号を多重化するＮ個のスイ
ッチからなるｎ個のレイヤーとを含み、各スイッチが入
力ノードに動作可能に接続された２ｉ個の信号入力を有
し、スイッチの各々が入力信号を多重化して、信号出力
において出力信号を提供し、スイッチの各々が、どの入
力信号がスイッチによって出力されるかを選択するｉ個
の制御入力を有し、Ｎ＝２^(n+i+1)であり、それによ
り、出力ノードの各々が入力ノードのいずれかに接続可
能であり、そのことにより上記目的が達成される。

【００２７】ＳＯＣ切り替えネットワークは、各スイッ
チレイヤーの間に（Ｎ×２ｉ）個の動作接続を更に含
み、入力ノードと第１のスイッチレイヤーとの間に動作
接続を含んでもよい。

【００２８】Ｎ＝６４、ｉ＝２、ｎ＝３であってもよ
い。

【００２９】第２のネットワークを含むＳＯＣ切り替え
ネットワークで、第２のネットワークは出力ノードと入
力ノードとの間で信号を多重化するＮ個のスイッチから
なるｎ個のレイヤーを含み、各スイッチが出力ノードに
動作可能に接続された２ｉ個の信号入力を有し、スイッ
チの各々が入力信号を多重化して、信号出力において出
力信号を提供し、スイッチの各々は、スイッチによって
どの入力信号を出力するかを選択するｉ個の制御入力を
有し、Ｎ＝２^(n+i+1)であり、それにより、入力ノード
の各々は出力ノードのいずれかに接続可能であってもよ
い。

【００３０】第１レイヤーのスイッチが４個の群に編成
され、入力ノードが４個の信号からなるベクトルを対応
するスイッチ群に提供する４個の群に編成されるＳＯＣ
切り替えネットワークにおいて、第１レイヤーのスイッ
チが以下のように動作可能に接続される、すなわち、ノ
ード０〜３は、４個の入力ベクトルを受け取る第１スイ
ッチ群の４個の入力に動作可能に接続され、第１スイッ
チ群の各スイッチが１つの入力ベクトルを受け取り、第
１スイッチ群が４個の出力を有し、スイッチの各々につ
いての１つの出力がノード０〜３からの選択可能な信号
を提供し、ノード４〜７は、４個の入力ベクトルを受け
取る第２スイッチ群の４個の入力に動作可能に接続さ
れ、第２スイッチ群の４個の出力がノード４〜７からの
選択可能な信号を提供し、ノード８〜１１は、４個の入
力ベクトルを受け取る第３スイッチ群の４個の入力に動
作可能に接続され、第３スイッチ群の４個の出力がノー
ド８〜１１からの選択可能な信号を提供し、ノード１２
〜１５は、４個の入力ベクトルを受け取る第４スイッチ
群の４個の入力に動作可能に接続され、第４スイッチ群
の４個の出力がノード１２〜１５からの選択可能な信号
を提供し、第１から第４までのスイッチ群の出力が結合
されて、第２レイヤーの入力ベクトルを形成し、それに
よりノード０〜１５からの選択可能な信号が提供され、
ノード１６〜６３は、上記のように、４個のノードから
なる群としてそれぞれスイッチ群５〜１６に動作可能に
接続され、ノード１６〜１９は第５スイッチ群に動作可
能に接続され、ノード２０〜２３は第６スイッチ群に動
作可能に接続され、ノード２４〜２７は第７スイッチ群
に動作可能に接続され、ノード２８〜３１は第８スイッ
チ群に動作可能に接続され、第５から第８までのスイッ
チ群の出力は結合されてノード１６〜３１からの選択可
能な信号からなる第２レイヤー入力ベクトルを形成し、
ノード３２〜３５は第９スイッチ群に動作可能に接続さ
れ、ノード３６〜３９は第１０スイッチ群に動作可能に
接続され、ノード４０〜４３は第１１スイッチ群に動作
可能に接続され、ノード４４〜４７は第１２スイッチ群
に動作可能に接続され、第９から第１２までのスイッチ
群の出力は結合されてノード３２〜４７からの選択可能
な信号からなる第２レイヤー入力ベクトルを形成し、ノ
ード４８〜５１は第１３スイッチ群に動作可能に接続さ
れ、ノード５２〜５５は第１４スイッチ群に動作可能に
接続され、ノード５６〜５９は第１５スイッチ群に動作
可能に接続され、ノード６０〜６３は第１６スイッチ群
に動作可能に接続され、第１３から第１６までのスイッ
チ群の出力は結合されてノード４８〜６３からの選択可
能な信号からなる第２レイヤー入力ベクトルを形成し、
それにより、第１スイッチレイヤーが、信号からなる６
４個のベクトルを受け取り、および多重化された信号か
らなる６４個のベクトルを出力してもよい。

【００３１】第２レイヤーのスイッチが４個のスイッチ
からなる群に編成され、スイッチの各々が、第１レイヤ
ーのスイッチから第２レイヤー入力ベクトルを受け取る
４個の入力を有し、スイッチ群の各々が第３レイヤー入
力ベクトルを提供する４個の出力を有し、第２レイヤー
スイッチ群が以下のように動作可能に接続される、すな
わち、第２レイヤー第１スイッチ群が、第１レイヤーの
第１から第４までのスイッチ群からの４個の第２レイヤ
ー入力ベクトルを受け取り、第２レイヤー第１スイッチ
群が４個の出力を有し、それにより、各出力信号がノー
ド０〜１５からの選択可能なビットを含み、第２レイヤ
ー第２スイッチ群が、第１レイヤーの第５から第８まで
のスイッチ群からの４個の第２レイヤー入力ベクトルを
受け取り、第２レイヤー第２スイッチ群が４個の出力を
有し、それにより、各出力信号がノード１６〜３１から
の選択可能なビットを含み、第２レイヤー第３スイッチ
群が、第１レイヤーの第９から第１２までのスイッチ群
からの４個の第２レイヤー入力ベクトルを受け取り、第
２レイヤー第３スイッチ群が４個の出力を有し、それに
より、各出力信号がノード３２〜４７からの選択可能な
ビットを含み、第２レイヤー第４スイッチ群が、第１レ
イヤーの第１３から第１６までのスイッチ群からの４個
の第２レイヤー入力ベクトルを受け取り、第２レイヤー
第４スイッチ群が４個の出力を有し、それにより、各出
力信号がノード４８〜６３からの選択可能なビットを含
み、第２レイヤーの第１から第４までのスイッチ群の各
々からの１つの出力信号が結合されて、第３レイヤー入
力ベクトルを形成し、それにより、ノード０〜６３から
の選択可能信号が提供され、第２レイヤースイッチ群５
〜１６はそれぞれ、上記のように、４個のスイッチから
なる群として第１レイヤースイッチ群１〜１６に動作可
能に接続され、第２レイヤー第５スイッチ群は、第１レ
イヤーの第１から第４までのスイッチ群からの４個のベ
クトルを受け取って、４個の出力を提供し、第２レイヤ
ー第６スイッチ群は、第１レイヤーの第５から第８まで
のスイッチ群からの４個のベクトルを受け取って、４個
の出力を提供し、第２レイヤー第７スイッチ群は、第１
レイヤーの第９から第１２までのスイッチ群からの４個
のベクトルを受け取って、４個の出力を提供し、第２レ
イヤー第８スイッチ群は、第１レイヤーの第１３から第
１６までのスイッチ群からの４個のベクトルを受け取っ
て、４個の出力を提供し、第２レイヤーの第５から第８
までのスイッチ群の各々からの１つの出力信号が結合さ
れて、第３レイヤー入力ベクトルを形成し、それによ
り、ノード０〜６３からの選択可能信号が提供され、第
２レイヤー第９スイッチ群は、第１レイヤーの第１から
第４までのスイッチ群から４個のベクトルを受け取っ
て、４個の出力を提供し、第２レイヤー第１０スイッチ
群は、第１レイヤーの第５から第８までのスイッチ群か
ら４個のベクトルを受け取って、４個の出力を提供し、
第２レイヤー第１１スイッチ群は、第１レイヤーの第９
から第１２までのスイッチ群から４個のベクトルを受け
取って、４個の出力を提供し、第２レイヤー第１２スイ
ッチ群は、第１レイヤーの第１３から第１６までのスイ
ッチ群から４個のベクトルを受け取って、４個の出力を
提供し、第２レイヤーの第９から第１２までのスイッチ
群の各々からの１つの出力信号が結合されて、第３レイ
ヤー入力ベクトルを形成し、それにより、ノード０〜６
３からの選択可能信号が提供され、第２レイヤー第１３
スイッチ群は、第１レイヤーの第１から第４までのスイ
ッチ群から４個のベクトルを受け取って、４個の出力を
提供し、第２レイヤー第１４スイッチ群は、第１レイヤ
ーの第５から第８までのスイッチ群から４個のベクトル
を受け取って、４個の出力を提供し、第２レイヤー第１
５スイッチ群は、第１レイヤーの第９から第１２までの
スイッチ群から４個のベクトルを受け取って、４個の出
力を提供し、第２レイヤー第１６スイッチ群は、第１レ
イヤーの第１３から第１６までのスイッチ群から４個の
ベクトルを受け取って、４個の出力を提供し、第２レイ
ヤーの第１３から第１６までのスイッチ群の各々から１
つの出力信号を結合して第３レイヤー入力ベクトルを形
成し、それにより、ノード０〜６３の選択可能な信号が
提供され、それにより、第２レイヤーのスイッチは信号
からなる６４個のベクトルを受け取って、多重化された
信号からなる６４個のベクトルを出力してもよい。

【００３２】第３レイヤーのスイッチが４個のスイッチ
からなる群に編成され、スイッチの各々が第２レイヤー
のスイッチから第３レイヤー入力ベクトルを受け取る４
個の入力を有し、スイッチ群の各々が出力ノードベクト
ルを提供する４個の出力を有し、第３レイヤースイッチ
群が以下のように接続される、つまり、第３レイヤー第
１スイッチ群が、第２レイヤーの第１から第４までのス
イッチ群からの４個の第３レイヤー入力ベクトルを受け
取り、第３レイヤー第１スイッチ群が、出力ノードベク
トルを提供する対応する出力ノード０〜３に動作可能に
接続された４個の出力を有し、それにより、各出力ノー
ドベクトルがノード０〜６３からの選択可能なビットを
含み、第３レイヤー第２スイッチ群が、第２レイヤーの
第１から第４までのスイッチ群からの４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第２スイッチ
群が、出力ノードベクトルを提供する対応する出力ノー
ド４〜７に動作可能に接続された４個の出力を有し、そ
れにより、各出力ノードベクトルがノード０〜６３から
の選択可能なビットを含み、第３レイヤー第３スイッチ
群が、第２レイヤーの第１から第４までのスイッチ群か
らの４個の第３レイヤー入力ベクトルを受け取り、第３
レイヤー第３スイッチ群が、出力ノードベクトルを提供
する対応する出力ノード８〜１１に動作可能に接続され
た４個の出力を有し、それにより、各出力ノードベクト
ルがノード０〜６３からの選択可能なビットを含み、第
３レイヤー第４スイッチ群が、第２レイヤーの第１から
第４までのスイッチ群からの４個の第３レイヤー入力ベ
クトルを受け取り、第３レイヤー第４スイッチ群が、出
力ノードベクトルを提供する対応する出力ノード１２〜
１５に動作可能に接続された４個の出力を有し、それに
より、各出力ノードベクトルがノード０〜６３からの選
択可能なビットを含み、第３レイヤー第５スイッチ群
が、第２レイヤーの第５から第８までのスイッチ群から
の４個の第３レイヤー入力ベクトルを受け取り、第３レ
イヤー第５スイッチ群が、出力ノードベクトルを提供す
る対応する出力ノード１６〜１９に動作可能に接続され
た４個の出力を有し、それにより、各出力ノードベクト
ルがノード０〜６３からの選択可能なビットを含み、第
３レイヤー第６スイッチ群が、第２レイヤーの第５から
第８までのスイッチ群からの４個の第３レイヤー入力ベ
クトルを受け取り、第３レイヤー第６スイッチ群が、出
力ノードベクトルを提供する対応する出力ノード２０〜
２３に動作可能に接続された４個の出力を有し、それに
より、各出力ノードベクトルがノード０〜６３からの選
択可能なビットを含み、第３レイヤー第７スイッチ群
が、第２レイヤーの第５から第８までのスイッチ群から
の４個の第３レイヤー入力ベクトルを受け取り、第３レ
イヤー第７スイッチ群が、出力ノードベクトルを提供す
る対応する出力ノード２４〜２７に動作可能に接続され
た４個の出力を有し、それにより、各出力ノードベクト
ルがノード０〜６３からの選択可能なビットを含み、第
３レイヤー第８スイッチ群が、第２レイヤーの第５から
第８までのスイッチ群からの４個の第３レイヤー入力ベ
クトルを受け取り、第３レイヤー第８スイッチ群が、出
力ノードベクトルを提供する対応する出力ノード２８〜
３１に動作可能に接続された４個の出力を有し、それに
より、各出力ノードベクトルがノード０〜６３からの選
択可能なビットを含み、第３レイヤー第９スイッチ群
が、第２レイヤーの第９から第１２までのスイッチ群か
らの４個の第３レイヤー入力ベクトルを受け取り、第３
レイヤー第９スイッチ群が、出力ノードベクトルを提供
する対応する出力ノード３２〜３５に動作可能に接続さ
れた４個の出力を有し、それにより、各出力ノードベク
トルがノード０〜６３からの選択可能なビットを含み、
第３レイヤー第１０スイッチ群が、第２レイヤーの第９
から第１２までのスイッチ群からの４個の第３レイヤー
入力ベクトルを受け取り、第３レイヤー第１０スイッチ
群が、出力ノードベクトルを提供する対応する出力ノー
ド３６〜３９に動作可能に接続された４個の出力を有
し、それにより、各出力ノードベクトルがノード０〜６
３からの選択可能なビットを含み、第３レイヤー第１１
スイッチ群が、第２レイヤーの第９から第１２までのス
イッチ群からの４個の第３レイヤー入力ベクトルを受け
取り、第３レイヤー第１１スイッチ群が、出力ノードベ
クトルを提供する対応する出力ノード４０〜４３に動作
可能に接続された４個の出力を有し、それにより、各出
力ノードベクトルがノード０〜６３からの選択可能なビ
ットを含み、第３レイヤー第１２スイッチ群が、第２レ
イヤーの第９から第１２までのスイッチ群からの４個の
第３レイヤー入力ベクトルを受け取り、第３レイヤー第
１２スイッチ群が、出力ノードベクトルを提供する対応
する出力ノード４４〜４７に動作可能に接続された４個
の出力を有し、それにより、各出力ノードベクトルがノ
ード０〜６３からの選択可能なビットを含み、第３レイ
ヤー第１３スイッチ群が、第２レイヤーの第１３から第
１６までのスイッチ群からの４個の第３レイヤー入力ベ
クトルを受け取り、第３レイヤー第１３スイッチ群が、
出力ノードベクトルを提供する対応する出力ノード４８
〜５１に動作可能に接続された４個の出力を有し、それ
により、各出力ノードベクトルがノード０〜６３からの
選択可能なビットを含み、第３レイヤー第１４スイッチ
群が、第２レイヤーの第１３から第１６までのスイッチ
群からの４個の第３レイヤー入力ベクトルを受け取り、
第３レイヤー第１４スイッチ群が、出力ノードベクトル
を提供する対応する出力ノード５２〜５５に動作可能に
接続された４個の出力を有し、それにより、各出力ノー
ドベクトルがノード０〜６３からの選択可能なビットを
含み、第３レイヤー第１５スイッチ群が、第２レイヤー
の第１３から第１６までのスイッチ群からの４個の第３
レイヤー入力ベクトルを受け取り、第３レイヤー第１５
スイッチ群が、出力ノードベクトルを提供する対応する
出力ノード５６〜５９に動作可能に接続された４個の出
力を有し、それにより、各出力ノードベクトルがノード
０〜６３からの選択可能なビットを含み、第３レイヤー
第１６スイッチ群が、第２レイヤーの第１３から第１６
までのスイッチ群からの４個の第３レイヤー入力ベクト
ルを受け取り、第３レイヤー第１６スイッチ群が、出力
ノードベクトルを提供する対応する出力ノード６０〜６
３に動作可能に接続された４個の出力を有し、それによ
り、各出力ノードベクトルがノード０〜６３からの選択
可能なビットを含んでもよい。

【００３３】本発明による時間遅延の小さなシステムオ
ンチップ（ＳＯＣ）クロスバー切り替えネットワーク
は、Ｎ個の入力ノードと、Ｎ個の出力ノードと、入力ノ
ードと出力ノードとの間の信号を多重化するＮ個の高イ
ンピーダンススイッチからなるｎ個のレイヤーと、各ス
イッチが、１つの対応する入力ノードに動作可能に接続
された１つの信号入力を有し、スイッチの各々が２ｉ個
の信号出力を有し、スイッチの各々が、出力の１つにお
いて入力信号を選択的に提供し、スイッチの各々が、ど
の出力が選択されるかを選択するｉ個の制御入力を有
し、Ｎ＝２^(n+i+1)であり、それにより、出力ノードの
各々が入力ノードのいずれかに接続可能であり、そのこ
とにより上記目的が達成される。

【００３４】本発明による時間遅延の小さなシステムオ
ンチップ（ＳＯＣ）クロスバー接続ネットワークは、Ｉ
Ｃ内部のＮ個のファンクション入出力（Ｉ／Ｏ）ノード
と、ＩＣに物理的にアクセスするＭ個のＩ／Ｏピンと、
入力ノードとスイッチレイヤーとの間で信号を多重化す
るＮ個のスイッチからなる（ｎ−１）個のレイヤーと、
最後のスイッチレイヤーからＭ個の物理的ピンへと信号
を多重化するＭ個のスイッチからなる１つの最終レイヤ
ーと、を含み、ＭがＮより小さく、Ｎ＝２^(n+i+1)であ
り、各スイッチが、入力ノードに動作可能に接続された
２ｉ個の信号入力を有し、スイッチの各々が入力信号を
多重化して、信号出力において出力信号を提供し、スイ
ッチの各々が、どの入力信号がスイッチによって出力さ
れるかを選択するｉ個の制御入力を有し、それにより、
複数の出力ノードがより多くの数の複数の入力ノードに
接続可能であり、そのことにより上記目的が達成され
る。

【００３５】ＳＯＣ切り替えネットワークは、２ｉ個の
動作接続からなるセットにグループ化され、スイッチレ
イヤー間ならびにファンクションＩ／Ｏと第１レイヤー
のスイッチとの間にＮ個のベクトルを形成する（Ｎ×２
ｉ）個の動作接続を更に含んでもよい。

【００３６】物理的ピンにおいてファンクションＩ／Ｏ
に信号を入力する第２のネットワークを含むＳＯＣ切り
替えネットワークにおいて、第２のネットワークが、Ｍ
個の物理的ピンから（ｎ−１）個のスイッチレイヤーへ
の信号を多重化するＭ個のスイッチからなる１個のレイ
ヤーと、スイッチレイヤーと入力ノードとの間の信号を
多重化するＮ個のスイッチからなる（ｎ−１）個のレイ
ヤーとを含み、Ｎ＝２ ^(n+i+1)であり、各スイッチが、
出力ノードに動作可能に接続された２ｉ個の信号入力を
有し、スイッチの各々が入力信号を多重化して、信号出
力において出力信号を提供し、スイッチの各々が、どの
入力信号がスイッチによって出力されるかを選択するｉ
個の制御入力を有し、それにより、ピンの各々における
信号がファンクションＩ／Ｏのいずれかに動作可能に接
続可能であってもよい。

【００３７】Ｎ＝６４、Ｍ＝４０、ｉ＝２、ｎ＝３であ
ってもよい。

【００３８】本発明による、システムオンチップ（ＳＯ
Ｃ）において、ｎ段階の意思決定段階で、Ｎ個の入力ノ
ードからＮ個の出力ノードへと入力信号をクロスバーネ
ットワークするための方法（但しＮ＝２^(n+i+1)）は、
ａ）Ｎ個の入力信号と２ｉビットのベクトルをそれぞれ
結合して、（Ｎ／２ｉ）個のベクトルを形成するステッ
プと、ｂ）ステップａ）の各ベクトルを合計２ｉ回複製
し、合計Ｎ個のベクトルを形成するステップと、ｃ）各
ベクトルから１つの信号を選択し、次の段階に入力信号
を提供するステップと、ｄ）ステップａ）からステップ
ｃ）までを合計ｎ回繰り返し、それにより、各出力ノー
ドがｎ段階の意思決定段階を介してＮ個の入力ノードの
各々に選択的に接続可能となるステップとを含み、それ
により上記目的が達成される。

【００３９】Ｎ＝６４、ｉ＝２、ｎ＝３であってもよ
い。

【００４０】上記方法は、出力ノードにおける入力信号
が入力ノードに提供され、ｅ）Ｎ個の入力信号と２ｉビ
ットのベクトルをそれぞれ結合して、（Ｎ／２ｉ）個の
ベクトルを形成するステップと、ｆ）ステップｅ）の各
ベクトルを合計２ｉ回複製し、合計Ｎ個のベクトルを形
成するステップと、ｇ）各ベクトルから１つの信号を選
択し、次の段階に入力信号を提供するステップと、ｈ）
ステップｅ）からステップｇ）までを合計ｎ回繰り返
し、それにより、各入力ノードがｎ段階の意思決定段階
を介してＮ個の出力ノードの各々に選択的に接続可能と
なるステップとを含んでもよい。

【００４１】ステップａ）からステップｄ）までのステ
ップがステップｅ）からステップｈ）までのステップと
同時に行われ、それにより、方法が入力ノードから出力
ノードへおよび出力ノードから入力ノードへの双方向の
信号の流れを可能にしてもよい。

【００４２】本発明による、システムオンチップ（ＳＯ
Ｃ）において、ＩＣ内のＮ個のファンクションＩ／Ｏか
らの入力信号をＭ個の外部コネクタピンへと、ｎ段階の
意思決定段階でクロスバーネットワークするための方法
であって、Ｎ＝２^(n+i+1)であって、該方法はａ）Ｎ個
の入力信号と２ｉビットのベクトルをそれぞれ結合し
て、（Ｎ／２ｉ）個のベクトルを形成するステップと、
ｂ）ステップａ）の各ベクトルを合計２ｉ回複製し、合
計Ｎ個のベクトルを形成するステップと、ｃ）各ベクト
ルから１つの信号を選択し、次の段階に入力信号を提供
するステップと、ｄ）ステップａ）からステップｃ）ま
でを合計（ｎ−１）回サイクルするステップと、ｅ）Ｎ
個の入力信号と２ｉビットのベクトルをそれぞれ結合し
て、Ｎ／２ｉ個のベクトルを形成するステップと、ｆ）
ステップｅ）の各ベクトルを少なくとも合計（Ｍ／Ｎ）
２ｉ回複製し、合計Ｍ個のベクトルを形成するステップ
と、ｇ）各ベクトルから１つの信号を選択してＭ個のコ
ネクタピンの各々に入力信号を提供し、それにより、Ｎ
個のファンクションＩ／Ｏにおける信号がＭ個のコネク
タピンにおいて利用可能になるステップとを含み、その
ことにより上記目的が達成される。

【００４３】上記方法は、入力信号がＭ個のコネクタピ
ンからＮ個のファンクションＩ／Ｏへとネットワーキン
グされ、ｈ）Ｍ個の入力信号と２ｉビットのベクトルを
それぞれ結合して、Ｍ／２ｉ個のベクトルを形成するス
テップと、ｉ）ステップｈ）の各ベクトルを合計２ｉ回
複製し、合計Ｍ個のベクトルを形成するステップと、
ｊ）各ベクトルから１つの信号を選択し、次の段階に入
力信号を提供するステップと、ｋ）Ｍ個の入力信号と１
〜２ｉビットのベクトルを結合して、合計（Ｎ／２ｉ）
個のベクトルを形成するステップと、ｌ）ステップｋ）
において形成された各ベクトルを合計２ｉ回複製し、合
計Ｎ個のベクトルを形成するステップと、ｍ）各ベクト
ルから１つの信号を選択し、次の段階に入力信号を提供
するステップと、ｎ）ステップｋ）からステップｍ）ま
でを合計（ｎ−１）回繰り返し、それにより、各入力ノ
ードがｎ段階の意思決定段階を介してＭ個の出力ノード
の各々に選択的に接続可能となるステップとを含んでも
よい。

【００４４】ステップａ）からステップｇ）までのステ
ップがステップｈ）からステップｍ）までのステップと
同時に行われ、それより、方法がファンクションＩ／Ｏ
からコネクタピンへ、およびコネクタピンからファンク
ションＩ／Ｏへの双方向の信号を流れを可能にしてもよ
い。

【００４５】Ｎ＝６４、Ｍ＝４０、ｎ＝３、ｉ＝２であ
ってもよい。

【００４６】本発明による、システムオンチップ（ＳＯ
Ｃ）において、ｎ段階の意志決定段階で、ＩＣ内のＮ個
のファンクションＩ／ＯからＮ個の外部コネクタピンへ
と入力信号をクロスバーネットワークするための方法で
あって、Ｎ＝２^(n+i+1)であって、該方法は、ａ）Ｎ個
の入力信号の各々について２ｉ個の信号通路を生成する
ステップと、ｂ）（２ｉ）Ｎ個の入力信号と２ｉビット
のベクトルを結合し、Ｎ個のベクトルを形成するステッ
プと、ｃ）各ベクトルから１つの信号を選択して、次の
段階に入力信号を提供するステップと、ｄ）ステップ
ａ）からステップｃ）までのステップを合計ｎ回繰り返
し、それにより、各入力ノードがｎ個の意志決定ステッ
プを介してＮ個の出力ノードの各々に選択的に接続可能
になるステップとを含み、そのことにより上記目的が達
成される。

【００４７】

【発明の実施の形態】シャープマイクロエレクトロニク
ステクノロジー社は、ＬＨ７９４０２で使用するクロス
バースイッチを開発した。ＬＨ７９４０２は４０個の浮
動物理的Ｉ／Ｏピンを有するが、（図１の「周辺Ｉ／
Ｏ」ブロックにある）全ての内部周辺Ｉ／Ｏ信号を送出
するために少なくとも６４個のピンが必要である。これ
らの周辺信号すべてが同時に利用可能となることを要求
するシステムが存在しないことに設計チームは気付い
た。

【００４８】一方で、システムが異なると、これらの信
号の異なるサブセットの予測し得なかった組み合わせが
要求される。クロスバースイッチは、各システム設計者
が彼らの要求を最もよく満たすピンアウトを選択できる
ようにすることにより、この問題を解決する。各ピンに
おけるファンクションはまた、システムタスクの変化に
応じてダイナミックに変更され得る。

【００４９】この問題に対する強引なアプローチは、各
電位入力を各電位出力に接続するゲートを提供すること
である。この例において、６４個の入力と４０個の出力
を有する場合、ゲートの数は、単方向クロスバースイッ
チについて、６４×４０＝２５６０となり、すなわち入
力信号および出力信号の両方をサポートする、より一般
的な双方向スイッチの２倍よりもまだ多いことになる。
更に、要求される大規模相互接続は、同期的な実行のた
めのローゲート領域の利用を含意する。

【００５０】図４は、本発明の簡略化された階層的切り
替え構成を示す。階層的アプローチは、ゲートの樹状構
造で切り替わる。シャープの設計において、４方向スイ
ッチのモジュラーアレイ１０は３階レイヤーに構成され
る。第１のレイヤー１２は、入力ピン１４を４個のピン
からなるグループに整列する。スイッチＵ₀（１６）
は、ピンＰ₃〜Ｐ₀を任意に整列することができる。スイ
ッチＵ₁（１８）は、ピンＰ₇〜Ｐ₄に対して同様の処理
を行い、更に、スイッチＵ₂（２０）も、ピンＰ_{1 1}〜Ｐ₈
に対して同様の処理を行う。

【００５１】第２のレイヤー２２はＵスイッチ１６、１
８、２０の出力を４つのスパンに亘って整列する。スイ
ッチＶ₀（２４）は、スイッチＵ₀、Ｕ₁、Ｕ₂、（１６、
１８、２０）およびＵ₃（図示せず）の第１の出力を整
列する。スイッチＶ₁（２６）は、スイッチＵ₀、Ｕ₁、
Ｕ₂、（１６、１８、２０）およびＵ₃の第２の出力を整
列する。スイッチＶ₂（２８）は、同様に第３の出力を
整列する。

【００５２】第３のレイヤー３０はＶスイッチ２４、２
６、２８の出力を１６個のスパンに亘って整列する。ス
イッチＷ₀（３２）は、スイッチＶ₀（２４）、Ｖ₄、
Ｖ₈、およびＶ₁₂（図示せず）の第１の出力を整列す
る。同様に、スイッチＷ₁（３４）は、これら同じスイ
ッチの第２の出力を整列する。全ての出力が整列される
まで同様の処理がこの様式で継続される。

【００５３】１つのスイッチ出力が１０個のゲートのみ
の使用を要求する最後のレイヤーまで、各モジュラース
イッチはスイッチレイヤー毎に１６個のゲートを要求す
る。クロスバースイッチ全体を実行するのに必要なゲー
トの合計数は、単方向の場合で６７２であり、双方向の
場合は約２倍である。このことは、従来のアプローチに
比べてゲートカウントが大幅に減少し、同様に、搭載さ
れるゲートが低減され、且つ、配線がより単純になるこ
とを意味する。

【００５４】本発明のクロスバーシステムを明快に示す
ために、クロスバーネットワークにおけるノードとスイ
ッチとの間の信号接続を図示する際に、いくつかの部分
を簡略化した。図５は、本発明による、第１スイッチレ
イヤー４８における１６個のノードから１６個のスイッ
チへの接続を示す。スイッチ４８およびノード４９は、
４つのセクション、すなわちスイッチ群１（５０）、ス
イッチ群２（５２）、スイッチ群３（５４）およびスイ
ッチ群４（５６）にグループ化される。以下で説明する
ように、例えばｉ＝２である場合、各ノードは４つの異
なるスイッチに接続されねばならない。図示を簡略化す
るために、接続をベクトルにグループ化した。

【００５５】ノード０〜３は、スイッチ１〜４からなる
スイッチ群１（５０）に接続される。スイッチ１は、ノ
ード０〜３から入力信号を受け取るための４つの入力を
有する。同様に、スイッチ２、スイッチ３およびスイッ
チ４の全てがノード０〜３から入力信号を受け取る。ノ
ード０〜３からの４個の信号からなる各セットをベクト
ルとして規定する。各ベクトル内に４個の信号が存在す
るので、１つのベクトルは４ビットである。

【００５６】図６は、スイッチの第１のレイヤー４８と
第２のレイヤー７０との間に形成された接続を示す。第
１レイヤー４８の１６個のスイッチ出力の各々が、第２
レイヤー７０内のスイッチ入力への４つの接続を形成す
る。４（２ｉ）個のスイッチからなる各スイッチ群が、
１つの入力信号を出力に方向づける８（４ｉ）個の信号
によって制御される。簡略化のために、制御信号７９が
スイッチ群７８に接続されている様子のみを図示する。

【００５７】図７は、時間遅延の小さな、システムオン
チップ（ＳＯＣ）クロスバー切り替えネットワーク１０
０の全体を示す。ネットワーク１００は、Ｎ個の入力ノ
ード１０２およびＮ個の出力ノードまたはピン１０４を
含む。図１０ではＮの値をＮ＝６４として本発明を図示
するが、本発明の原理は他の値も用い得る。Ｎ個のスイ
ッチからなる（ｎ）個のレイヤーが入力ノード１０２と
出力ノード１０４との間で信号を多重化する。図１０
に、ｎ＝３として、第１スイッチレイヤー１０６、第２
スイッチレイヤー１０８、および第３スイッチレイヤー
１１０を示す。

【００５８】各スイッチは、入力ノード１０２に動作可
能に接続された２ｉ個の信号入力を有する。各スイッチ
は入力信号を多重化し、信号出力に出力信号を提供す
る。スイッチの各々は、スイッチによって出力する入力
信号を選択するｉ個の制御入力（図示せず、図６参照）
を有する。図１０のクロスバースイッチ１００におい
て、ｉは２に等しくなるように選択されるので、各スイ
ッチは４個の入力信号を有し、各スイッチ群は４個の入
力ベクトルを有する。変数Ｎ、ｎおよびｉの間には、Ｎ
＝２^(n+i+1)となる関係が存在し、クロスバースイッチ
１００により、出力ノード１０４は任意の入力ノード１
０２に接続可能になる。

【００５９】各スイッチレイヤーの間に、つまり第１レ
イヤー１０６と第２レイヤー１０８との間、ならびに、
第２レイヤー１０８と第３レイヤー１１０との間に（Ｎ
×２ｉ）個の動作接続が存在する。また、入力ノード１
０２と第１スイッチレイヤー１０６との間にも（Ｎ×２
ｉ）個の動作接続が存在する。

【００６０】第１スイッチレイヤー１０６のスイッチ
は、４個の群に編成される。４個のスイッチからなる各
セットをスイッチ群またはモジュラースイッチと呼び、
スイッチ群１１２等のブロックによって図示する。入力
ノード１０２は４個の群に編成され、図６、図７および
図９に示すように、そして上記のように４個の信号から
なるベクトルを対応するスイッチ群に提供する。詳細に
は、第１レイヤースイッチ１０６は以下で説明するよう
に動作可能に接続される。

【００６１】図７に示すように、ノード０〜３は、４個
の入力ベクトルを受け取るように第１スイッチ群１１２
の４個の入力に動作可能に接続され、第１スイッチ群１
１２の各スイッチが１つの入力ベクトルを受け取る。第
１スイッチ群１１２は４個の出力を有し、各スイッチに
ついて１つの出力がノード０〜３からの選択可能な信号
を提供する。つまり、各スイッチに関連する制御ライン
を用いて、ノード０、ノード１、ノード２またはノード
４のいずれかからの１個の入力信号を提供するように各
スイッチの出力が選択される。全てを図示すると４個の
ベクトルを示すことになるが、簡略化のために、４個の
ノードからなる各ノード群を各スイッチ群に接続する１
つのベクトルのみを図示する。

【００６２】ノード４〜７は、４個の入力ベクトルを受
け取る第２スイッチ群１１４の４個の入力に動作可能に
接続され、第２スイッチ群１１４の４個の出力がノード
４〜７からの選択可能な信号を提供する。

【００６３】ノード８〜１１は、４個の入力ベクトルを
受け取る第３スイッチ群１１６の４個の入力に動作可能
に接続され、第３スイッチ群１１６の４個の出力がノー
ド８〜１１からの選択可能な信号を提供する。

【００６４】ノード１２〜１５は、４個の入力ベクトル
を受け取る第４スイッチ群１１８の４個の入力に動作可
能に接続され、第４スイッチ群１１８の４個の出力がノ
ード１２〜１５からの選択可能な信号を提供する。

【００６５】入力ノードと第１レイヤースイッチ群との
接続は任意であることに留意されたい。図５および図７
は、４個のベクトル全てがノード０〜３から第１スイッ
チ群１１２に接続される様子を示す。あるいは、４個の
ベクトルは４個の異なるスイッチ群に指向される。しか
し、ベクトルを上記のように接続して図面を簡略化す
る。

【００６６】第１から第４までのスイッチ群１１２、１
１４、１１６および１１８の出力が結合されて、第２レ
イヤー入力ベクトルを形成する。この様態で、ノード０
〜１５からの選択可能な信号が提供される。

【００６７】上述のように、ノード１６〜６３はそれぞ
れ、４個のノードからなる群の形態で、第５から第１６
までのスイッチ群に動作可能に接続される。ノード１６
〜１９は第５スイッチ群１２０に動作可能に接続され、
ノード２０〜２３は第６スイッチ群１２２に動作可能に
接続され、ノード２４〜２７は第７スイッチ群１２４に
動作可能に接続され、ノード２８〜３１は第８スイッチ
群１２６に動作可能に接続され、第５から第８までのス
イッチ群の出力は結合されてノード１６〜３１からの選
択可能な信号からなる第２レイヤーの入力ベクトルを形
成する。

【００６８】ノード３２〜３５は第９スイッチ群１２８
に動作可能に接続され、ノード３６〜３９は第１０スイ
ッチ群１３０に動作可能に接続され、ノード４０〜４３
は第１１スイッチ群１３２に動作可能に接続され、ノー
ド４４〜４７は第１２スイッチ群１３４に動作可能に接
続され、第９から第１２までのスイッチ群の出力が結合
されて、ノード３２〜４７からの選択可能な信号からな
る第２レイヤー入力ベクトルを形成する。

【００６９】ノード４８〜５１は第１３スイッチ群１３
６に動作可能に接続され、ノード５２〜５５は第１４ス
イッチ群１３８に動作可能に接続され、ノード５６〜５
９は第１５スイッチ群１４０に動作可能に接続され、ノ
ード６０〜６３は第１６スイッチ群１４２に動作可能に
接続され、第１３から第１６までのスイッチ群の出力が
結合されて、ノード４８〜６３からの選択可能な信号か
らなる第２レイヤー入力ベクトルを形成する。第１スイ
ッチレイヤー１０６は信号からなる６４個のベクトルを
受け取り、多重化された信号からなる６４個のベクトル
を出力する。

【００７０】第２スイッチレイヤー１０８の編成は、第
１レイヤー１０６の編成と同じ論理で進行し、多重化さ
れた出力信号のスパンは、４の因数毎に増加する。ベク
トルを生成する信号の組み合わせおよびスイッチの順序
は任意である。上記のように、第２スイッチレイヤー１
０８は４個の群に編成され、各スイッチは第１スイッチ
レイヤー１０６から第２レイヤー入力ベクトルを受け取
る４個の入力を有する。各スイッチ群は、第３レイヤー
入力ベクトルを提供する４個の出力を有する。第２レイ
ヤースイッチ群１０８は以下で説明するように動作可能
に接続される。

【００７１】第２レイヤー第１スイッチ群１４４は、第
１レイヤーの第１から第４までのスイッチ群１１２、１
１４、１１６および１１８から４個の第２レイヤー入力
ベクトルを受け取る。第２レイヤー第１スイッチ群１４
４が４個の出力を有し、それにより、各出力信号はノー
ド０〜１５からの選択可能なビットを含む。簡略化のた
めに、図７はこれらのベクトルのうちの１つの接続のみ
を示す。ノード１０２と第１スイッチレイヤー１０６と
の間の接続において、各第２レイヤースイッチ群に対し
て実際に４つのベクトルが存在する。ここでも簡略化の
ために、４個のベクトルからなる各セットが、同じグル
ーピングの電位入力ノードを含む。つまり、第１レイヤ
ー１０６における切り替えのために、これら各ベクトル
内の実際に選択された信号は電位的に異なるが、スイッ
チ群１４４に入力された４個のベクトルの各々が、入力
ノード０〜１５からの信号を含む。

【００７２】第２レイヤー第２スイッチ群１４６は、４
個の第２レイヤー入力ベクトルを第１レイヤーの第５か
ら第８までのスイッチ群１２０、１２２、１２４および
１２６から受け取り、第２レイヤー第２スイッチ群１４
６が４個の出力を有し、それにより、各出力信号はノー
ド１６〜３１からの選択可能なビットを含む。スイッチ
の順序は任意であり、各ベクトルにおける考え得る多重
化された信号のスパンは、各スイッチレイヤーの後で４
の因数毎に拡張すればよい。上で述べたように、スイッ
チは図７のように編成され、１つのベクトルだけを図示
したが、実際には４つのベクトルが存在する。

【００７３】第２レイヤー第３スイッチ群１４８は、４
個の第２レイヤー入力ベクトルを第１レイヤーの第９か
ら第１２までのスイッチ群１２８、１３０、１３２およ
び１３４から受け取り、第２レイヤー第３スイッチ群１
４８が４個の出力を有し、それにより、各出力信号はノ
ード３２〜４７からの選択可能なビットを含む。

【００７４】第２レイヤー第４スイッチ群１５０は、４
個の第２レイヤー入力ベクトルを第１レイヤーの第１３
から第１６までのスイッチ群１３６、１３８、１４０お
よび１４２から受け取り、第２レイヤー第４スイッチ群
１５０が４個の出力を有し、それにより、各出力信号は
ノード４８〜６３からの選択可能なビットを含む。

【００７５】第２レイヤーの第１から第４のスイッチ群
１４４、１４６、１４８および１５０の各々からの１つ
の出力信号が、第３レイヤー入力ベクトルを形成するよ
うに結合され、それにより、ノード０〜６３からの選択
可能な信号が提供される。

【００７６】第２レイヤーの第５から第１６までのスイ
ッチ群（１５２、１５４、１５６、１５８、１６０、１
６２、１６４、１６６、１６８、１７０、１７２および
１７４）はそれぞれ、上述のように、４つの群におい
て、第１レイヤーの第１から第１６までのスイッチ群
（１１２〜１４２）に動作可能に接続される。明快に図
示するために、以下に説明するベクトルのほとんどは図
１０に示さない。第２レイヤー第５スイッチ群１５２
は、第１レイヤーの第１から第４までのスイッチ群１１
２、１１４、１１６および１１８から４個のベクトルを
受け取り（スイッチ群１１２からのベクトルの１つの要
素を破線で示す）、４個の出力を提供する。第２レイヤ
ー第６スイッチ群１５４は、第１レイヤーの第５から第
８までのスイッチ群１２０、１２２、１２４および１２
６から４個のベクトルを受け取り、４個の出力を提供す
る。第２レイヤー第７スイッチ群１５６は、第１レイヤ
ーの第９から第１２までのスイッチ群１２８、１３０、
１３２および１３４から４個のベクトルを受け取り、４
個の出力を提供する。第２レイヤー第８スイッチ群１５
８は、第１レイヤーの第１３から第１６までのスイッチ
群１３６、１３８、１４０および１４２から４個のベク
トルを受け取り、４個の出力を提供する。

【００７７】第２レイヤーの第５から第８までのスイッ
チ群１５２、１５４、１５６および１５８の各々からの
１つの出力信号が第３レイヤー入力ベクトルを形成する
ように結合され、それによりノード０〜６３からの選択
可能な信号が提供される。

【００７８】第２レイヤー第９スイッチ群１６０は、第
１レイヤーの第１から第４までのスイッチ群１１２、１
１４、１１６および１１８から４個のベクトルを受け取
り（スイッチ群１１２からのベクトルの１つの要素を破
線で示す）、４個の出力を提供する。第２レイヤー第１
０スイッチ群１６２は、第１レイヤーの第５から第８ま
でのスイッチ群１２０、１２２、１２４および１２６か
ら４個のベクトルを受け取り、４個の出力を提供する。
第２レイヤー第１１スイッチ群１６４は、第１レイヤー
の第９から第１２までのスイッチ群１２８、１３０、１
３２および１３４から４個のベクトルを受け取り、４個
の出力を提供する。第２レイヤー第１２スイッチ群１６
６は、第１レイヤーの第１３から第１６までのスイッチ
群１３６、１３８、１４０および１４２から４個のベク
トルを受け取り、４個の出力を提供する。

【００７９】第２レイヤーの第９から第１２までのスイ
ッチ群１６０、１６２、１６４および１６６の各々から
の１つの出力信号が第３レイヤー入力ベクトルを形成す
るように結合され、それにより、ノード０〜６３からの
選択可能な信号が提供される。

【００８０】第２レイヤー第１３スイッチ群１６８は、
第１レイヤーの第１から第４までのスイッチ群１１２、
１１４、１１６および１１８から４個のベクトルを受け
取り（スイッチ群１１２からのベクトルの１つの要素を
破線で示す）、４個の出力を提供する。第２レイヤー第
１４スイッチ群１７０は、第１レイヤーの第５から第８
までのスイッチ群１２０、１２２、１２４および１２６
から４個のベクトルを受け取り、４個の出力を提供す
る。第２レイヤー第１５スイッチ群１７２は、第１レイ
ヤーの第９から第１２までのスイッチ群１２８、１３
０、１３２および１３４から４個のベクトルを受け取
り、４個の出力を提供する。第２レイヤー第１６スイッ
チ群１７４は、第１レイヤーの第１３から第１６までの
スイッチ群１３６、１３８、１４０および１４２から４
個のベクトルを受け取り、４個の出力を提供する。

【００８１】第２レイヤーの第１３から第１６までのス
イッチ群１６８、１７０、１７２および１７４からの１
つの出力信号が第３レイヤー入力ベクトルを形成するよ
うに結合され、それにより、ノード０〜６３からの選択
可能な信号が提供される。第２スイッチレイヤー１０８
が、信号からなる６４個のベクトルを受け取り、多重化
された信号からなる６４個のベクトルを出力する。

【００８２】第３スイッチレイヤー１１０は４個の群に
編成され、各スイッチは第２スイッチレイヤー１０８か
ら第３レイヤー入力ベクトルを受け取るための４個の入
力を有する。各スイッチ群は、出力ノードベクトルを提
供する４個の出力を有する。第３レイヤーのスイッチ群
１１０は、以下に説明するように動作可能に接続され
る。

【００８３】第３レイヤー第１スイッチ群１７６は、第
２レイヤーの第１から第４までのスイッチ群１４４、１
４６、１４８および１５０から４個の第３レイヤー入力
ベクトルを受け取る。第３レイヤー第１スイッチ群１７
６は、対応するピンに動作可能に接続された４個の出力
または出力ノードベクトルを提供する出力ノード０〜３
（１０４）を有し、それにより、各出力ノードベクトル
はノード０〜６３からの選択可能なビットを含む。既に
述べたように、ベクトルの組み合わせ（またはスイッチ
の順序づけ）は任意である。スイッチレイヤー１（１０
６）およびスイッチレイヤー２（１０８）が個別に接続
される場合、ベクトルは、必ずしも本明細書中で説明し
たとおりには第３スイッチレイヤー１１０に接続されな
い。４の因数で信号の多重化された可能性のスパンを増
大するようにベクトルを接続するのみでよい。同様に、
スイッチレイヤー３（１１０）の出力は任意のノード
（１０４）に接続可能である。

【００８４】第３レイヤー第２スイッチ群１７８は、第
２レイヤーの第１から第４までのスイッチ群１４４、１
４６、１４８および１５０から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第２スイッチ群１７
８は、出力ノードベクトルを提供する対応の出力ノード
４〜７に動作可能に接続された４個の出力を有し、それ
により、各出力ノードベクトルはノード０〜６３からの
選択可能なビットを含む。

【００８５】簡略化のために、図７はスイッチ群１７６
の入力に接続された１個のベクトルを示す。このベクト
ルは、例えば、図６に示すような、４個の連続するスイ
ッチ群の第１の（上端の）スイッチの出力等の、４個の
スイッチの出力からなる。ベクトルは「同じ」なので、
４つのベクトルを結合して示す。上述のように、４個の
ベクトルは厳密には同一でないが、それぞれがノード１
０２からの電位入力信号を含むので、電位的には同じで
ある。４個のベクトルの実体を文字どおり異なるものと
するため、通常、スイッチレイヤー１０６および１０８
とは異なるスイッチが使用される。

【００８６】第３レイヤー第３スイッチ群１８０は、第
２レイヤーの第１から第４までのスイッチ群１４４、１
４６、１４８および１５０から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第３スイッチ群１８
０は、出力ノードベクトルを提供する対応の出力ノード
８〜１１に動作可能に接続された４個の出力を有し、そ
れにより、各出力ノードベクトルはノード０〜６３から
の選択可能なビットを含む。

【００８７】第３レイヤー第４スイッチ群１８２は、第
２レイヤーの第１から第４までのスイッチ群１４４、１
４６、１４８および１５０から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第４スイッチ群１８
２は、出力ノードベクトルを提供する対応の出力ノード
１２〜１５に動作可能に接続された４個の出力を有し、
それにより、各出力ノードベクトルはノード０〜６３か
らの選択可能なビットを含む。

【００８８】第３レイヤー第５スイッチ群１８４は、第
２レイヤーの第５から第８までのスイッチ群１５２、１
５４、１５６および１５８から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第５スイッチ群１８
４は、出力ノードベクトルを提供する対応の出力ノード
１６〜１９に動作可能に接続された４個の出力を有し、
それにより、各出力ノードベクトルはノード０〜６３か
らの選択可能なビットを含む。

【００８９】第３レイヤー第６スイッチ群１８６は、第
２レイヤーの第５から第８までのスイッチ群１５２、１
５４、１５６および１５８から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第６スイッチ群１８
６は、出力ノードベクトルを提供する対応の出力ノード
２０〜２３に動作可能に接続された４個の出力を有し、
それにより、各出力ノードベクトルはノード０〜６３か
らの選択可能なビットを含む。

【００９０】第３レイヤー第７スイッチ群１８８は、第
２レイヤーの第５から第８までのスイッチ群１５２、１
５４、１５６および１５８から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第７スイッチ群１８
８は、出力ノードベクトルを提供する対応の出力ノード
２４〜２７に動作可能に接続された４個の出力を有し、
それにより、各出力ノードベクトルはノード０〜６３か
らの選択可能なビットを含む。

【００９１】第３レイヤー第８スイッチ群１９０は、第
２レイヤーの第５から第８までのスイッチ群１５２、１
５４、１５６および１５８から４個の第３レイヤー入力
ベクトルを受け取り、第３レイヤー第８スイッチ群１９
０は、出力ノードベクトルを提供する対応の出力ノード
２８〜３１に動作可能に接続された４個の出力を有し、
それにより、各出力ノードベクトルはノード０〜６３か
らの選択可能なビットを含む。

【００９２】第３レイヤー第９スイッチ群１９２は、第
２レイヤーの第９から第１２までのスイッチ群１６０、
１６２、１６４および１６６から４個の第３レイヤー入
力ベクトルを受け取り、第３レイヤー第９スイッチ群１
９２は、出力ノードベクトルを提供する対応の出力ノー
ド３２〜３５に動作可能に接続された４個の出力を有
し、それにより、各出力ノードベクトルはノード０〜６
３からの選択可能なビットを含む。

【００９３】第３レイヤー第１０スイッチ群１９４は、
第２レイヤーの第９から第１２までのスイッチ群１６
０、１６２、１６４および１６６から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１０スイッ
チ群１９４は、出力ノードベクトルを提供する対応の出
力ノード３６〜３９に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９４】第３レイヤー第１１スイッチ群１９６は、
第２レイヤーの第９から第１２までのスイッチ群１６
０、１６２、１６４および１６６から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１１スイッ
チ群１９６は、出力ノードベクトルを提供する対応の出
力ノード４０〜４３に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９５】第３レイヤー第１２スイッチ群１９８は、
第２レイヤーの第９から第１２までのスイッチ群１６
０、１６２、１６４および１６６から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１２スイッ
チ群１９８は、出力ノードベクトルを提供する対応の出
力ノード４４〜４７に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９６】第３レイヤー第１３スイッチ群２００は、
第２レイヤーの第１３から第１６までのスイッチ群１６
８、１７０、１７２および１７４から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１３スイッ
チ群２００は、出力ノードベクトルを提供する対応の出
力ノード４８〜５１に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９７】第３レイヤー第１４スイッチ群２０２は、
第２レイヤーの第１３から第１６までのスイッチ群１６
８、１７０、１７２および１７４から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１４スイッ
チ群２０２は、出力ノードベクトルを提供する対応の出
力ノード５２〜５５に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９８】第３レイヤー第１５スイッチ群２０４は、
第２レイヤーの第１３から第１６までのスイッチ群１６
８、１７０、１７２および１７４から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１５スイッ
チ群２０４は、出力ノードベクトルを提供する対応の出
力ノード５６〜５９に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【００９９】第３レイヤー第１６スイッチ群２０６は、
第２レイヤーの第１３から第１６までのスイッチ群１６
８、１７０、１７２および１７４から４個の第３レイヤ
ー入力ベクトルを受け取り、第３レイヤー第１６スイッ
チ群２０６は、出力ノードベクトルを提供する対応の出
力ノード６０〜６３に動作可能に接続された４個の出力
を有し、それにより、各出力ノードベクトルはノード０
〜６３からの選択可能なビットを含む。

【０１００】通常、クロスバースイッチ１００は、少な
くともＮ個の外部からアクセス可能な入出力（Ｉ／Ｏ）
ピン、および集積回路（ＩＣ）（図示せず）の内部にあ
るＮ個のファンクションＩ／Ｏノードを有するＩＣの一
部分を含む。クロスバースイッチ内部ノードはファンク
ションＩ／Ｏノードと動作可能に接続され、上記Ｎ個の
Ｉ／Ｏピンに考え得る複数の信号を提供する。

【０１０１】ＳＯＣに追加された更なる切り替えネット
ワークが、入力ノード１０２から出力ノード１０４へ、
および出力ノード１０４から入力ノード１０２への双方
向の信号の流れを可能にし、それにより、出力ノード１
０４毎における信号が任意の入力ノード１０２に動作可
能に接続され得る。つまり、クロスバースイッチ１００
と同一のクロスバースイッチ（図示せず）は、逆方向で
はあるが、出力ノード１０４における入力信号をＩＣ内
のファンクションＩ／Ｏ１０２に指向するように、出力
ノード１０４と入力ノード１０２との間に構成される。
あるいは、入力信号を物理的Ｉ／Ｏ１０４からファンク
ションＩ／Ｏ１０２へと配信する第２のクロスバースイ
ッチは、図７の左端において、単に物理的Ｉ／Ｏをファ
ンクションＩ／Ｏに交換することによって表示される。
同様に、図７の右端において、ファンクションＩ／Ｏは
物理的Ｉ／Ｏに置き換えられる。２つのクロスバースイ
ッチは、ＩＣ内部から外部への直接信号および外部から
ＩＣ内部への直接信号に対して平行に存在する。第２の
クロスバースイッチのエレメントは、上で述べたネット
ワーク１００の説明において明確に説明した。以下に説
明する図９は、６４個の内部ノード（１０２）とインタ
ーフェースする４０個の物理的ピン（１０４）のみを備
えたネットワークを示す。

【０１０２】本発明の異なる局面において、ファンクシ
ョンＩ／Ｏが物理的Ｉ／Ｏに接続され、物理的Ｉ／Ｏが
ファンクションＩ／Ｏに接続された、別の切り替え構成
が存在する。当該分野で周知のように、高インピーダン
ススイッチの使用により、上述のスイッチのファンクシ
ョンおよび信号の流れが反転される。つまり、スイッチ
は、スイッチに入る信号入力を有する状態と、スイッチ
を出る、考え得る４個の出力を有する状態を交互に示
す。スイッチは、４個の出力のうちの１個のみを選択し
て入力信号を受け取ることにより動作する。

【０１０３】図７において、クロスバースイッチ１００
は、単にノード１０２および１０４ならびにスイッチレ
イヤー１０６および１１０のラベルを交換することによ
る、上で述べた交互のスイッチ動作によって示される。
つまり、ノード１０４は入力であり、ノード１０２は出
力であり、１１０はスイッチの第１のレイヤーであり、
１０６はスイッチの第３のレイヤーである。第１レイヤ
ー１１０の各スイッチは、１個の対応する入力ノード１
０４に動作可能に接続された１個の信号入力を有する。
各スイッチは２ｉ個の信号出力を有し、各スイッチは１
個の出力において入力信号を選択的に提供する。上記各
スイッチはどの出力を選択するかを選択するｉ個の制御
入力を有する（図７には図示せず。図６参照。） 図８は、ＳＯＣがＮ個のファンクションＩ／ＯをＭ個の
物理的Ｉ／Ｏに接続するクロスバー接続ネットワークを
備えた、本発明の特定のアプリケーションを示す。但
し、Ｍ＜Ｎであり、上記同様Ｎ＝２^(n+i+1)である。詳
細には、実施例では、Ｎ＝６４、Ｍ＝４０、ｎ＝３、ｉ
＝２とする。スイッチ２２０は、図１０のクロスバース
イッチ１００としてほぼ正確に機能するので、スイッチ
２２０の説明は繰り返さない。スイッチ１００とスイッ
チ２２０との違いは、スイッチ２２０の有するＩ／Ｏピ
ンはファンクションＩ／Ｏの数よりも少ないという点に
ある。ＩＣの内部に６４個のファンクション入出力（Ｉ
／Ｏ）ノード、およびＩＣに物理的にアクセスする４０
個のＩ／Ｏピンが存在する。次に、入力ノード（１０
２）から（ｎ−１）個のスイッチレイヤー１０６および
１０８へと信号を多重化する６４個（またはＮ個）のス
イッチからなる２レイヤー（または（ｎ−１）レイヤ
ー）、ならびに、最終スイッチ群１１０と物理的Ｉ／Ｏ
１０４との間で信号を多重化する４０個（またはＭ個）
のスイッチからなる１つの最終レイヤー（１１０）が存
在する。２つ（または（ｎ−１）個の）スイッチレイヤ
ーのスイッチ群毎に４個のベクトルが供給される必要は
ない。図１１には、第３スイッチ群の入力に４個のベク
トルを供給するスイッチ群２０２、２０４、２０６およ
び２０８のみを示す。あるいは、他の第２レベルスイッ
チ群は、４個のベクトルを供給する。別の代替では、第
８スイッチ群のそれぞれが３個のベクトルを供給した
り、第８のスイッチ群がそれぞれ２個のベクトルを供給
したりする。合計４０個のベクトルを生成するいくつか
の構成が可能である。

【０１０４】上述のように、各スイッチが、入力ノード
に動作可能に接続された４個の信号入力を有する。各ス
イッチは入力信号を多重化し、信号出力において出力信
号を提供する。各スイッチは、スイッチによって出力さ
れる入力信号を選択する２個の制御入力を有し、それに
より、上記各出力ノードは任意の入力ノードに接続可能
になる。

【０１０５】図７と同様に、２５６（Ｎ×２ｉ）個の動
作接続が存在する。動作接続は４（２ｉ）個の組にグル
ープ化され、スイッチの第１レイヤー１０６と第２レイ
ヤー１０８との間、ならびに、ファンクションＩ／Ｏ１
０２とスイッチの第１レイヤー１０６との間に６４
（Ｎ）個のベクトルを形成する。

【０１０６】図９は、図８のネットワーク２２０に対し
て反対方向に指向された第２の切り替えネットワーク２
５０の追加を示す。本発明のいくつかの局面において、
第２のネットワーク２５０は物理的ピン１０４からファ
ンクションＩ／Ｏ１０２への双方向の信号の流れが可能
になり、それにより各ピン１０４における信号は任意の
ファンクションＩ／Ｏ１０２に動作可能に接続可能にな
る。図９において、Ｎ＝６４、Ｍ＝４０、ｎ＝３、ｉ＝
２である。ピン１０４は、Ｍ個の物理的ピン１０４から
（ｎ−１）個のスイッチレイヤー２５４および２５６へ
と信号を多重化するＭ個のスイッチからなる１つのスイ
ッチレイヤー（第１スイッチ群２５２）に接続される。
つまり、ｎ＝２およびｎ＝３の場合のスイッチレイヤー
である。第１レイヤー２５２と第２レイヤー２５４との
間の接続はいくらか任意である。第２レイヤー２５４の
全てのスイッチ群が４個のベクトルを受け取る必要はな
い。図９において、第２レイヤーのスイッチ群２６０お
よび２６２が、第１レイヤー２５２から出力された４個
のベクトルを受け取る。第２レイヤーのスイッチ群２６
４および２６６は、それぞれ１個のベクトルのみを受け
取る。それぞれ４個、４個、１個、１個からなる群であ
る４個のスイッチ群によって、合計１０個のベクトルが
受け取られる。あるいは、ベクトルの割り当ては、３
個、３個、３個、１個となるか、または合計１０個にな
る他の組み合わせである。

【０１０７】Ｎ個のスイッチからなる他の（ｎ−１）個
のレイヤー、本実施例においてはスイッチレイヤー２５
４および２５６が、スイッチレイヤー２５２、２５４お
よび２５６と入力ノード１０２との間で信号を多重化す
る。上記同様Ｎ＝２^(n+i+1)である。スイッチ群の動作
およびベクトル編成は、上で述べた図７のそれと同じで
あり、ここでは繰り返さない。

【０１０８】図１０は、ＳＯＣにおいて、ｎ個の意志決
定段階で、Ｎ個の入力ノードからＮ個の出力ノードへク
ロスバーネットワークする方法を示すフローチャートで
ある。ステップ３００は、入力ノードにおいてＮ個の入
力信号を提供する。ここでＮ＝２^(n+i+1)である。更
に、カウンタａは１に設定される。ステップ３０２はＮ
個の入力信号を２ｉビットのベクトルと結合し、Ｎ／２
ｉ個のベクトルを形成する。つまり、ベクトルは４個の
異なる入力からの信号から形成される。ステップ３０４
はステップ３０２で得られた各ベクトルを合計で２ｉ回
処理または複製し、合計でＮ個のベクトルを形成する。
ステップ３０６は各ベクトルから１個の信号を選択し、
入力信号を次の段階に提供する。ステップ３０８は、本
発明の方法をステップ３０２からステップ３０６まで合
計ｎ回サイクルさせる決定ブロックである。カウンタａ
がｎに等しくない場合、ステップ３１０において１がカ
ウンタに加えられ、方法はステップ３０２に進む。カウ
ンタａがｎに等しい場合、方法はステップ３１２に進
み、その結果、各出力ノードはｎ個の意志決定段階を介
してＮ個の入力ノードの各々に選択的に接続可能とな
る。図７に示し、且つ上で述べたように、本発明のいく
つかの局面において、Ｎ＝６４、ｉ＝２、ｎ＝３であ
る。

【０１０９】図１０に示した方法はスイッチとして動作
する。信号は４個（２ｉ個）の入力ノードからスイッチ
に入力される。各ノードは４個（２ｉ個）の異なるスイ
ッチに接続される。各スイッチは４個の入力のうちの１
つを出力として選択する。従って、各スイッチは、４の
因数マルチプレクサ（ｆａｃｔｏｒ−ｏｆ−ｆｏｕｒｍ
ｕｌｔｉｐｌｅｘｅｒ）として機能する。３レイヤーの
スイッチを経た後、６４個（Ｎ個）の多重化されたプロ
グラム可能な出力信号が存在し、入力ノード０〜６３か
らの信号の１つを提供する（図７参照）。

【０１１０】図１１は、出力ノードの信号が入力ノード
に提供されるＳＯＣにおける方法を示すフローチャート
である。ステップ４００は出力ノードにおいて入力信号
を提供し、カウンタをｂ＝１に設定する。ステップ４０
２はＮ個の入力信号を２ｉビットのベクトルと結合し、
Ｎ／２ｉ個のベクトルを形成する。ステップ４０４はＮ
個の入力信号を２ｉの因数で複製し、Ｎ個のベクトルを
形成する。ステップ４０６は各ベクトルから１つの信号
を選択し、次の段階に入力信号を提供する。ステップ４
０８は、本発明の方法をステップ４０２からステップ４
０６まで合計ｎ回サイクルさせる決定ブロックである。
カウンタｂがｎに等しくない場合、ステップ４１０にお
いて１がカウンタに加えられ、方法はステップ４０２に
進む。カウンタｂがｎに等しい場合、方法はステップ４
１２に進み、その結果、Ｎ個の出力ノードの各々はｎ段
階の意志決定段階を介してＮ個の入力ノードの各々に選
択的に接続可能となる。

【０１１１】本発明のいくつかの局面において、ステッ
プ３０２〜３１０はステップ４０２〜４１０と同時に行
われる。それにより、本発明の方法は、入力ノードから
出力ノードへ、および出力ノードから入力ノードへの双
方向の信号の流れを可能にする。

【０１１２】図１２は、ＳＯＣにおいて、ｎ個の意志決
定段階に亘るＩＣ内のＮ個のファンクションＩ／Ｏから
Ｍ個の外部コネクタピンへのクロスバーネットワーキン
グのための方法を示すフローチャートである。ステップ
５００はファンクションＩ／ＯにおいてＮ個の入力信号
を提供し、カウンタをｃ＝１に設定する。この時、Ｎは
Ｎ＝２^(n+i+1)である。本発明の１つの局面において、
Ｎ＝６４、Ｍ＝４０、ｎ＝３、ｉ＝２である。ステップ
５０２はＮ個の入力信号を２ｉビットのベクトルと結合
し、Ｎ／２ｉ個のベクトルを形成する。ステップ５０４
はステップ５０２で得られた各ベクトルを合計で２ｉ回
処理または複製し、合計でＮ個のベクトルを形成する。
ステップ５０６は各ベクトルから１個の信号を選択し、
入力信号を次の段階に提供する。ステップ５０８は、本
発明の方法をステップ５０２からステップ５０６まで合
計（ｎ−１）回サイクルさせる決定ブロックである。ｃ
が（ｎ−１）に等しくない場合、方法はステップ５１０
に進み、ここでカウンタｃは１を追加され、方法はステ
ップ５０２に進む。カウンタがｃ＝（ｎ−１）である場
合、次に方法はステップ５１２に進む。

【０１１３】ステップ５１２はＮ個の入力信号を２ｉビ
ットのベクトルと結合し、Ｎ／２ｉ個のベクトルを形成
する。ステップ５１４はステップ５１２で得られた各ベ
クトルを少なくとも（Ｍ／Ｎ）２ｉ回処理または複製
し、合計でＭ個のベクトルを形成する。図８に示すよう
に、第２スイッチレイヤーの全てのスイッチ群が４個の
ベクトルを出力する必要はない。Ｎ＝６４、Ｍ＝４０で
ある場合、半数のスイッチ群が３個のベクトルを出力
し、残り半数のスイッチ群が２個のベクトルを出力し得
るので、ベクトル出力の平均は２．５個である。ステッ
プ５１６は各ベクトルから１つの信号を選択し、Ｍ個の
コネクタピンの各々に入力信号を提供する。ステップ５
１８における結果として、Ｎ個のファンクションＩ／Ｏ
における信号はＭ個のコネクタピンにおいて利用可能に
なる。本発明の別の局面において、第２の（または第
（ｎ−１）番目の）スイッチレイヤーにおいて、第３の
スイッチ群に４０個のベクトルを提供するのに、１２個
のスイッチ群のみが必要とされる。つまり、８つのスイ
ッチ群が３２個のベクトルを第３のレイヤーに提供し、
４つのスイッチ群が８個のベクトルを提供する。

【０１１４】図１３は、ＳＯＣにおいて、Ｍ個のコネク
タピンからＮ個のファンクションＩ／Ｏへ信号をネット
ワークする方法を示すフローチャートである。ステップ
６００はＭ個のコネクタピンに入力信号を提供し、カウ
ンタをｄ＝１に設定する。ステップ６０２はＭ個の入力
信号を、それぞれが２ｉビットのベクトルと結合し、Ｍ
／２ｉ個のベクトルを形成する。ステップ６０４はステ
ップ６０２において形成された各ベクトルを、合計で２
ｉ回複製し、合計でＭ／２ｉ個のベクトルを形成する。
ステップ６０６は各ベクトルから１つの信号を選択し、
入力信号を次の段階に提供する。ステップ６０８はＭ個
の入力信号を１ビットから２ｉビットまでのベクトルに
結合し、合計でＮ／２ｉ個のベクトルを形成する。ステ
ップ６１０はステップ６０８において形成された各ベク
トルを、合計で２ｉ回複製し、Ｎ個のベクトルを形成す
る。ステップ６１２は各ベクトルから１つの信号を選択
し、入力信号を次の段階に提供する。

【０１１５】ステップ６１４は、本発明の方法をステッ
プ６０８からステップ６１２まで合計（ｎ−１）回サイ
クルさせる決定ブロックである。カウンタｄが（ｎ−
１）に等しくない場合、方法はステップ６１６に進み、
ここでカウンタｄは１を加えられ、方法はステップ６０
８に進む。カウンタがｄ＝（ｎ−１）である場合、方法
はステップ６１８に進み、その結果、各入力ノードはｎ
個の意志決定段階を介してＭ個の出力ノードの各々に選
択的に接続可能になる。

【０１１６】本発明のいくつかの局面において、ステッ
プ５００〜５１８はステップ６００〜６１８と同時に行
われる。それにより本発明の方法は、ファンクションＩ
／Ｏからコネクタピンへ、およびコネクタピンからファ
ンクションＩ／Ｏへの双方向の信号の流れを可能にす
る。本発明のいくつかの局面において、Ｎ＝６４、Ｍ＝
４０、ｎ＝３、ｉ＝２である。

【０１１７】図１４は、システムオンチップ（ＳＯＣ）
において、ｎ個の意志決定段階に亘って、高インピーダ
ンススイッチを用いて、Ｎ個のファンクションＩ／Ｏか
らＮ個の外部コネクタピンへ入力信号をクロスバーネッ
トワークする方法の別の実施態様を示す。ステップ７０
０はファンクションＩ／Ｏにおいて入力信号を提供し、
カウンタをｅ＝１に設定する。この時、Ｎ＝２^(n+i+1)
である。ステップ７０２はＮ個の入力信号の各々につい
て２ｉ個の信号通路を生成する。ステップ７０４は（２
ｉ）Ｎ個の入力信号を２ｉビットのベクトルと結合し、
Ｎ個のベクトルを形成する。ステップ７０６は各ベクト
ルから１つの信号を選択し、入力信号を次の段階に提供
する。ステップ７０８は、本発明の方法をステップ７０
２からステップ７０６まで合計ｎ回サイクルさせる決定
ブロックである。カウンタｅがｎに等しくない場合、方
法はステップ７１０に進み、ここでカウンタｅは１を加
えられ、方法はステップ７０２に進む。カウンタがｅ＝
ｎである場合、本発明の方法はステップ７１２に進む。
ステップ７１２において、結果として、Ｎ個のファンク
ションＩ／Ｏにおける信号はＮ個のコネクタピンにおい
て利用可能になる。

【０１１８】上のパラグラフで規定されたのと同じコン
セプトが、双方向スイッチ法、ならびに入力ノードと出
力ノードとの数が異なる場合のネットワーキングに応用
される。

【０１１９】上記の構造および方法の場合、内部ピンの
任意のサブセットが利用可能な外部Ｉ／Ｏに導かれ得
る。適切に設計された場合、この構造は、割り込み、Ｄ
ＭＡ要求信号、タイマ信号等をルートするための任意の
内部相互接続を形成するのにもまた使用され得る。ＳＯ
Ｃについての明白な利益は、システム設計者、ならびに
ＳＯＣ製造元にとってより単純なエンジニアリングおよ
び製造規定に極めて高度な柔軟性が与えられる点にあ
る。

【０１２０】シャープマイクロエレクトロニクステクノ
ロジー社のシステムオンチップチームは、一方では最大
の柔軟性を得るため高度な周辺装置を集積し、他方では
コストの低減を目指してピンカウントを減少するという
矛盾する要求を処理する、独自のアプローチを用いた。
オンチップ周辺装置を外部にインターフェースさせるた
めのクロスバースイッチを用いることで、システム設計
者およびＳＯＣ製造元は、設計要求を犠牲にすることな
く全体的な柔軟性を得る。本発明の他の変形例および実
施態様が当業者に思い浮かばれる。

【０１２１】チップ内部の６４個のファンクションＩ／
Ｏと４０個の外部接続ピンとの間にクロスバースイッチ
を含むシステムオンチップ（ＳＯＣ）が提供される。ク
ロスバースイッチにより、６４個のファンクションＩ／
Ｏのいずれかにある信号を任意のコネクタピンに送信で
きる。クロスバースイッチにより、４０個のコネクタピ
ンにある信号を、６４個の特定のファンクションＩ／Ｏ
のいずれかに送信できる。切り替えは４方向スイッチに
よって行われるので、階層的スイッチレイヤーの合計数
は３にまで減少される。並列で、逆方向に指向されたス
イッチのネットワークにより、入力信号が物理的Ｉ／Ｏ
に送信され、６４個のファンクションＩ／Ｏのいずれか
にスイッチされる。スイッチレイヤーを少なくすること
により、スイッチを渡る最小の時間遅延で接続が形成さ
れる。上述のクロスバーシステムに対応する方法も提供
される。

【０１２２】

【発明の効果】本発明によると、チップ内部の６４個の
ファンクションＩ／Ｏと４０個の外部接続ピンとの間に
クロスバースイッチを含むシステムオンチップ（ＳＯ
Ｃ）が提供される。クロスバースイッチにより、６４個
のファンクションＩ／Ｏのいずれかにある信号を任意の
コネクタピンに送信できる。クロスバースイッチによ
り、４０個のコネクタピンにある信号を、６４個の特定
のファンクションＩ／Ｏのいずれかに送信できる。切り
替えは４方向スイッチによって行われるので、階層的ス
イッチレイヤーの合計数は３にまで減少される。

【図面の簡単な説明】

【図１】ＡＲＭ７Ｔｈｕｍｂ^TMコアに基づくシャープ製
造のシステムオンチップのある実施例を示す図である
（従来技術）。

【図２】ダイスの各辺に沿って配置され、ダイス領域を
縮小して形成するボンドパッドを示す（従来技術）。

【図３】ダイス領域を減少する千鳥配列状のパッドレイ
アウトを示す図である（従来技術）。

【図４】本発明の、簡略化された階層的切り替え構成を
示す図である。

【図５】本発明による、第１スイッチレイヤーにおける
１６個のノードから１６個のスイッチへのコネクション
を示す図である。

【図６】第１レイヤーのスイッチと第２レイヤーのスイ
ッチとの間に形成されたコネクションの図である。

【図７】時間遅延の小さな、完全なシステムオンチップ
（ＳＯＣ）クロスバー切り替えネットワークを示す図で
ある。

【図８】本発明の特定的なアプリケーションとして、Ｎ
個のファンクションＩ／ＯをＭ個の物理的Ｉ／Ｏに接続
するクロスバー接続ネットワーク（Ｍ＜Ｎ）を備えたＳ
ＯＣを示す図である。

【図９】図８のネットワークに対して逆方向に指向され
た第２の切り替えネットワークの追加を示す図である。

【図１０】ＳＯＣにおいて、ｎ段階の意志決定段階で、
Ｎ個の入力ノードからの入力信号をＮ個の出力ノードに
クロスバーネットワークする方法を示すフローチャート
である。

【図１１】ＳＯＣにおいて、出力ノードにおける信号が
入力ノードに提供される方法を示すフローチャートであ
る。

【図１２】ＳＯＣにおいて、ｎ段階の意志決定段階で、
ＩＣ内のＮ個のファンクションＩ／ＯからＭ個の外部コ
ネクタピンへとクロスバーネットワークする方法を示す
フローチャートである。

【図１３】ＳＯＣにおいて、Ｍ個のコネクタピンからの
信号をＮ個のファンクションＩ／Ｏに提供する方法を示
すフローチャートである。

【図１４】高インピーダンススイッチを用いて、ｎ段階
の意志決定段階で、ＳＯＣ内のＮ個のファンクションＩ
／Ｏからの信号をＮ個の外部コネクタピンへとクロスバ
ーネットワークする方法の異なる実施形態を示す図であ
る。

【符号の説明】

１０ ４方向スイッチのモジュラーアレイ１０ １２ 第１のレイヤー １４ 入力ピン １６ スイッチＵ₀ １８ スイッチＵ₁ ２０ スイッチＵ₂ ２２ 第２のレイヤー ２４ スイッチＶ₀ ２６ スイッチＶ₁ ２８ スイッチＶ₂ ３０ 第３のレイヤー ３２ スイッチＷ₀ ３４ スイッチＷ₁ ４８ 第１スイッチレイヤー ４９ ノード ５０ スイッチ群１ ５２ スイッチ群２ ５４ スイッチ群３ ５６ スイッチ群４ ７０ 第２レイヤー ７２、７４、７６、７８ スイッチ群 ７９ 制御入力 １００ システムオンチップ（ＳＯＣ）クロスバー切り
替えネットワーク １０２ 入力ノード １０４ ピン １０６ 第１スイッチレイヤー １０８ 第２スイッチレイヤー １１０ 第３スイッチレイヤー ２２０ ネットワーク ２５０ 第２の切り替えネットワーク ２５２ 第１スイッチ群 ２５４、２５６ スイッチレイヤー ２６０、２６２、２６４、２６６ 第２レイヤーのスイ
ッチ群

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラエド サバ アメリカ合衆国 ワシントン 98683， バンクーバー， ナンバーイー４， エス イー 136ティーエイチ アベニュー 905

Claims (21)

【特許請求の範囲】
1. 【請求項１】 時間遅延の小さなシステムオンチップ
   （ＳＯＣ）クロスバー切り替えネットワークであって、
   該切り替えネットワークは、 Ｎ個の入力ノードと、 Ｎ個の出力ノードと、 該入力ノードと該出力ノードとの間で信号を多重化する
   Ｎ個のスイッチからなるｎ個のレイヤーと、を含み、 各スイッチが該入力ノードに動作可能に接続された２ｉ
   個の信号入力を有し、該スイッチの各々が入力信号を多
   重化して、信号出力において出力信号を提供し、該スイ
   ッチの各々が、どの入力信号が該スイッチによって出力
   されるかを選択するｉ個の制御入力を有し、 Ｎ＝２^(n+i+1)であり、それにより、該出力ノードの各
   々が該入力ノードのいずれかに接続可能である、切り替
   えネットワーク。
2. 【請求項２】 各スイッチレイヤーの間に（Ｎ×２ｉ）
   個の動作接続を更に含み、前記入力ノードと第１のスイ
   ッチレイヤーとの間に動作接続を含む、請求項１に記載
   のＳＯＣ切り替えネットワーク。
3. 【請求項３】 Ｎ＝６４、ｉ＝２、ｎ＝３である、請求
   項１に記載のＳＯＣ切り替えネットワーク。
4. 【請求項４】 第２のネットワークを含む前記ＳＯＣ切
   り替えネットワークであって、該第２のネットワーク
   は、 前記出力ノードと前記入力ノードとの間で信号を多重化
   するＮ個のスイッチからなるｎ個のレイヤーを含み、 各スイッチが該出力ノードに動作可能に接続された２ｉ
   個の信号入力を有し、該スイッチの各々が該入力信号を
   多重化して、信号出力において出力信号を提供し、該ス
   イッチの各々は、該スイッチによってどの入力信号を出
   力するかを選択するｉ個の制御入力を有し、 Ｎ＝２^(n+i+1)であり、それにより、該入力ノードの各
   々は該出力ノードのいずれかに接続可能である、請求項
   １に記載のＳＯＣ切り替えネットワーク。
5. 【請求項５】 前記第１レイヤーのスイッチが４個の群
   に編成され、前記入力ノードが４個の信号からなるベク
   トルを対応するスイッチ群に提供する４個の群に編成さ
   れるＳＯＣ切り替えネットワークであって、該第１レイ
   ヤーのスイッチが以下のように動作可能に接続される、
   すなわち、 ノード０〜３は、４個の入力ベクトルを受け取る該第１
   スイッチ群の４個の入力に動作可能に接続され、該第１
   スイッチ群の各スイッチが１つの入力ベクトルを受け取
   り、該第１スイッチ群が４個の出力を有し、該スイッチ
   の各々についての１つの出力がノード０〜３からの選択
   可能な信号を提供し、 ノード４〜７は、４個の入力ベクトルを受け取る第２ス
   イッチ群の４個の入力に動作可能に接続され、該第２ス
   イッチ群の４個の出力がノード４〜７からの選択可能な
   信号を提供し、 ノード８〜１１は、４個の入力ベクトルを受け取る第３
   スイッチ群の４個の入力に動作可能に接続され、該第３
   スイッチ群の４個の出力がノード８〜１１からの選択可
   能な信号を提供し、 ノード１２〜１５は、４個の入力ベクトルを受け取る第
   ４スイッチ群の４個の入力に動作可能に接続され、該第
   ４スイッチ群の４個の出力がノード１２〜１５からの選
   択可能な信号を提供し、 該第１から第４までのスイッチ群の出力が結合されて、
   第２レイヤーの入力ベクトルを形成し、それによりノー
   ド０〜１５からの選択可能な信号が提供され、 ノード１６〜６３は、上記のように、４個のノードから
   なる群としてそれぞれスイッチ群５〜１６に動作可能に
   接続され、ノード１６〜１９は第５スイッチ群に動作可
   能に接続され、ノード２０〜２３は第６スイッチ群に動
   作可能に接続され、ノード２４〜２７は第７スイッチ群
   に動作可能に接続され、ノード２８〜３１は第８スイッ
   チ群に動作可能に接続され、該第５から第８までのスイ
   ッチ群の出力は結合されてノード１６〜３１からの選択
   可能な信号からなる第２レイヤー入力ベクトルを形成
   し、 ノード３２〜３５は第９スイッチ群に動作可能に接続さ
   れ、ノード３６〜３９は第１０スイッチ群に動作可能に
   接続され、ノード４０〜４３は第１１スイッチ群に動作
   可能に接続され、ノード４４〜４７は第１２スイッチ群
   に動作可能に接続され、該第９から第１２までのスイッ
   チ群の出力は結合されてノード３２〜４７からの選択可
   能な信号からなる第２レイヤー入力ベクトルを形成し、 ノード４８〜５１は第１３スイッチ群に動作可能に接続
   され、ノード５２〜５５は第１４スイッチ群に動作可能
   に接続され、ノード５６〜５９は第１５スイッチ群に動
   作可能に接続され、ノード６０〜６３は第１６スイッチ
   群に動作可能に接続され、該第１３から第１６までのス
   イッチ群の出力は結合されてノード４８〜６３からの選
   択可能な信号からなる第２レイヤー入力ベクトルを形成
   し、それにより、該第１スイッチレイヤーが、信号から
   なる６４個のベクトルを受け取る、および多重化された
   信号からなる６４個のベクトルを出力する、請求項３に
   記載のＳＯＣ切り替えネットワーク。
6. 【請求項６】 第２レイヤーのスイッチが４個のスイッ
   チからなる群に編成され、該スイッチの各々が、第１レ
   イヤーのスイッチから第２レイヤー入力ベクトルを受け
   取る４個の入力を有し、該スイッチ群の各々が第３レイ
   ヤー入力ベクトルを提供する４個の出力を有し、該第２
   レイヤースイッチ群が以下のように動作可能に接続され
   る、すなわち、 第２レイヤー第１スイッチ群が、該第１レイヤーの第１
   から第４までのスイッチ群からの４個の第２レイヤー入
   力ベクトルを受け取り、該第２レイヤー第１スイッチ群
   が４個の出力を有し、それにより、各出力信号がノード
   ０〜１５からの選択可能なビットを含み、 第２レイヤー第２スイッチ群が、該第１レイヤーの第５
   から第８までのスイッチ群からの４個の第２レイヤー入
   力ベクトルを受け取り、該第２レイヤー第２スイッチ群
   が４個の出力を有し、それにより、各出力信号がノード
   １６〜３１からの選択可能なビットを含み、 第２レイヤー第３スイッチ群が、該第１レイヤーの第９
   から第１２までのスイッチ群からの４個の第２レイヤー
   入力ベクトルを受け取り、該第２レイヤー第３スイッチ
   群が４個の出力を有し、それにより、各出力信号がノー
   ド３２〜４７からの選択可能なビットを含み、 第２レイヤー第４スイッチ群が、該第１レイヤーの第１
   ３から第１６までのスイッチ群からの４個の第２レイヤ
   ー入力ベクトルを受け取り、該第２レイヤー第４スイッ
   チ群が４個の出力を有し、それにより、各出力信号がノ
   ード４８〜６３からの選択可能なビットを含み、 該第２レイヤーの第１から第４までのスイッチ群の各々
   からの１つの出力信号が結合されて、第３レイヤー入力
   ベクトルを形成し、それにより、ノード０〜６３からの
   選択可能信号が提供され、 第２レイヤースイッチ群５〜１６はそれぞれ、上記のよ
   うに、４個のスイッチからなる群として第１レイヤース
   イッチ群１〜１６に動作可能に接続され、第２レイヤー
   第５スイッチ群は、第１レイヤーの第１から第４までの
   スイッチ群からの４個のベクトルを受け取って、４個の
   出力を提供し、第２レイヤー第６スイッチ群は、第１レ
   イヤーの第５から第８までのスイッチ群からの４個のベ
   クトルを受け取って、４個の出力を提供し、第２レイヤ
   ー第７スイッチ群は、第１レイヤーの第９から第１２ま
   でのスイッチ群からの４個のベクトルを受け取って、４
   個の出力を提供し、第２レイヤー第８スイッチ群は、第
   １レイヤーの第１３から第１６までのスイッチ群からの
   ４個のベクトルを受け取って、４個の出力を提供し、 該第２レイヤーの第５から第８までのスイッチ群の各々
   からの１つの出力信号が結合されて、第３レイヤー入力
   ベクトルを形成し、それにより、ノード０〜６３からの
   選択可能信号が提供され、 第２レイヤー第９スイッチ群は、第１レイヤーの第１か
   ら第４までのスイッチ群から４個のベクトルを受け取っ
   て、４個の出力を提供し、第２レイヤー第１０スイッチ
   群は、第１レイヤーの第５から第８までのスイッチ群か
   ら４個のベクトルを受け取って、４個の出力を提供し、
   第２レイヤー第１１スイッチ群は、第１レイヤーの第９
   から第１２までのスイッチ群から４個のベクトルを受け
   取って、４個の出力を提供し、第２レイヤー第１２スイ
   ッチ群は、第１レイヤーの第１３から第１６までのスイ
   ッチ群から４個のベクトルを受け取って、４個の出力を
   提供し、 該第２レイヤーの第９から第１２までのスイッチ群の各
   々からの１つの出力信号が結合されて、第３レイヤー入
   力ベクトルを形成し、それにより、ノード０〜６３から
   の選択可能信号が提供され、 第２レイヤー第１３スイッチ群は、第１レイヤーの第１
   から第４までのスイッチ群から４個のベクトルを受け取
   って、４個の出力を提供し、第２レイヤー第１４スイッ
   チ群は、第１レイヤーの第５から第８までのスイッチ群
   から４個のベクトルを受け取って、４個の出力を提供
   し、第２レイヤー第１５スイッチ群は、第１レイヤーの
   第９から第１２までのスイッチ群から４個のベクトルを
   受け取って、４個の出力を提供し、第２レイヤー第１６
   スイッチ群は、第１レイヤーの第１３から第１６までの
   スイッチ群から４個のベクトルを受け取って、４個の出
   力を提供し、 該第２レイヤーの第１３から第１６までのスイッチ群の
   各々から１つの出力信号を結合して第３レイヤー入力ベ
   クトルを形成し、それにより、ノード０〜６３の選択可
   能な信号が提供され、それにより、該第２レイヤーのス
   イッチは信号からなる６４個のベクトルを受け取り、多
   重化された信号からなる６４個のベクトルを出力する、
   請求項５に記載のＳＯＣ切り替えネットワーク。
7. 【請求項７】 ＳＯＣ切り替えネットワークであって、
   第３レイヤーのスイッチが４個のスイッチからなる群に
   編成され、該スイッチの各々が第２レイヤーのスイッチ
   から第３レイヤー入力ベクトルを受け取る４個の入力を
   有し、該スイッチ群の各々が出力ノードベクトルを提供
   する４個の出力を有し、該第３レイヤースイッチ群が以
   下のように接続される、つまり、 第３レイヤー第１スイッチ群が、該第２レイヤーの第１
   から第４までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第１スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ０〜３に動作可能に接続された４個の出力を有し、それ
   により、各出力ノードベクトルがノード０〜６３からの
   選択可能なビットを含み、 第３レイヤー第２スイッチ群が、該第２レイヤーの第１
   から第４までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第２スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ４〜７に動作可能に接続された４個の出力を有し、それ
   により、各出力ノードベクトルがノード０〜６３からの
   選択可能なビットを含み、 第３レイヤー第３スイッチ群が、該第２レイヤーの第１
   から第４までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第３スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ８〜１１に動作可能に接続された４個の出力を有し、そ
   れにより、各出力ノードベクトルがノード０〜６３から
   の選択可能なビットを含み、 第３レイヤー第４スイッチ群が、該第２レイヤーの第１
   から第４までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第４スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   １２〜１５に動作可能に接続された４個の出力を有し、
   それにより、各出力ノードベクトルがノード０〜６３か
   らの選択可能なビットを含み、 第３レイヤー第５スイッチ群が、該第２レイヤーの第５
   から第８までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第５スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   １６〜１９に動作可能に接続された４個の出力を有し、
   それにより、各出力ノードベクトルがノード０〜６３か
   らの選択可能なビットを含み、 第３レイヤー第６スイッチ群が、該第２レイヤーの第５
   から第８までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第６スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ２０〜２３に動作可能に接続された４個の出力を有し、
   それにより、各出力ノードベクトルがノード０〜６３か
   らの選択可能なビットを含み、 第３レイヤー第７スイッチ群が、該第２レイヤーの第５
   から第８までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第７スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ２４〜２７に動作可能に接続された４個の出力を有し、
   それにより、各出力ノードベクトルがノード０〜６３か
   らの選択可能なビットを含み、 第３レイヤー第８スイッチ群が、該第２レイヤーの第５
   から第８までのスイッチ群からの４個の第３レイヤー入
   力ベクトルを受け取り、該第３レイヤー第８スイッチ群
   が、出力ノードベクトルを提供する対応する出力ノード
   ２８〜３１に動作可能に接続された４個の出力を有し、
   それにより、各出力ノードベクトルがノード０〜６３か
   らの選択可能なビットを含み、 第３レイヤー第９スイッチ群が、該第２レイヤーの第９
   から第１２までのスイッチ群からの４個の第３レイヤー
   入力ベクトルを受け取り、該第３レイヤー第９スイッチ
   群が、出力ノードベクトルを提供する対応する出力ノー
   ド３２〜３５に動作可能に接続された４個の出力を有
   し、それにより、各出力ノードベクトルがノード０〜６
   ３からの選択可能なビットを含み、 第３レイヤー第１０スイッチ群が、該第２レイヤーの第
   ９から第１２までのスイッチ群からの４個の第３レイヤ
   ー入力ベクトルを受け取り、該第３レイヤー第１０スイ
   ッチ群が、出力ノードベクトルを提供する対応する出力
   ノード３６〜３９に動作可能に接続された４個の出力を
   有し、それにより、各出力ノードベクトルがノード０〜
   ６３からの選択可能なビットを含み、 第３レイヤー第１１スイッチ群が、該第２レイヤーの第
   ９から第１２までのスイッチ群からの４個の第３レイヤ
   ー入力ベクトルを受け取り、該第３レイヤー第１１スイ
   ッチ群が、出力ノードベクトルを提供する対応する出力
   ノード４０〜４３に動作可能に接続された４個の出力を
   有し、それにより、各出力ノードベクトルがノード０〜
   ６３からの選択可能なビットを含み、 第３レイヤー第１２スイッチ群が、該第２レイヤーの第
   ９から第１２までのスイッチ群からの４個の第３レイヤ
   ー入力ベクトルを受け取り、該第３レイヤー第１２スイ
   ッチ群が、出力ノードベクトルを提供する対応する出力
   ノード４４〜４７に動作可能に接続された４個の出力を
   有し、それにより、各出力ノードベクトルがノード０〜
   ６３からの選択可能なビットを含み、 第３レイヤー第１３スイッチ群が、該第２レイヤーの第
   １３から第１６までのスイッチ群からの４個の第３レイ
   ヤー入力ベクトルを受け取り、該第３レイヤー第１３ス
   イッチ群が、出力ノードベクトルを提供する対応する出
   力ノード４８〜５１に動作可能に接続された４個の出力
   を有し、それにより、各出力ノードベクトルがノード０
   〜６３からの選択可能なビットを含み、 第３レイヤー第１４スイッチ群が、該第２レイヤーの第
   １３から第１６までのスイッチ群からの４個の第３レイ
   ヤー入力ベクトルを受け取り、該第３レイヤー第１４ス
   イッチ群が、出力ノードベクトルを提供する対応する出
   力ノード５２〜５５に動作可能に接続された４個の出力
   を有し、それにより、各出力ノードベクトルがノード０
   〜６３からの選択可能なビットを含み、 第３レイヤー第１５スイッチ群が、該第２レイヤーの第
   １３から第１６までのスイッチ群からの４個の第３レイ
   ヤー入力ベクトルを受け取り、該第３レイヤー第１５ス
   イッチ群が、出力ノードベクトルを提供する対応する出
   力ノード５６〜５９に動作可能に接続された４個の出力
   を有し、それにより、各出力ノードベクトルがノード０
   〜６３からの選択可能なビットを含み、 第３レイヤー第１６スイッチ群が、該第２レイヤーの第
   １３から第１６までのスイッチ群からの４個の第３レイ
   ヤー入力ベクトルを受け取り、該第３レイヤー第１６ス
   イッチ群が、出力ノードベクトルを提供する対応する出
   力ノード６０〜６３に動作可能に接続された４個の出力
   を有し、それにより、各出力ノードベクトルがノード０
   〜６３からの選択可能なビットを含む、請求項６に記載
   のＳＯＣ切り替えネットワーク。
8. 【請求項８】 時間遅延の小さなシステムオンチップ
   （ＳＯＣ）クロスバー切り替えネットワークであって、
   該クロスバー切り替えネットワークは、 Ｎ個の入力ノードと、 Ｎ個の出力ノードと、 該入力ノードと該出力ノードとの間の信号を多重化する
   Ｎ個の高インピーダンススイッチからなるｎ個のレイヤ
   ーと、 各スイッチが、１つの対応する入力ノードに動作可能に
   接続された１つの信号入力を有し、該スイッチの各々が
   ２ｉ個の信号出力を有し、該スイッチの各々が、該出力
   の１つにおいて入力信号を選択的に提供し、該スイッチ
   の各々が、どの出力が選択されるかを選択するｉ個の制
   御入力を有し、 Ｎ＝２^(n+i+1)であり、それにより、該出力ノードの各
   々が該入力ノードのいずれかに接続可能である、システ
   ムオンチップ（ＳＯＣ）クロスバー切り替えネットワー
   ク。
9. 【請求項９】 時間遅延の小さなシステムオンチップ
   （ＳＯＣ）クロスバー接続ネットワークであって、該ク
   ロスバー接続ネットワークは、 ＩＣ内部のＮ個のファンクション入出力（Ｉ／Ｏ）ノー
   ドと、 ＩＣに物理的にアクセスするＭ個のＩ／Ｏピンと、 該入力ノードと該スイッチレイヤーとの間で信号を多重
   化するＮ個のスイッチからなる（ｎ−１）個のレイヤー
   と、 該最後のスイッチレイヤーから該Ｍ個の物理的ピンへと
   信号を多重化するＭ個のスイッチからなる１つの最終レ
   イヤーと、を含み、 ＭがＮより小さく、 Ｎ＝２^(n+i+1)であり、 各スイッチが、該入力ノードに動作可能に接続された２
   ｉ個の信号入力を有し、該スイッチの各々が入力信号を
   多重化して、信号出力において出力信号を提供し、該ス
   イッチの各々が、どの入力信号が該スイッチによって出
   力されるかを選択するｉ個の制御入力を有し、それによ
   り、複数の該出力ノードがより多くの数の複数の入力ノ
   ードに接続可能である、システムオンチップ（ＳＯＣ）
   クロスバー接続ネットワーク。
10. 【請求項１０】 （Ｎ×２ｉ）個の動作接続であって、
    ２ｉ個の動作接続からなるセットにグループ化され、前
    記スイッチレイヤー間ならびに前記ファンクションＩ／
    Ｏと第１レイヤーのスイッチとの間にＮ個のベクトルを
    形成する（Ｎ×２ｉ）個の動作接続を更に含む、請求項
    ９に記載のＳＯＣ切り替えネットワーク。
11. 【請求項１１】 前記物理的ピンにおいて前記ファンク
    ションＩ／Ｏに信号を入力する第２のネットワークを含
    む前記ＳＯＣ切り替えネットワークであって、該第２の
    ネットワークが、 前記Ｍ個の物理的ピンから前記（ｎ−１）個のスイッチ
    レイヤーへの信号を多重化するＭ個のスイッチからなる
    １個のレイヤーと、 該スイッチレイヤーと該入力ノードとの間の信号を多重
    化するＮ個のスイッチからなる（ｎ−１）個のレイヤー
    と、を含み、 Ｎ＝２^(n+i+1)であり、 各スイッチが、該出力ノードに動作可能に接続された２
    ｉ個の信号入力を有し、該スイッチの各々が入力信号を
    多重化して、信号出力において出力信号を提供し、該ス
    イッチの各々が、どの入力信号が該スイッチによって出
    力されるかを選択するｉ個の制御入力を有し、それによ
    り、該ピンの各々における信号が該ファンクションＩ／
    Ｏのいずれかに動作可能に接続可能である、請求項９に
    記載のＳＯＣ切り替えネットワーク。
12. 【請求項１２】 Ｎ＝６４、Ｍ＝４０、ｉ＝２、ｎ＝３
    である、請求項９に記載のＳＯＣ切り替えネットワー
    ク。
13. 【請求項１３】 システムオンチップ（ＳＯＣ）におい
    て、ｎ段階の意思決定段階で、Ｎ個の入力ノードからＮ
    個の出力ノードへと入力信号をクロスバーネットワーク
    するための方法であって、Ｎ＝２^(n+i+1)であって、該
    方法は、 ａ）Ｎ個の入力信号と２ｉビットのベクトルをそれぞれ
    結合して、（Ｎ／２ｉ）個のベクトルを形成するステッ
    プと、 ｂ）該ステップａ）の各ベクトルを合計２ｉ回複製し、
    合計Ｎ個のベクトルを形成するステップと、 ｃ）各ベクトルから１つの信号を選択し、次の段階に入
    力信号を提供するステップと、 ｄ）該ステップａ）から該ステップｃ）までを合計ｎ回
    繰り返し、それにより、各出力ノードがｎ段階の意思決
    定段階を介して該Ｎ個の入力ノードの各々に選択的に接
    続可能となるステップと、を含む方法。
14. 【請求項１４】 Ｎ＝６４、ｉ＝２、ｎ＝３である、請
    求項１３に記載の方法。
15. 【請求項１５】 前記出力ノードにおける入力信号が前
    記入力ノードに提供され、 ｅ）Ｎ個の入力信号と２ｉビットのベクトルをそれぞれ
    結合して、（Ｎ／２ｉ）個のベクトルを形成するステッ
    プと、 ｆ）該ステップｅ）の各ベクトルを合計２ｉ回複製し、
    合計Ｎ個のベクトルを形成するステップと、 ｇ）各ベクトルから１つの信号を選択し、次の段階に入
    力信号を提供するステップと、 ｈ）該ステップｅ）から該ステップｇ）までを合計ｎ回
    繰り返し、それにより、各入力ノードがｎ段階の意思決
    定段階を介して該Ｎ個の出力ノードの各々に選択的に接
    続可能となるステップと、を含む請求項１３に記載の方
    法。
16. 【請求項１６】 前記ステップａ）から前記ステップ
    ｄ）までのステップが前記ステップｅ）から前記ステッ
    プｈ）までのステップと同時に行われ、それにより、前
    記方法が前記入力ノードから前記出力ノードへおよび該
    出力ノードから該入力ノードへの双方向の信号の流れを
    可能にする、請求項１５に記載の方法。
17. 【請求項１７】 システムオンチップ（ＳＯＣ）におい
    て、ＩＣ内のＮ個のファンクションＩ／Ｏからの入力信
    号をＭ個の外部コネクタピンへと、ｎ段階の意思決定段
    階でクロスバーネットワークするための方法であって、
    Ｎ＝２^{(n+i+1 )}であって、該方法は、 ａ）Ｎ個の入力信号と２ｉビットのベクトルをそれぞれ
    結合して、（Ｎ／２ｉ）個のベクトルを形成するステッ
    プと、 ｂ）該ステップａ）の各ベクトルを合計２ｉ回複製し、
    合計Ｎ個のベクトルを形成するステップと、 ｃ）各ベクトルから１つの信号を選択し、次の段階に入
    力信号を提供するステップと、 ｄ）該ステップａ）から該ステップｃ）までを合計（ｎ
    −１）回サイクルするステップと、 ｅ）Ｎ個の入力信号と２ｉビットのベクトルをそれぞれ
    結合して、Ｎ／２ｉ個のベクトルを形成するステップ
    と、 ｆ）該ステップｅ）の各ベクトルを少なくとも合計（Ｍ
    ／Ｎ）２ｉ回複製し、合計Ｍ個のベクトルを形成するス
    テップと、 ｇ）各ベクトルから１つの信号を選択して該Ｍ個のコネ
    クタピンの各々に入力信号を提供し、それにより、Ｎ個
    のファンクションＩ／Ｏにおける信号がＭ個のコネクタ
    ピンにおいて利用可能になるステップと、を含む方法。
18. 【請求項１８】 入力信号がＭ個のコネクタピンからＮ
    個のファンクションＩ／Ｏへとネットワーキングされる
    方法であって、該方法は、 ｈ）該Ｍ個の入力信号と２ｉビットのベクトルをそれぞ
    れ結合して、Ｍ／２ｉ個のベクトルを形成するステップ
    と、 ｉ）該ステップｈ）の各ベクトルを合計２ｉ回複製し、
    合計Ｍ個のベクトルを形成するステップと、 ｊ）該各ベクトルから１つの信号を選択し、次の段階に
    入力信号を提供するステップと、 ｋ）Ｍ個の入力信号と１〜２ｉビットのベクトルを結合
    して、合計（Ｎ／２ｉ）個のベクトルを形成するステッ
    プと、 ｌ）該ステップｋ）において形成された各ベクトルを合
    計２ｉ回複製し、合計Ｎ個のベクトルを形成するステッ
    プと、 ｍ）該各ベクトルから１つの信号を選択し、次の段階に
    入力信号を提供するステップと、 ｎ）ステップｋ）からステップｍ）までを合計（ｎ−
    １）回繰り返し、それにより、各入力ノードがｎ段階の
    意思決定段階を介して該Ｍ個の出力ノードの各々に選択
    的に接続可能となるステップと、を含む請求項１７に記
    載の方法。
19. 【請求項１９】 前記ステップａ）から前記ステップ
    ｇ）までのステップが前記ステップｈ）から前記ステッ
    プｍ）までのステップと同時に行われ、それより、前記
    方法がファンクションＩ／Ｏからコネクタピンへ、およ
    びコネクタピンからファンクションＩ／Ｏへの双方向の
    信号を流れを可能にする、請求項１８に記載の方法。
20. 【請求項２０】 Ｎ＝６４、Ｍ＝４０、ｎ＝３、ｉ＝２
    である、請求項１７に記載の方法。
21. 【請求項２１】 システムオンチップ（ＳＯＣ）におい
    て、ｎ段階の意志決定段階で、ＩＣ内のＮ個のファンク
    ションＩ／ＯからＮ個の外部コネクタピンへと入力信号
    をクロスバーネットワークするための方法であって、Ｎ
    ＝２^(n+i+1)であって、該方法は、 ａ）Ｎ個の入力信号の各々について２ｉ個の信号通路を
    生成するステップと、 ｂ）（２ｉ）Ｎ個の入力信号と２ｉビットのベクトルを
    結合し、Ｎ個のベクトルを形成するステップと、 ｃ）該各ベクトルから１つの信号を選択して、次の段階
    に入力信号を提供するステップと、 ｄ）該ステップａ）から該ステップｃ）までのステップ
    を合計ｎ回繰り返し、それにより、各入力ノードがｎ個
    の意志決定ステップを介してＮ個の出力ノードの各々に
    選択的に接続可能になるステップと、を含む方法。