JPH11251442A - 再構成可能プロセッサデバイス - Google Patents

再構成可能プロセッサデバイス

Info

Publication number
JPH11251442A
JPH11251442A JP10359745A JP35974598A JPH11251442A JP H11251442 A JPH11251442 A JP H11251442A JP 10359745 A JP10359745 A JP 10359745A JP 35974598 A JP35974598 A JP 35974598A JP H11251442 A JPH11251442 A JP H11251442A
Authority
JP
Japan
Prior art keywords
input
alu
bit
instruction
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10359745A
Other languages
English (en)
Other versions
JP4230580B2 (ja
Inventor
Alan David Marshall
アラン・デイヴィッド・マーシャル
Anthony Stansfield
アンソニー・スタンスフィールド
Jean Vuillemin
ジャン・ビュレミ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9811776.5A external-priority patent/GB9811776D0/en
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11251442A publication Critical patent/JPH11251442A/ja
Application granted granted Critical
Publication of JP4230580B2 publication Critical patent/JP4230580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/527—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
    • G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17752—Structural details of configuration resources for hot reconfiguration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 低コストかつ高機能の再構成可能なプロセッ
サデバイスを提供すること。 【解決手段】複数の処理デバイスと該処理デバイス間の
相互接続を提供する接続マトリクスと該接続マトリクス
の構成を規定する手段とを備えた再構成可能デバイス。
前記処理デバイスの各々は入力オペランドについて関数
を実行して出力を生成するよう構成された算術論理演算
装置を備えている。前記入力オペランドは各サイクルで
同一経路上の相互接続から前記算術論理演算装置への入
力として提供される。前記処理デバイスのうちの第１の
処理デバイスの出力を該処理デバイスのうちの第２の処
理デバイスへと経路指定して前記第２の処理デバイスに
より実行される関数を決定する手段により、動的命令が
イネーブルにされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、再構成可能プロセ
ッサデバイスに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
プロセッサ（例えばIntel社のPentium II（PentiumはIn
tel社の商標）等）は汎用デバイスである。これは、特
定のタスク用に最適化されるものではなく、非常に広範
な機能を実施するようプログラムすることが可能なもの
である。
【０００３】従来のプロセッサの汎用アーキテクチャの
結果として、特定のタスクについてのプロセッサの性能
は、該特定のタスクを実行するよう設計されたハードウ
ェアよりもはるかに劣るものとなる。これは、汎用プロ
セッサのアーキテクチャが、タスクの構造に従っていな
いためではなく、タスク中にひどく酷使されると共に必
然的に伴う大容量メモリリソースに対する呼び出しを極
めて頻繁に行う複合ＡＬＵ（算術論理演算装置）に依存
するためである。かかるタスクが膨大な計算上の負荷を
伴うものである場合には、汎用プロセッサを用いる方法
は特に不適切なものとなる。
【０００４】定期的な実行を必要とするタスクが存在す
る場合、適切な方法は、該タスクに特定に最適化された
回路を提供することであろう。典型的な方法は、汎用プ
ロセッサと共にコプロセッサまたはＡＳＩＣ（特定用途
向けＩＣ）という形でかかる回路を提供することであ
り、これにより、コプロセッサまたはＡＳＩＣが最適化
されることになるタスクを汎用プロセッサにより該コプ
ロセッサ又はＡＳＩＣへと経路指定することが可能とな
る。
【０００５】ＡＳＩＣは特定のタスクについては最適な
ものであるが、特定のタスク用に構築されたものである
が故に、他の計算処理タスクについては、概して低性能
のものとなり、又は全く機能しないものとなる。この２
つの極端な例、即ち、固定された構成を有するＡＳＩＣ
と（１サイクルにつきシリコンの「構成」しか存在しな
いものと考えられる）従来のプロセッサとの間には有利
な可能性が存在する。この中間の可能性が再構成可能デ
バイスであり、これらは、所定の構成を有するが、必要
に応じて異なる所定の構成へと再構成することが可能な
ものである。したがって、再構成可能デバイスは、適切
な再構成により現在の計算上の必要性を満たすようその
ハードウェアリソースを変更するコンピュータの可能性
を提供するものとなる。
【０００６】商業的に成功を収めた形の再構成可能デバ
イスは、フィールドプログラマブルゲートアレイ（ＦＰ
ＧＡ）である。かかるデバイスは、構成可能な相互接続
ネットワークに組み込まれた構成可能な処理要素の集合
体からなる。相互接続構成を記述するために構成メモリ
が配設され、該メモリにはＳＲＡＭが使用されることが
多い。これらのデバイスは、微細粒構造を有するもので
あり、ＦＰＧＡの各処理素子は、典型的には、構成可能
なゲートである。したがって、処理は、中央ＡＬＵに集
中されるのではなくデバイスに分散され、該デバイスの
シリコン領域がより有効に利用される。市販のＦＰＧＡ
シリーズの一例として、Xilinx 4000シリーズがある。
【０００７】かかる再構成可能デバイスは、プロセッサ
又はＡＳＩＣが使用されるあらゆる計算用途に概ね使用
することができる。しかしながら、かかるデバイスに特
に適した用途は、計算上の負荷が大きなタスクではある
が目的別に構築されるＡＳＩＣに値するほど一般的では
ないタスクを扱うためのコプロセッサとしての用途であ
る。したがって、再構成可能なコプロセッサは、異なる
ときに異なる構成でプログラムすることが可能であり、
該構成の各々は、計算上の負荷の大きな異なるタスクの
実行に適合するものであり、これにより、全体的なコス
トを著しく増大させることなく、汎用プロセッサのみの
場合よりも一層優れた効率が提供される。最近のＦＰＧ
Ａデバイスでは、その目的が動的な再構成にあり、この
場合には、コードの実行中に一部又は全体の再構成が提
供され、これにより、時間多重化(time-multiplexing)
を用いて、１つのコードを実行する異なる段階で異なる
サブタスクにとって最適化された構成を提供することが
可能となる。
【０００８】ＦＰＧＡデバイスは、特定種類の計算タス
クに特に適したものとはならない。個々の計算要素が極
めて小さく、そのデータパスが極めて狭く、それらの多
くが必要とされるため、構成プロセスにおいて多数の演
算が必要となる。これらの構造は、小さなデータ要素に
ついて演算を行うタスクであってサイクル間で規則正し
いタスクには比較的有効であるが、大きなデータ要素を
伴う不規則なタスクには不十分なものとなる。かかるタ
スクもまた、汎用プロセッサでは良好に処理されないこ
とが多く、（例えば画像処理等において）相当重要性の
高いものとなり得る。
【０００９】代替的な再構成可能なアーキテクチャがこ
れまでに提案されている。その一例として、カリフォル
ニア大学バークレー校で開発されたＰＡＤＤＩアーキテ
クチャであり、これについては、D.Chen及びJ.Rabaeyに
よる「A Reconfigurable Multiprocessor IC for Rapid
Prototyping of Real Time Data Paths」（ISSCC, 199
2年2月）、並びに、A.Yeung及びJ.Rabaeyによる「A Dat
a-Driven Architecture for Rapid Prototyping of Hig
h Throughput DSP Algorithms」（IEEE VLSI Signal Pr
ocessing Workshop、1992年10月）に記載されている。
該アーキテクチャは、高速リアルタイムＤＳＰシステム
のプロトタイプ向けのものであり、そのＤＳＰアルゴリ
ズムは、従来のプロセッサ又はＦＰＧＡの何れによって
も十分に扱うことができない計算処理の一例を提供する
ものとなる。該アーキテクチャは、再構成可能なネット
ワークによって接続された複数の比較的単純な処理実行
装置を含むものである。その各実行装置は、16ビット幅
で動作し、入力オペランド用のレジスタファイルを有
し、またそれ自体の命令メモリを有している。１つの命
令装置の動作を指定するために53ビットの命令ワードが
必要である。
【００１０】ＰＡＤＤＩでは、構成時および実行時の両
方において命令が分散される。構成時には、制御記憶手
段として機能するメモリに１組の命令がロードされる。
実行時には、全ての制御記憶手段に関するアドレスの大
域でのブロードキャストが行われ、これらの局所命令メ
モリの各々は、局所実行装置により使用するためにそれ
自体の局所命令を読み出す。動作時には、処理要素間の
通信がデータにより駆動され、該処理要素は、それぞれ
の局所命令にしたがってデータに作用する。
【００１１】別の代替的なアーキテクチャとしては、マ
サチューセッツ工科大学で開発されたＭＡＴＲＩＸがあ
り、これについては、Ethan Mirsky及びAndr@ deHon著
「MATRIX: A Reconfigurable Computing Architecture
with Configurable Instruction Distribution and Dep
loyable Resources」（FCCM '96 - IEEE Symposium onF
PGAs for Custom Computing Machines, 1996年4月17〜1
9日、Napa, California, USA）に記載されており、より
詳細には、Andr@ deHon著「Reconfigurable Architectu
res for General-Purpose Computing」（第257〜296
頁、技術報告書1586、MIT ArtifＩＣial Intelligence
Laboratory）に記載されている。ＭＡＴＲＩＸは、粗粒
構造を有するものであり、同一の８ビットの機能ユニッ
トのアレイが構成可能なネットワークと相互接続されて
いる。各機能ユニットは、256×８ビットメモリと、ア
ドレス指定可能な入力レジスタ、出力レジスタ、及びマ
ルチプレクサを有する８ビットＡＬＵと、制御論理回路
とを備えている。該アーキテクチャは、比較的汎用性を
有するものであり、即ち、ＦＰＧＡの処理の非集中化を
提供すると共に、所与の用途に必要とされるものへと命
令ストリームを調節するための一層幅の広いデータパス
および有効範囲を提供するものとなる。
【００１２】ＭＡＴＲＩＸ構造は、有利な側面を有する
ものではあるが、その粗粒サイズは、従来のＦＰＧＡ構
造よりも多量のシリコンを消費することを意味してお
り、サイクル単位の規則的なタスクについては効率が悪
化するものとなる。したがって、ＭＡＴＲＩＸと従来の
ＦＰＧＡの両方の利点を可能な限り最良に組み合わせた
更なる再構成可能な構造を開発することが望ましい。
【００１３】したがって、本発明は、複数の処理デバイ
スと、該処理デバイス間の相互接続を提供する接続マト
リクスと、該接続マトリクスの構成を規定する手段とを
備えた再構成可能デバイスであって、前記処理デバイス
の各々が、入力オペランドについて関数を実行して出力
を生成するように構成された算術論理演算装置を備えて
おり、前記入力オペランドが、各サイクルにおける同一
経路上の相互接続から前記算術論理演算装置へ入力とし
て提供され、さらに前記複数の処理デバイスのうちの第
１の処理デバイスの出力を該処理デバイスのうちの第２
の処理デバイスへと経路指定して該第２の処理デバイス
により実行される関数を決定するための手段が設けられ
ている、再構成可能デバイスを提供する。
【００１４】ＭＡＴＲＩＸとは異なり、該方法は、各サ
イクルで同一経路上の相互接続部から入力オペランドが
提供されるため、アドレス指定可能な入力レジスタを含
まない（したがって入力レジスタファイルを含まな
い）。このため、処理パイプラインの一部として個々の
処理デバイスを使用することが必要となる（命令を自分
に戻すことは可能であるが、これは相互接続を介して行
うことが必要になると考えられる）。したがって、ＭＡ
ＴＲＩＸにおける個々の処理デバイスは、本発明による
再構成可能デバイスにおける個別の処理デバイスよりも
一層十分な範囲の関数を実施することが可能なものとな
る。しかしながら、これは、所与のシリコン領域につい
ての処理デバイスの数が増加したことにより補償された
に過ぎない。
【００１５】また、本方法は、ＰＡＤＤＩアーキテクチ
ャに必要とされる制御記憶メモリを形成するための相当
のシリコン領域の犠牲を含まないものとなる。この制御
記憶メモリは、ＰＡＤＤＩではかなりの大きさを有する
必要があり、また、ＰＡＤＤＩの実行装置は、本発明と
等価の機能を得るためには本発明よりもはるかに大きな
ものとなる。また、制御記憶メモリは、ＰＡＤＤＩアー
キテクチャでは冗長となることが多い（各サイクル毎に
同じ命令を実行するためにのみ実行装置が必要となる場
合）。全ての制御記憶メモリが単一のグローバルアドレ
スによってアドレス指定されるＰＡＤＤＩの要件によ
り、データに依存する態様でのマシンの異なる部分のシ
ーケンス、又は計算処理の異なるスレッドについての演
算が阻止されることになる。ＰＡＤＤＩ構成では、全て
の実行装置が互いに同期して実行されなければならな
い。
【００１６】入力レジスタは、この種のアーキテクチャ
に必ずしも欠落したものではないことに留意されたい。
即ち、アドレス指定不能な入力レジスタは本発明と両立
するものである、（入力オペランドが依然として各サイ
クルで同一経路上で受け取られ、処理パイプラインでＡ
ＬＵを使用する必要があるため）。しかしながら、好適
な実施例では、処理デバイスは、如何なる種類の入力レ
ジスタをも含まず、入力オペランドは、算術論理演算装
置によって相互接続から直接受け取られることになる。
【００１７】処理デバイスは、適当な機能を実行するた
めの構成を必要とするものであり、動的命令を規定する
何らかの基準を少なくとも設けるべきである。有利な解
決策として、処理デバイスの各々が、該処理デバイスの
うちの別の処理デバイスの出力により決定することが可
能な第１の複数の構成ビットと、前記処理デバイスのう
ちの別の処理デバイスの出力により決定することが不可
能な第２の複数の構成ビットと有していることが挙げら
れる。
【００１８】
【課題を解決するための手段】好適な実施例では、各処
理デバイスは、第１オペランド入力と、第２オペランド
入力と、機能結果出力と、桁上げ入力と、桁上げ出力と
を有しており、前記第１オペランド入力、前記第２オペ
ランド入力、及び前記機能結果出力はｎビットであり
（ｎは１よりも大きい整数）、前記桁上げ入力及び前記
桁上げ出力は１ビットである。ｎ＝４の場合に特に良好
な設計上の解決策が得られる。
【００１９】好適な実施例では、動的命令機構は、処理
デバイスの各々が（その関数の決定のために）別の処理
デバイスからのｎビット命令入力を受け取るように構成
される。
【００２０】動的命令を提供するための更に有利な方法
は、処理デバイスのうちの１つに対する前記桁上げ入力
が該処理デバイスの算術論理演算装置の関数を変更する
ことを可能にする（例えば、桁上げ入力が算術論理演算
装置の関数を論理的な補数へと変更することを可能にす
る）手段を設けることによるものである。しかしなが
ら、汎用性を有する演算の場合には、桁上げ入力を一定
値として保持する手段を処理デバイスの各々に設けるこ
ともまた有利である。更に有利な方法として、処理デバ
イスのうちの第２の処理デバイスに入力された命令の２
つの値間の多重化を第１の処理デバイスの桁上げ入力の
値にしたがって行うために該第１の処置デバイスを使用
することを可能とするものがあり、また、随意選択的
に、第１の処理デバイスの桁上げ入力を該第１の処理デ
バイスを介して第２の処理デバイスの桁上げ入力へと伝
播させるようにすることも可能である。
【００２１】処理デバイスの各々が、関数出力のための
ラッチ可能な出力レジスタを含むこともまた有利であ
る。これは、「深い」パイプラインを構築する上で有用
であり、この場合には、例えば、多数の演算を並列に実
行し、及び異なるＡＬＵからの出力を同期させる必要が
ある。
【００２２】個々のデバイスが動的命令を受容し又は拒
絶することを可能にするために、算術論理演算装置の関
数を決定する命令が相互接続から動的に受容されるべき
か処理デバイスの構成メモリから提供されるべきかを決
定する動的なイネーブルゲートを処理デバイスの各々に
設けることが望ましい。各処理デバイスの更に有利な特
徴は、動的な命令マスクであり、該動的な命令マスクを
処理デバイスにより受容された命令に適用することによ
り、該命令を、算術論理演算装置の関数を決定する該算
術論理演算装置の命令入力に供給すると共に、処理デバ
イスにおける周辺回路の制御のために該周辺回路の命令
入力に供給することが可能となる。
【００２３】
【発明の実施の形態】添付の図面を参照し、本発明の一
実施例として、特定の実施例について説明することとす
る。
【００２４】以下の説明では、「水平」、「垂直」、
「北」、「南」、「東」、及び「西」という用語は、相
対的な方向を理解する助けのための用いられるものであ
り、該用語のの使用は、本発明の実施形態の絶対的な配
向についての限定を示唆することを意図してはいない。
【００２５】本発明の実施形態のプロセッサアレイは集
積回路中に設けられる。１つのレベルでは、該プロセッ
サアレイは、「タイル」10からなる矩形（好適には正方
形）アレイにより形成され、その内の１つが図１に太線
で区切って示されている。適当な任意数のタイルを、例
えば、16×16、32×32、又は64×64アレイで使用するこ
とができる。各タイル10は、矩形であり、４つの回路領
域に分かれている。これらのタイルは、（接続に対称性
を与えるよう）論理的に正方形であることが好ましい
が、該タイルが物理的に正方形であることは重要ではな
い（タイミング上の対称性を提供するという点で有利な
場合もあるが、一般には大して重要でない可能性が高
い）。回路領域12のうちの２つは、タイル10において対
角線上で対向しており、２つの算術論理演算装置（ＡＬ
Ｕ）用の区域（又は場所(location)）を提供するもので
ある。タイル10において対角線上で対向する他の２つの
回路領域は、一対のスイッチングセクション14用の区域
を提供するものである。
【００２６】ここで図１及び図２を参照する。各ＡＬＵ
は、ＡＬＵ内で直接接続されている第１の一対の４ビッ
ト入力aと、ＡＬＵ内で直接接続されている第２の一対
の４ビット入力bと、ＡＬＵ内で直接接続されている４
つの４ビット出力fとを有している。各ＡＬＵはまた、
独立した一対の１ビット桁上げ入力hci,vciと、ＡＬＵ
内で直接接続されている一対の１ビット桁上げ出力coと
を有している。該ＡＬＵは、入力信号a,b,hci,vciにつ
いて標準的な演算を実行して、加算、減算、ＡＮＤ、Ｎ
ＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、ＮＸＯＲ及び多重化等
の出力信号f,coを生成することが可能であり、及び随意
選択的に該演算結果を登録することが可能である。個々
のＡＬＵの演算については以下で一層詳細に説明するこ
ととする。ＡＬＵに対する命令は、個々の４ビットメモ
リセル（後述する「Ｈツリー」構造を介してその値を設
定できるもの）から供給すること、又は後述するバスシ
ステム上で供給することが可能である。
【００２７】図１及び図２に示すレベルでは、各スイッ
チングセクション14は、該セクションを水平方向に横切
って延びる８つのバスと、該セクションを垂直方向に横
切って延びる８つのバスとを有しており、これにより、
64の交差点（図２にデカルト座標で符号を付す）を有す
る８×８の矩形アレイが形成される。バスの全ては４ビ
ット幅を有している（X＝4における桁上げバスvc及びY
＝3における桁上げバスhcが１ビット幅を有することを
除く）。交差点の多くには、該交差点における２つのバ
スを選択的に接続することが可能な４連結(gang)プログ
ラマブルスイッチ16が設けられている。幾つかの交差点
には、４連結プログラマブルスイッチ18が設けられ、該
スイッチは、該交差点で端部と端部とが出会う２つのバ
スをそこに対して直角方向に該バスとの接続を伴うこと
なく選択的に接続することが可能なものである。座標
(4,3)における交差点には（例えば図６(c)に示すよう
な）プログラマブルスイッチ20が設けられており、該ス
イッチは、該交差点で直交する桁上げバスvc,hcを選択
的に接続することが可能なものである。
【００２８】次に、スイッチングセクション14における
水平方向のバスについて説明する。
【００２９】Y＝0において、バスh2sは、プログラマブ
ルスイッチ16により、X＝0,1,2,5,6で垂直バスに接続す
ることが可能である。該バスh2sは、２タイル分の長さ
を有しており、座標(4,0)ではプログラマブルスイッチ1
8により１つおきのスイッチングセクション14に端部同
士で接続可能である。
【００３０】Y＝1では、ＡＬＵの入力bから西方向に延
びるバスbeは、スイッチ16によりX＝0,1,2,3で垂直バス
に接続することが可能である。また、ＡＬＵの出力fか
ら東方向に延びるバスfwは、スイッチ16によりX＝5,6,7
で垂直バスに接続することが可能である。これらのバス
be,fwの端部は、プログラマブルスイッチ18により座標
(4,1)で接続することが可能である。
【００３１】Y＝2では、バスhregsは、プログラマブル
スイッチ16によりX＝1,2,3,5,6,7で垂直バスに接続する
ことが可能である。
【００３２】Y＝3では、バスhcoは、ＡＬＵの桁上げ出
力coから西方向へ座標(4,3)におけるプログラマブルス
イッチ20まで延びており、（a）ＡＬＵの桁上げ入力hci
へと東方向に延びる桁上げバスhciに接続すること、又
は（b）ＡＬＵの桁上げ入力vciへと南方向に延びる桁上
げバスvciに接続することが可能である。
【００３３】Y＝4では、バスhregnは、プログラマブル
スイッチ16によりX＝0,1,2,3,5,6で垂直バスに接続する
ことが可能である。
【００３４】Y＝5では、バスhlは、X＝0,1,2,3,5,6,7で
垂直バスに接続することが可能である。該バスhlは、1
タイル分の長さを有し、プログラマブルスイッチ18によ
り座標(4,5)で各スイッチングセクション14において端
部と端部とを接続することが可能である。
【００３５】Y＝6では、ＡＬＵの出力fから西方向に延
びるバスfeは、スイッチ16によりX＝0,1,2,3で垂直バス
に接続することが可能である。また、ＡＬＵの入力aか
ら東方向に延びるバスawは、スイッチ16によりX＝5,6,7
で垂直バスに接続することが可能である。バスfe,awの
端部は、プログラマブルスイッチ18により座標(4,6)で
接続することが可能である。
【００３６】Y＝7では、バスh2nは、プログラマブルス
イッチ16によりX＝1,2,3,6,7で垂直バスに接続すること
が可能である。バスh2nは、２タイル分の長さを有し、
座標(4,7)では、プログラマブルスイッチ18により１つ
おきのスイッチングセクション14において端部と端部と
を接続することが可能あり、座標(4,0)でバスh2sを接続
するプログラマブルスイッチ18に対して互い違いに配置
されている。
【００３７】次に、スイッチングセクション14における
垂直バスについて説明する。
【００３８】X＝0では、バスv2wは、プログラマブルス
イッチ16によりY＝0,1,4,5,6で水平バスに接続すること
が可能である。該バスv2wは、２タイル分の長さを有
し、プログラマブルスイッチ18により１つおきのスイッ
チングセクション14において座標(0,3)で端部と端部を
接続することが可能である。
【００３９】X＝1では、ＡＬＵの出力fから南方向に延
びるバスfnは、プログラマブルスイッチ16によりY＝0,
1,2で水平バスに接続することが可能である。また、Ａ
ＬＵの入力bから北方向に延びるバスbsは、スイッチ16
によりY＝4,5,6,7で水平バスに接続することが可能であ
る。バスfn,bsの端部は、プログラマブルスイッチ18に
より座標(1,3)で接続することが可能である。
【００４０】X＝2では、バスvlは、Y＝0,1,2,4,5,6,7で
水平バスに接続することが可能である。該バスvlは、１
タイル分の長さを有し、座標(2,3)でプログラマブルス
イッチ18により各スイッチングセクション14において端
部と端部とを接続することが可能である。
【００４１】X＝3では、バスvregwは、プログラマブル
スイッチ16によりV＝1,2,4,5,6,7で水平バスに接続する
ことが可能である。
【００４２】X＝4では、バスvcoは、ＡＬＵの桁上げ出
力coから西方向に座標(4,3)におけるプログラマブルス
イッチ20まで延びており、（a）ＡＬＵの桁上げ入力hci
へと東方向に延びる桁上げバスhciに接続すること、又
は（b）ＡＬＵの桁上げ入力vciへと南方向に延びる桁上
げバスvciに接続することが可能である。
【００４３】X＝5では、バスvregeは、プログラマブル
スイッチ16によりY＝0,1,2,4,5,6で水平バスに接続する
ことが可能である。
【００４４】X＝6では、ＡＬＵの入力aから南方向に延
びるバスanは、スイッチ16によりY＝0,1,2で水平バスに
接続することが可能である。また、ＡＬＵの出力fから
北方向に延びるバスfsは、プログラマブルスイッチ16に
よりX＝4,5,6,7で水平バスに接続することが可能であ
る。バスan,fsの端部は、座標(6,3)でプログラマブルス
イッチ18により接続することが可能である。
【００４５】X＝7では、バスv2eは、プログラマブルス
イッチ16によりY＝1,2,5,6,7で水平バスに接続すること
が可能である。該バスv2eは、２タイル分の長さを有
し、座標(7,3)でプログラマブルスイッチ18により１つ
おきのスイッチングセクション14において端部と端部を
接続することが可能あり、座標(0,3)でバスv2wに接続す
るプログラマブルスイッチ18に対して互い違いに配置さ
れている。
【００４６】図２に示すように、バスbs,vco,fsは、ス
イッチングセクション14の北方向に向かってＡＬＵの入
力b、出力co、及び出力fにそれぞれ接続されている。ま
た、バスfe,hco,beは、スイッチングセクション14の西
方向に向かってＡＬＵの出力f、出力co、及び入力bにそ
れぞれ接続されている。更に、バスaw,hci,fwは、スイ
ッチングセクション14の東方向に向かってＡＬＵの入力
a、入力ci、及び出力fにそれぞれ接続されている。更
に、バスfn,vci,anは、スイッチングセクション14の南
方向に向かってＡＬＵの出力f、入力ci、及び入力aにそ
れぞれ接続されている。
【００４７】これらの接続に加えて、バスvregw,vrege
は、それぞれのプログラマブルスイッチ18を介して、ス
イッチングセクション14の北方向に向かってＡＬＵの領
域12において４ビット接続点vtsw,vtse（図２に「×」
で示す）にそれぞれ接続される。また、バスhregs,hreg
nは、それぞれのプログラマブルスイッチ18を介して、
スイッチングセクション14の西方向に向かってＡＬＵの
領域12において４ビット接続点htse,htneにそれぞれ接
続される。更に、バスhregs,hregnは、それぞれのプロ
グラマブルスイッチ18を介して、スイッチングセクショ
ン14の東方向に向かってＡＬＵの領域12において４ビッ
ト接続点htsw,htnwにそれぞれ接続される。更に、バスv
regw,vregeは、それぞれのプログラマブルスイッチ18を
介して、スイッチングセクション14の南方向に向かって
ＡＬＵの領域12において４ビット接続点vtnw,vtneにそ
れぞれ接続される。これらの接続点vtnw,vtne,htne,hts
e,vtse,vtsw,htsw,htnwについては、図３ないし図５を
参照して更に詳細に後述することとする。
【００４８】また、図２に示すように、バスhregn,vreg
e,hregs,vregwは、それぞれ４ビット接続点22（図２に
小さな四角で示す）を有しているが、これについては、
図９を参照して更に詳細を後述することとする。
【００４９】図３は、算術論理演算装置の各区域の間の
相互接続の１つのレベルを示すものであり、該区域の各
々は、隅が丸みを帯びた四角で示されている。４つの４
ビットバスv8,v4w,v4e,v16からなる１グループは、ＡＬ
Ｕ区域12の各列を横切って垂直方向に延びている。各グ
ループ中の最も左のバスv8は複数セグメントになってお
り、その各々は、ほぼ８タイル分の長さを有している。
各グループ中の左から２つ目のバスv4wは複数セグメン
トになっており、その各々は、ほぼ４タイル分の長さを
有している。各グループ中の右から２つ目のバスv4eは
複数セグメントになっており、この場合も、その各々
は、ほぼ４タイル分の長さを有しているが、左から２つ
目のバスv4wとは２タイルだけオフセットされている。
各グループ中の最も右のバスv16は複数セグメントにな
っており、その各々は、ほぼ16タイル分の長さを有して
いる。図４の上部に位置するアレイの上縁部、及びその
下縁部では、セグメントの長さは、上述したものよりも
僅かに長く、又は短くすることが可能である。
【００５０】ここで図３及び図５を参照する。４つのバ
スv8,v4w,v4e,v16からなる各グループは各ＡＬＵ区域12
と交差し、接続点htnw,htsw,htse,htneで４つの４ビッ
トタップ接続が行われる。バスセグメントの端部は、Ａ
ＬＵ区域と交差するバスセグメントに対する接続上で接
続されるような優先順位を取っている。
【００５１】同様に、図４及び図５に示すように、４つ
の４ビットバスh8,h4n,h4s,h16からなるグループは、Ａ
ＬＵ区域12の各行を横切って水平方向に延びている。各
グループ中の一番上のバスh8は複数セグメントになって
おり、その各々はほぼ８タイル分の長さを有している。
各グループ中の上から２つ目のバスh4nは複数セグメン
トになっており、その各々はほぼ４タイル分の長さを有
している。各グループ中の下から２つ目のバスh4sは複
数セグメントになっており、その各々はほぼ４タイル分
の長さを有しているが、上から２つ目のバスh4nから２
タイル分だけオフセットされている。各グループ中の一
番下のバスh16は複数セグメントになっており、その各
々はほぼ16タイル分の長さを有している。図４の左側に
位置するアレイの左側縁部及び右側縁部では、セグメン
トの長さは上記よりも僅かに長く又は短くすることが可
能である。４つのバスh8,h4n,h4s,h16からなる各グルー
プが各ＡＬＵ区域12と交差する場合、更に別の４つの４
ビットタップ接続が接続点vtnw,vtsw,vtse,vtneで行わ
れる。バスセグメントの端部は、ＡＬＵ区域と交差する
バスセグメントに対する接続上で接続されるような優先
順位を取っている。
【００５２】図５に示すように、接続点htnw,htsw,htn
e,htseは、プログラマブルスイッチを介して、ＡＬＵ区
域の西方向及び東方向に向かうスイッチングセクション
のバスhregn,hregsに接続されている。また、接続点vtn
w,vtne,vtsw,vtseは、プログラマブルスイッチを介し
て、ＡＬＵ区域の北方向及び南方向に向かうスイッチン
グセクションのバスvregw,vregeに接続されている。
【００５３】次に、図６(a)を参照して、直角に交差す
る４ビットバスからなる各対の間のプログラマブル結合
部16について説明する。水平バスの導体をx0,x1,x2,x3
とし、垂直バスの導体をy0,y1,y2,y3とする。ビット位
置(bit significance)が同一である各導体対の間にトラ
ンジスタ160,161,162,163がそれぞれ設けられている。
トランジスタ160,161,162,163のゲートはＮＯＲゲート1
6gの出力に共通に接続されている。該ＮＯＲゲート16g
は、その２つの入力に、１つのスイッチグループにより
共有することが可能な単一ビットメモリセルからのイネ
ーブル信号を反転させた信号と、単一ビットメモリセル
24の内容を反転させた信号とを受信する。したがって、
イネーブル信号が高レベルであり及びメモリセル24の内
容が高レベルである場合にのみ、導体x0,x1,x2,x3が、
トランジスタ160,161,162,163により、導体y0,y1,y2,y3
にそれぞれ接続される。
【００５４】次に、互いに端部と端部とが直線状に出会
う４ビットバスの各対の間のプログラマブル結合部16に
ついて図６(b)を参照して説明する。一方のバスの導体
をx10,x11,x12,x13とし、他方のバスの導体をx20,x21,x
22,x23とする。ビット位置が同一である各導体対の間に
トランジスタ180,181,182,183がそれぞれ設けられてい
る。トランジスタ180,181,182,183のゲートは、ＮＯＲ
ゲート18gの出力に共通に接続されている。該ＮＯＲゲ
ート18gは、その２つの入力として、１つのスイッチグ
ループにより共有することが可能な単一ビットメモリセ
ルからのイネーブル信号を反転させた信号と、単一ビッ
トメモリセル24の内容を反転させた信号とを受信する。
したがって、イネーブル信号が高レベルであり及びメモ
リセル24の内容が高レベルである場合にのみ、導体x10,
x11,x12,x13が、トランジスタ180,181,182,183により、
導体x20,x21,x22,x23にそれぞれ接続される。
【００５５】次に、桁上げ導体hco,vco,hci,vciの間の
プログラマブル結合部20について、図６(c)を参照して
説明する。水平方向の桁上げ出力導体hcoは、トランジ
スタ20hh,20hvを介して水平方向の桁上げ入力導体hci及
び垂直方向の桁上げ入力導体vciにそれぞれ接続され
る。更に、垂直方向の桁上げ出力導体vcoは、トランジ
スタ20vv,20vhを介して垂直方向の桁上げ入力導体vci及
び水平方向の桁上げ入力導体hciにそれぞれ接続され
る。トランジスタ20hh,20vvのゲートは、インバータ20i
の出力に共通に接続され、トランジスタ20hv,20vhのゲ
ート及びインバータ20iへの入力は、ＮＯＲゲート20gの
出力に接続されている。該ＮＯＲゲート20gは、その２
つの入力として、１つのスイッチグループにより共有す
ることが可能な単一ビットメモリセルからのイネーブル
信号を反転させた信号と、単一ビットメモリセル24の内
容を反転させた信号とを受信する。したがって、イネー
ブル信号が高レベルである場合に、導体hco,vcoが、メ
モリセル24の内容に従って、導体hci,vciにそれぞれ接
続され、又は導体vci,hciにそれぞれ接続される。
【００５６】図６(a)〜(c)を参照して説明した切り換え
可能な結合部16,18,20がＮＯＲゲート16g,18g,20gをそ
れぞれ備えていることが理解されよう。図７に示すよう
に、ＮＯＲゲート16gは、典型的には４つのトランジス
タ16g1,16g2,16g3,16g4により形成され、前記２つのト
ランジスタ16g1,16g3が反転されたイネーブル信号に応
答し、前記２つのトランジスタ16g2,16g4がメモリセル2
4の反転された内容に応答する。切換可能な結合部16,1
8,20からなるグループは、かかるグループのうちの一部
のみをディセーブルにする必要性を伴うことなく共通に
ディセーブルにすることが可能であることが望ましい。
かかるグループは、１つのスイッチングセクション14中
の切換可能な結合部の全て、特定のタイルにおける２つ
のスイッチングセクション14中の切換可能な結合部の全
て、又はアレイの一層大きな領域における切換可能な結
合部の全てから構成することが可能である。この場合、
トランジスタ16g1は、図８に示すように、該グループ中
の切換可能な結合部16,18,20の全てに共通のものとする
ことが可能である。これにより、ゲートに必要となるト
ランジスタの数を25％省くことが可能となるが、図８に
示すように、ゲートに連結する導体を追加する必要が生
じる。
【００５７】ここでは示さないが、メモリセル24の特性
を用いることにより更なる簡略化が可能となる。該メモ
リセル24の内容と該内容の補数との両者は、出力として
容易に求めることが可能なものである。したがって、図
８の回路は、例えば、メモリセル24の特性を用いて実際
のイネーブル信号及び反転されたイネーブル信号の両方
を保持する必要性をなくすこと（メモリセルからの実際
値又は補数値の何れか一方を用いて１つのイネーブル信
号しか必要としないようにする等）により、配線コスト
を低減させることが可能になることが分かる。
【００５８】図１及び図２を参照して上述したように、
各スイッチングセクション14において、バスhregn,hreg
s,vregw,vregeは４ビット結合部22によりレジスタ又は
バッファ回路にそれぞれ接続され、次に該回路について
図９を参照して更に詳細を説明する。４つの結合部22
は、マルチプレクサ26の入力にそれぞれ接続されてい
る。該マルチプレクサ26は、入力の一つを出力として選
択し、これをレジスタ又はバッファ28に供給する。該レ
ジスタ又はバッファ28の出力は、４つの三状態バッファ
30s,30w,30n,30eに供給され、該バッファは、バスhreg
s,vregw,hregn,vregeとの結合部22に再び接続される。
バッファ28が使用される場合には、バスhregs,vregw,hr
egn,vregeのうちの選択された１つにおける４ビット信
号が増幅されて、バスhregs,vregw,hregn,vregeのうち
の選択された別の１つに供給される。レジスタ28が使用
される場合には、バスhregs,vregw,hregn,vregeのうち
の選択された１つにおける４ビット信号が増幅されて、
次の活動状態のクロックエッジの後にバスhregs,vregw,
hregn,vregeのうちの選択された何れか１つに供給され
る。
【００５９】図９の構成の改善された形態を用いること
により、バス間の経路指定とは異なる目的で、バスhreg
s,vregw,hregn,vregeのうちの選択された１つの４ビッ
ト信号を取り出すことが可能となる。マルチプレクサ26
の（又は代替的な構成ではバッファ28の）適当な構造及
び接続により、配線網から受け取った値をマルチプレク
サ26又はバッファ28の出力として選択し（これらの選択
を図９に符号260,280で示す）、次いでその値を該スイ
ッチボックスと関連するＡＬＵの命令を決定する際に使
用することが可能となる。該構成の適用例を以下で詳述
する。
【００６０】この目的のためにマルチプレクサ26又はバ
ッファ28を使用することは、ＡＬＵに命令を与えるため
に使用される値が、配線網を介して前方に送るために利
用可能となる値でもあることを意味する。配線間で異な
る値を送ることが望ましい場合には、異なるスイッチン
グセクション14を使用する必要がある。しかしながら、
多くの構成では、ＡＬＵに送られる値により、その命令
が１つの配線から別の１つの配線へと送られる値でもあ
ると決定されることが望ましい。これは、同一の命令を
多数のＡＬＵに与えること（深い処理パイプラインにお
いて生じることが多い）が望ましい場合に適している。
代替的な実施例（図示せず）では、マルチプレクサ26及
びバッファ28からなる対が二対又は三対以上使用され
る。この場合、一対のマルチプレクサ／バッファ対は、
関連するＡＬＵの命令入力を与える専用のものとするこ
とが可能であり、一方、他のマルチプレクサ／バッファ
対は、経路指定のために使用できる。
【００６１】上述の構成により、アレイの周囲及び該ア
レイを横切る信号の経路指定に大きな柔軟性が提供され
る、ということが理解されよう。メモリセル24を用いた
スイッチ16,18,20を適当にセッティングすることによ
り、及びマルチプレクサ26及びレジスタ又はバッファ28
を適当にセッティングすることにより、バスv16,h16,v
8,h8,v4e,v4w,h4n,h4sを主に使用して、アレイの縁部か
ら特定のＡＬＵまで、ＡＬＵ同士の間、及び特定のＡＬ
Ｕからアレイの縁部まで長距離にわたり信号を送ること
が可能である。これらのバスは、スイッチングセクショ
ン14により一直線に又は直角に共に結合させることが可
能であり、レジスタ又はバッファ28による増幅によって
伝播遅延が低減され、該レジスタ28によりパイプライン
ステージが導入される。また、これらのバスをその長さ
方向に沿った途中の部分で引き出して(tap)、これによ
り特定の処理演算を実行するためのＡＬＵの設置がバス
の長さにより完全に指定されることがないようにするこ
とが可能である。したがって、信号は２つまたは３つ以
上のＡＬＵに分散させることが可能である。更に、図１
及び図２を参照して説明した前記の一層短い長さを有す
るバスを使用して、スイッチングセクション14とＡＬＵ
との間で信号を経路指定することが可能であり、更に、
例えば１つのＡＬＵからそれと同一の列及び行における
隣接するＡＬＵ又は（該バスが水平方向又は垂直方向に
延びている場合であっても）対角線方向で隣接するＡＬ
Ｕまでの一層短い距離に渡って主に信号を送ることが可
能である。この場合も、レジスタ又はバッファ28を使用
して信号を増幅し又はプログラマブル遅延を導入するこ
とが可能である。
【００６２】上記の構成では、メモリセル24は、スイッ
チングセクション14及びＡＬＵ区域12と同程度までアレ
イを横切って分散される。各メモリセル24は、該メモリ
セル24により制御される１つ又は複数のスイッチ、マル
チプレクサ、レジスタ又はバッファに隣接して配置され
る。これにより高い回路密度を達成することが可能にな
る。
【００６３】次に、メモリセル24に対してデータの読み
書きを行う態様、プログラマブルスイッチ16,18,20用の
イネーブル信号をそれらのメモリセルに書き込む態様、
命令及び／又は定数をＡＬＵに分散させる態様、及びク
ロック信号といった他の制御信号をアレイを横切って伝
送する態様について説明する。これらの機能の全てにつ
いて、図１０に示すように「Ｈツリー」構造（該構造自
体は既知のものである）を用いることが可能である。こ
こで図１０及び図１１を参照する。図示の64区域の何れ
にもイネーブル信号を分散させるために、イネーブル信
号30a及び該イネーブル信号に関する６ビットアドレス3
2aをデコーダ34aに供給する。該デコーダ34aは、該デコ
ーダからの４つの分岐のうちの何れが、前記アドレスに
通じ、及び該４つの分岐の全てにおけるデコーダ34bへ
の４ビットアドレス32bと共に、前記分岐における更な
るデコーダ34bにイネーブル信号30bを供給するかを決定
する。イネーブル信号30bを受け取ったデコーダ34bは、
該デコーダ34bからの４つ分岐のうちの何れが、必要と
されるアドレスに通じ、及び該４つの分岐の全てにおけ
るデコーダ34cへの４ビットアドレス32cと共に、前記分
岐における更なるデコーダ34cにイネーブル信号30cを供
給するかを決定する。該イネーブル信号30cを受け取っ
たデコーダ34cは、次いで単一ビットメモリセルにおけ
る格納可能な必要とされるアドレスにイネーブル信号34
dを供給する。このＨツリー構造の利点は、全ての宛先
に対する信号経路の長さがほぼ等しいことにあり、これ
はクロック信号の場合に特に有利となる。
【００６４】上記記載の構成の大きな利点は、例えば１
つのスイッチングセクション14中、又は１つのタイル中
の２つのスイッチングセクション中、又は複数のタイル
からなる１つのサブアレイにおける複数のスイッチング
セクション中のメモリセル24のグループを、反転された
イネーブル信号により一括してディセーブルにして、こ
れらメモリセルの内容がそれらに関連するスイッチに影
響を及ぼさないようにすることが可能であることにあ
る。次いで、これらのメモリセル24は、アレイの配線を
構成するために使用するのではなくアプリケーションに
より「ユーザ」メモリとして使用することが可能とな
る。
【００６５】次に、本発明の本実施例で用いられるＡＬ
Ｕの構造について図１２を参照して説明する。図１２
(a)に示すように、ＡＬＵは、４つの入力A,B,I,Cinと２
つの出力F,Coutとを有している。A,B,I,Fは全て４ビッ
ト幅を有するものであり、A,B,Fについて上述するよう
に、隣接するスイッチブロックにより一般の相互接続に
接続されている。Iへの入力は、図9に示されるマルチプ
レクサ26から抽出される。Cin及びCoutは、どちらも1ビ
ット幅であり、上記と同様に一層限定された相互接続に
接続されている。A,Bは、ＡＬＵ用のオペランドを提供
し、Fは出力を提供する。Cin,Coutは、桁上げ関数を提
供するものではあるが、制御面でも重要なものである。
IはＡＬＵの関数演算を決定する命令入力を提供する。
これは、機能ユニットが１組のメモリビットにより制御
されるという点で、標準的なＦＰＧＡと対照的である。
この特徴の重要性及び配線網からＡＬＵまで命令入力を
経路指定するために設けられた機構について以下で説明
する。
【００６６】ＡＬＵは、以下の４つの主要部分を有して
いる。
【００６７】４つの同一のビットスライス(bitslice)か
らなるＡＬＵデータパス 命令デコーダ 桁上げ／制御入力調整論理回路 スイッチブロックプログラミングインターフェイス （これは、本発明の他の実施例ではＡＬＵ自体に存在す
る必要のないものではあるが、ＡＬＵに該特徴が存在す
ることによりルックアップテーブルモードでＡＬＵを使
用する可能性が許容されることになる） 図１２(b)は、ＡＬＵの単一ビットスライスのブロック
図を示している。
【００６８】２つの「入力バッファ」202,203は、経路
指定網への電気的な接続を提供する手段に過ぎない。該
アーキテクチャにはアドレス指定可能な入力レジスタ
（ひいてはレジスタファイル）は存在しない。ＡＬＵの
機能ユニット201には各サイクルで同じ場所（配線網）
からオペランドが提供される。
【００６９】機能ユニット201は、２つの入力A,Bのブー
ル関数Uを生成するルックアップテーブル（ＬＵＴ）と
して動作する。４つの制御信号（L3,L2,L1,L0）により
正確な関数がセットされ、表１に示すカルノー図が生成
される。
【００７０】
【表１】 （ＡＬＵビットスライスに関するカルノー
図）
【００７１】信号Liの生成について以下に説明する。
【００７２】「和生成手段」204が、U及びCinのＸＯＲ
により導出される和出力を提供する。
【００７３】和 ＝ U ＸＯＲ Cin Coutが、次の論理式に従って「桁上げ生成手段」205に
より生成される。
【００７４】P ＝ U ＯＲ L4 G ＝ A ＯＲ L5 Cout ＝ IF P THEN Cin ELSE G ここで、Pは伝搬関数、Gは生成関数とみなすことができ
る。信号Liは後述の態様で生成される。
【００７５】出力レジスタ206は、和出力を随意選択的
にラッチする。この随意選択は、ＡＬＵプログラミング
メモリの制御下で選択可能なものである。随意選択的
に、同様のラッチ構成を桁上げ出力に与えることができ
る。これらの特徴は、同じ演算を幾つかのＡＬＵで同期
させ又はタイミング制御された態様で実行する必要のあ
る深いパイプラインでの使用に有利なものである。
【００７６】広範な異なる考え得るビットスライスを使
用することが可能である。所与のアーキテクチャにおけ
るビットスライスタイプの選択は、全体として該アーキ
テクチャが最も効率よく処理を行うことを意図した命令
のタイプの関数とすることが可能である。より複雑な演
算に有用な構築ブロックとして作用することができる様
々な関数を使用することが可能であることは、明らかに
望ましい。その他の特徴もまた望ましいものである。即
ち、その１つの望ましい特徴は、幾つかのビットをその
正規関数から「流用」して(divert)他の回路要素にわた
る制御を可能にする能力である。もう１つの望ましい特
徴は、特定の構成での動的な命令切換を必要としないＡ
ＬＵの固定命令を格納する能力である。ＡＬＵをスイッ
チボックス（又はルックアップテーブル）用の読み出し
／書き込みポートとして使用することを可能にする適当
なデフォルト状態が存在することもまた望ましい。
【００７７】図１２(c)は、ＡＬＵの単一のビットスラ
イスの物理的な実施態様のブロック図を示している。入
力及び出力については図１２(b)を参照して上述したと
おりである。該ビットスライスは、６つの制御信号を生
成することを必要とする。このための機構について以下
に説明する。該ビットスライスにより生成される有用な
一組のブール関数を表２に示す。
【００７８】
【表２】 （ビットスライスの関数と関連する制御入
力）
【００７９】入力は、以下のグループに分類される。即
ち、算術演算命令（ADD,SUB）、２入力ビット単位(bitw
ise)命令（ＡＮＤ,ＯＲ,ＮＯＲ,ＸＯＲ,ＮＸＯＲ）、１
入力命令（A,B,NOT A,NOT B）、比較及びテスト命令（E
QUALS,MATCH1,MATCH0）である。これらの関数の出力を
以下の表３にまとめる。
【００８０】
【表３】 （命令の出力）
【００８１】２の補数演算が使用され、及び演算に矛盾
が生じないよう演算の桁上げが提供される。MATCH関数
は俗にいうものであり、MATCH1の場合には、A及びBの両
方で１となる少なくとも１つの位置が存在する場合にの
み値１が返され、MATCH0の場合には、A及びBの両方で０
となる少なくとも１つの位置が存在する場合にのみ値０
が返される。
【００８２】ビットスライスの出力を決定するために
は、６つの制御信号Liが必要である。しかしながら、Ａ
ＬＵの関数を決定する動的な命令は何れも５ビット以上
を含まないことが望ましく、これにより、該命令が相互
接続の４ビット経路に適合するものとなり、及びＡＬＵ
命令をそれとは別のＡＬＵの出力として提供することが
可能となる。４つの命令ビットJiから制御信号Liを導出
するための１つの方式は次のようになる。
【００８３】
【数１】
【００８４】しかし、これは、Cinのみによって制御さ
れるマルチプレサが設けられていないという点で欠点を
有するものである。これを実施するために、Cinについ
ての依存性を与えるようL0及びL3の定義を変更すること
ができる。その他の定義は変更しない。
【００８５】L0 = IF (Cin AND L4) THEN J2 ELSE J3 L3 = IF (Cin AND L4) THEN J3 ELSE J2 この結果得られた命令テーブルを表４として以下に示
す。
【００８６】
【表４】 （命令ビット及びそれに対応する関数）
【００８７】次に、ＡＬＵの命令ビットの出所について
説明する。本発明の構成要素は、その少なくとも１つの
態様では、ＭＡＴＲＩＸアーキテクチャと共有されるも
のであり、機能ユニットについての命令をそれとは別の
機能ユニットの出力として生成する能力である。これ
は、ＭＡＴＲＩＸアーキテクチャでは、比較的粗粒の(c
oarse)機能ユニットを備えた構造で実施され、該機能ユ
ニットの各々は、８ビットＡＬＵと、自分自身のレジス
タファイルを有する入力レジスタとを備えている。一
方、本実施例では、４ビットＡＬＵを備えると共にアド
レス指定可能な入力レジスタを有さない遙かに微細な機
能ユニットが使用される。入力レジスタが存在しないた
め、機能ユニットが処理パイプラインで演算を行う必要
がある。かかるパイプライン計算モデルにおいて配線網
からＡＬＵに命令を入力することを可能にする回路を図
１６に示す。
【００８８】動的命令I（アレイ中で別のＡＬＵによっ
て生成され、又は配線網にアクセスすることが可能なメ
モリから随意選択的に得られた４ビット命令）を含む入
力信号は、配線網に対する結合部301から受け取られ
る。該入力信号は、上述のようにマルチプレクサ26（図
９参照）を介して得ることも可能である。利用可能な選
択肢が多数存在することが望ましい場合には、これは、
１つ又は２つ以上の追加のＡＬＵをマルチプレクサ構成
に使用することにより達成可能である。
【００８９】該アーキテクチャの他の実施例では、全て
の命令を動的に与えることが可能となり、この場合には
信号はＡＬＵに直接渡される。しかし、本開示の実施例
では、命令を動的に与えるか又は局所的に与えるかにつ
いての選択機能が存在する。配線網から入力された信号
は、動的命令イネーブルゲート304を通過する。該ゲー
トの機能は、動的命令ビットIを該ＡＬＵにより使用可
能とすること又はこれらを使用できないようにすること
であり、後者の場合には、格納されている命令ビットを
代替的に用いる必要がある。これは、該ＡＬＵについて
の構成ＲＡＭの単一ビット303により決定される。動的
命令ビットを使用すべき場合には、ゲート304は、配線
網から入力されたIの値を通過させる。そうでない場合
には、ゲート304の出力がゼロになり、ＡＬＵへの命令
入力は、格納された命令ビットとして４ビット制御レジ
スタ313中に既に格納されているものとなる。かかる既
格納命令ビットは、例えばＨツリーネットワークを介し
て早期にロードしておくことが可能である。
【００９０】配線網301からの動的命令ビットIとして又
はレジスタ313からの既格納命令ビットとしてＡＬＵに
入力を与える機構が、動的命令マスク305という形で設
けられる場合には、利点を得ることができる。これは、
２つのゲート、即ちＯＲゲート311及びＡＮＤゲート312
を備えたものである。各ゲートへの入力（即ち動的命令
イネーブルゲート304及びレジスタ313の出力）は同一で
ある。
【００９１】ＯＲゲート311の出力は、関連する命令ビ
ットJiである。ＡＮＤゲート312の出力は、ＡＬＵの他
の部分に提供するための出力Kiとして利用可能なもので
あり、その理由については後述することとする。入力イ
ネーブルビット303が低レベルである場合には、出力Ki
は全て低レベルとなり、ビットスライス用の命令ビット
Jiが４ビット制御レジスタ313に従う。入力イネーブル
ビット303が高レベルであり、制御レジスタ313ビットが
低レベルである場合には、外部入力Iiが命令ビットJiの
関連出力に経路指定され、関連するKiが低レベルにされ
る。入力イネーブルビット303が高レベルであり、制御
レジスタ313ビットが高レベルである場合には、外部入
力Iiが関連するKiに経路指定され、命令ビットJiの関連
出力が高レベルにされる。
【００９２】動的命令マスク305を提供する利点は、動
的命令を効果的に利用するために、他の回路をＡＬＵと
同期させて制御することが望ましいことが多いことであ
る。例えば、ある場合には、ＡＬＵを加算演算と減算演
算の間でスワップさせるべき場合に、桁上げチェーンの
最下位ビットに供給する定数を、減算の場合には１をセ
ットし、加算の場合には０をセットする必要がある。動
的命令マスク305を設けることにより、図１７に示すよ
うに、該周辺回路を制御するために制御入力を追加する
必要がなくなる。該マスク回路により、動的命令入力の
特定のビットをＡＬＵに供給し、及び該動的命令入力の
他のビットを周辺回路に供給することが可能になる。
【００９３】図１７に示す場合には、制御レジスタ313
は値0011を有する。その結果として、I3,I2はJ3,J2にそ
れぞれ接続するが、I1,I0はK1,K0に接続する。J1,J0
は、両方とも値１に固定されている。これにより、最下
位ビットを処理するためのADD_LSBコード及びSUB_LSBコ
ードを含むADD及びSUB命令コードの拡張セットが与えら
れる。この関数コードセットを達成するよう結果的に得
られるIに関するコードは次の通りである。
【００９４】 I 入力 ADD 命令コード 0000 I 入力 ADD_LSB 命令コード 0001 I 入力 SUB 命令コード 1100 I 入力 SUB_LSB 命令コード 1111 ＡＬＵ命令コードJは、ADD及びADD_LSBの両方について
は同じ（0011）であるが、ADDについては、Cinは、ビッ
トスライス用のCinとなるよう単に伝播され、一方、ADD
_LSBについては、ビットスライス用のCinの値は常に０
である。SUB命令の位置も同様である。即ち、SUB_LSBに
ついては、ビットスライス用のCinの値は常に１であ
る。
【００９５】したがって、周辺回路が動的命令入力によ
り制御される際に同時に使用することができるＡＬＵ命
令の組み合わせが制限される。しかし、これは、実際上
の問題を生じさせるものとはならない（限られた数の場
合しかカバーする必要がないため）。例えば、図１７に
示す場合には、ADD命令とSUB命令との間に２つの共通ビ
ットが存在する必要があり、即ち、この場合には、ビッ
トJ1,J0が共に値１を有する。
【００９６】したがって、ＡＬＵの４ビット出力は、別
のＡＬＵの動的命令入力Iとして使用することが可能で
ある。ＡＬＵの桁上げ出力もまた、別のＡＬＵの桁上げ
入力として使用することが可能であり、これは動的命令
を与える際に利用できる。ＡＬＵの演算を動的に変化さ
せることが可能な３つの基本的な方法が存在する。
【００９７】１．命令ビットIを一定に維持した状態で
１つの関数の２つのバージョンの間で多重化を行うため
にCinを使用することができる。図１３に示す例は、Ｏ
ＲとＡＮＤとの間の多重化を示している。これは、表４
の右側２列に隣接して示されている関数間での多重化を
可能にする。
【００９８】２．Cinが同じ状態を維持している際に命
令ビットIを変更することができる。これにより、Cinに
ついて同じ要件を有する命令テーブルの同一列における
関数間（例えば、桁上げ入力Cin＝０のとき命令入力100
0,0000をそれぞれ有するＮＡＮＤとＸＯＲとの間）でス
ワッピングを行うことが可能になる。実際には、これ
は、図１４に示されるように、２つの命令間で多重化を
行うために第２のＡＬＵを使用することにより最も容易
に達成される。２つのIの値は、第１のＡＬＵの入力A,B
として使用され、該第１のＡＬＵは、多重化関数0110を
使用してプログラムされ、その出力がI入力として第２
のＡＬＵに与えられる。
【００９９】３．命令及びCinの値を変更することがで
きる。これにより、命令テーブルの右側２列における任
意の２項目間でスワッピングを行うことが可能になる。
図１５は該構成を示すものであり、第１のＡＬＵをマル
チプレクサとして使用し、及び該マルチプレクサで選択
された命令が与えられる第２のＡＬＵをそのI入力とし
て使用する点で、図１４と類似したものである。この場
合、関数は、ＸＯＲ（命令コード0000）及びＮＯＲ（命
令コード1000）であり、必要とされるCinの値はそれぞ
れ０,１である。代替的な命令入力間で選択を行うため
に多重化ＡＬＵのCinとして用いられる信号は、ここで
は、多重化ＡＬＵのCoutとして伝播され、第２のＡＬＵ
のCinとして使用され、必要とされるI及びCinの組み合
わせが得られることになる。
【０１００】既述のように、ＡＬＵが隣接スイッチブロ
ック用のメモリインターフェイス論理回路を備えている
ため、ルックアップテーブル操作が可能となる。したが
って、一対のＡＬＵ及びスイッチブロックを４入力４出
力ルックアップテーブル（ＬＵＴ）にすることができ
る。ＬＵＴアドレスを入力Aから得ると、出力和はAの任
意のブール関数とすることができる。これは、ＡＬＵ命
令セットでは効率的に実行することができない命令に有
用なものとなる（その考え得る例としては、パリティ生
成、ビット回転、及びCASE文における複雑なパターンの
突き合わせがある）。ＬＵＴ操作は、ＡＬＵ内でモード
ビットにより選択可能となっており、該実施例ではI入
力により選択することはできない。
【０１０１】ＡＬＵのＬＵＴ操作中、I入力はディセー
ブルにされる。随意選択的に、該ＬＵＴ操作中にメモリ
への書き込みを行うことが可能となり、この場合には、
Bがデータ入力として使用され、Cinが書き込みイネーブ
ル信号として使用される。該ＬＵＴの出力を使用してＡ
ＬＵの出力を通常の態様で駆動することができる。
【０１０２】当該プロセッサアレイにおけるプロセッサ
の基本モードは、所定のセットの論理演算のうちの１つ
を２又は３つの入力で実行することである。最も単純な
場合には、プロセッサにより実行される命令は、構成メ
モリの４ビットに静的にプログラムされ、該命令は、連
続するクロックサイクル間で変化しない。しかし、上述
のように、動的命令を与えることも可能である。即ち、
各プロセッサの動作を決定する命令が、構成メモリの４
ビットと通常の配線網から得た４ビット入力との論理的
な組み合わせとして形成される。次いで関連するプロセ
ッサ（又はアレイの一部）の関数をサイクル毎に変更
し、これにより完全な再構成に必要となるコストが節約
され、提供可能な命令の数が増大し、データに依存する
演算に関するコストが削減される。
【０１０３】プロセッサ要素に動的命令を与えることが
でき、及び（このアレイの場合には構成メモリをユーザ
プレーンメモリへと変換することにより）ユーザプレー
ンメモリを利用することができるため、プロセッサアレ
イ内にＣＰＵを構築することが可能であることが判明し
た。図１８は、極めて単純なＣＰＵのビットスライスの
一例を示している。図１８のビットスライスは最も単純
に構築可能なものではあるが、これよりも遙かに複雑な
ビットスライスもまた実施可能であることに留意された
い。これは、ＲＡＭ401等のメモリ（例えばユーザプレ
ーンメモリへと変換された構成メモリとすることが可
能）と、プロセッサ要素の算術論理演算装置（ＡＬＵ）
402と、プロセッサ要素の出力レジスタ403と、一般にＲ
ＡＭとすることが可能なコードメモリ404（及びユーザ
プレーンメモリへと変換された１つ又は２つ以上のプロ
セッサ要素とすることが可能）とを含む。ＲＡＭ401
は、16ワード×４ビットの大きさを有する。このＣＰＵ
は、４ビット幅のデータスライスに作用するよう適合さ
れるたものである。これは、プロセッサ要素により処理
可能なビットスライスが４ビット幅を有するためであ
る。必要とされるデータパス幅が４ビットを越える場合
には、１つ又は２つ以上の追加のプロセッサ要素が必要
となる。
【０１０４】ＲＡＭ401は、ＣＰＵのためのレジスタフ
ァイルとして機能し、ＣＰＵのためのデータを保持す
る。該ＣＰＵに関する命令は、コードメモリ404から受
け取られる。かかる命令は、２種類からなり、即ち、Ａ
ＬＵ402それ自体に関する命令と、ＲＡＭ401に関するア
ドレス及び読み出し／書き込み制御（アドレスポートか
ら４本の専用線を介して渡されるアドレス情報（ADDRと
示す）、及び上記とは別のポートを介して渡される読み
取り／書き込み制御（R／Wと表される））である。有利
には、該命令情報が圧縮形式でコードメモリ404に保持
され、この場合には、コードメモリ404とＣＰＵとの間
に追加の命令デコーダが必要となる。ＡＬＵ402により
実行された命令が結果が得られると、該結果が出力レジ
スタ403に格納される。該結果は、次のサイクルで、Ａ
ＬＵ402にフィードバックし、又はＲＡＭ401に格納する
ことができる。単一サイクルで、ＲＡＭ401に対する読
み出し又は書き込みが行われる。
【０１０５】該ＣＰＵに適した単純な命令セットは以下
に示す通りである（ここで、REGはレジスタ403、RAMは
ＲＡＭ401，及びaddrはＲＡＭ401へのアドレスであ
る）。
【０１０６】REG := RAM(addr)→ワード番号（addr）を
ＲＡＭ401からREGにロードする REG := NOT RAM(addr)→RAM(addr)の反転論理をREGにロ
ードする REG := REG NAND RAM(addr)→REG及びRAM(addr)内の値
のビット単位の論理ＮＡＮＤを実行し、その結果をREG
に格納する ＲＥＧ ：＝ ＲＥＧ ＡＮＤ ＮＯＴ ＲＡＭ（ａｄ
ｄｒ）→ＲＥＧ内の値のビット単位の論理ＮＡＮＤ及び
RAM(addr)内の値の反転論理を実行し、その結果をREGに
格納する REG := REG + RAM(addr)→REG及びRAM(addr)内の値の算
術加算を実行し、その結果をREGに格納する REG := REG OR RAM(addr)→REG及びRAM(addr)内の値の
ビット単位の論理ＯＲを実行し、その結果をREGに格納
する RAM(addr) := REG→レジスタファイルの書き込みを可能
にする 更に複雑なデータパススライスを有し特定タイプの演算
について最適化されたＣＰＵを入手可能な機能ユニット
により構築することは自明のことである。必要となるＡ
ＬＵの数はＣＰＵに必要となる命令セットに依存し、一
般に、時間的な制約により、必要とされる命令セットの
実行に必要となるＡＬＵの数を最小限にすることが望ま
しい。追加のレジスタが必要となる場合に、１つ又は２
つ以上の16ワード×４ビットＲＡＭ（ＲＡＭ401と同
様）で該レジスタを構築することは自明のことである。
１つのデータパススライス内に多数のＡＬＵが存在する
場合には、必要とされる命令をそれらに協働して計算さ
せる命令入力における命令値で各々を駆動することが必
要である。
【０１０７】２つ以上のデータパススライスが存在する
場合もある。この場合には、各スライスにおける対応す
るＡＬＵが、共通のコードメモリからの命令入力を共有
することが有利である。該命令が共通コードメモリ中で
圧縮されている場合には、共有される命令デコーダを介
して、ＡＬＵの各々に解凍された命令を提供することが
できる。桁上げは、桁上げ連鎖を使用して命令を実行す
る個々のＡＬＵ毎に、最下位のデータパススライスから
最上位のデータパススライスまで連鎖されることにな
る。
【０１０８】この種のＣＰＵの命令ストリームを生成す
るために利用することが可能な方法は多数存在する。最
も容易なものを図１８に示す。命令ストリームはメモリ
から読み込まれる。しかし、結果的に生じるデータ依存
型の実行によりデータ値から命令を導出することもまた
可能である。最も汎用性のある構成は、これらの方法の
両方を組み合わせて用いるものとなろう。
【０１０９】本発明の実施形態を例示のためにのみ記載
してきたが、本発明に従いながら多数の変形及び展開を
行ってもよい。例えば、本実施形態では、４ビットＡＬ
Ｕを処理装置として用いているが、これに加えて、又は
その代わりに、他の形態のＡＬＵその他の処理装置を使
用することも可能である。
【０１１０】更に、本実施形態では、ＡＬＵ及びスイッ
チングセクションによりアレイ全体がカバーされるよう
な説明を行ってきたが、他の種類の構成要素を該アレイ
に含めることも可能である。例えば、サブアレイは、上
述のようにＡＬＵ及びスイッチングセクションの４×４
配列のタイルから構成することが可能である。また、該
アレイは、４×４アレイにおける前述のサブアレイ及び
メモリ、又は４×４アレイにおける前述のサブアレイ及
びＲＩＳＣ ＣＰＵから構成することが可能である。
【０１１１】上記の実施例では、各ＡＬＵ区域は正方形
であり、各スイッチングセクションは正方形であってＡ
ＬＵ区域と同一サイズであるが、レジスタバスvregw,vr
ege,hregn,hregsにおける制御可能スイッチ18が、ＡＬ
Ｕ区域の正方形の輪郭に侵入することに留意されたい。
ＡＬＵ区域は、スイッチングセクションと同一サイズで
ある必要はなく、特に一層小さくすることが可能であ
り、このため、１つ又は２つ以上のバスが、１つのスイ
ッチングセクション14から対角線方向で隣接するスイッ
チングセクション14へと水平方向又は垂直方向に直接進
行すること、例えばバスh2s,h2n間又はバスv2e,v2w間を
走るようにすることが可能である。
【０１１２】上記の実施例では、各ＡＬＵは、２つの独
立した桁上げ入力vci,hci及び接続された一対の桁上げ
出力coを有している。必要であれば、２つのタイプの桁
上げ、即ち、マルチビット加算演算に特に用いられる隣
接するＡＬＵ間の高速桁上げと、より柔軟に経路指定す
ることが可能でありディジタル直列演算に特に用いられ
る低速桁上げとを処理するようＡＬＵを構成することも
可能である。高速桁上げは、図面を参照して上述したも
のと同様に構成可能なものであり、低速桁上げは、桁上
げ導体と４ビットバスの特定ビットとの間のスイッチン
グセクション14におけるプログラマブルスイッチを用い
ることが可能である。
【０１１３】上記の実施例では、特定のビット幅、スイ
ッチングセクションのサイズ、及びアレイのサイズにつ
いて説明してきたが、これらの値は全て適宜変更可能な
ものであることに留意されたい。また、プログラマブル
スイッチ16,18,20は、各スイッチングセクション14中の
特定区域に設けられるものとして説明したが、必要及び
要求に応じて他の区域を用いることが可能である。
【０１１４】上記の実施例では、アレイは二次元のもの
であるが、（例えば、隣接層のスイッチングセクション
が互いに互い違いになった状態で上記アレイの積層体を
形成することにより）三次元アレイに本発明の原理を応
用することも可能である。この積層体は、２層からなる
ものとすることが可能であるが、好適には少なくとも３
層からなり、その層数は２の累乗であることが好まし
い。
【０１１５】上記の実施例では、メモリセル24は、ゲー
ト16g,18g,20gにより、メモリセルを他の目的（これを
「ユーザプレーン」と表している）に使用できるよう制
御を行うスイッチから分離させることができる。しか
し、イネーブル信号メモリセルは、ユーザプレーンにす
ることができないものである。代替的な実施例では、特
定のスイッチングセクション14におけるスイッチが、該
スイッチングセクション14の境界においてバス中の更な
るスイッチによりアレイの残りの部分から切断可能とな
っており、該更なるスイッチは、ユーザプレーンにする
ことができない更なるメモリセルにより制御される。
【０１１６】その他にも多数の変形及び展開を実施する
ことが可能である。
【０１１７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。
【０１１８】１． 複数の処理デバイスと、該処理デバ
イス間の相互接続を提供する接続マトリクスと、該接続
マトリクスの構成を規定する手段と、を備えており、前
記処理デバイスの各々が、入力オペランドについて関数
を実行して出力を生成するよう構成された算術論理演算
装置を備えており、前記入力オペランドが、各サイクル
で同一経路上の相互接続から前記算術論理演算装置への
入力として提供され、前記処理デバイスのうちの第１の
処理デバイスの出力を該処理デバイスのうちの第２の処
理デバイスへと経路指定して前記第２の処理デバイスに
より実行される関数を決定する手段が配設されているこ
とを特徴とする、再構成可能デバイス。
【０１１９】２． 前記処理デバイスの各々が、アドレ
ス指定可能な入力レジスタを備えておらず、このため、
算術論理演算装置により相互接続から入力オペランドを
直接受け取る、前項１に記載の再構成可能デバイス。
【０１２０】３． 前記処理デバイスの各々が、該処理
デバイスのうちの別の処理デバイスの出力により決定す
ることが可能な第１の複数の構成ビットと、該処理デバ
イスのうちの別の処理デバイスの出力により決定するこ
とが不可能な第２の複数の構成ビットとを有している、
前項１又は前項２に記載の再構成可能デバイス。
【０１２１】４． 前記処理デバイスの各々が、第１オ
ペランド入力と、第２オペランド入力と、機能結果出力
と、桁上げ入力と、桁上げ出力とを有しており、前記第
１オペランド入力、前記第２オペランド入力、及び前記
機能結果出力がｎビットであり（ｎは１より大きい整
数）、前記桁上げ入力及び前記桁上げ出力が１ビットで
ある、前項１ないし前項３のいずれか１項に記載の再構
成可能デバイス。
【０１２２】５． 前記ｎ＝４である、前項４項に記載
の再構成可能デバイス。
【０１２３】６． 前記処理デバイスの各々が、その関
数の決定のために、該処理デバイスのうちの別の処理デ
バイスからのｎビット命令入力を受け取るように構成さ
れている、前項４又は前項５に記載の再構成可能デバイ
ス。
【０１２４】７． 前記処理デバイスのうちの１つへの
桁上げ入力が該処理デバイスの算術論理演算装置の関数
を変更することを可能にする手段が設けられている、前
項４ないし前項６のいずれか１項に記載の再構成可能デ
バイス。
【０１２５】８． 前記手段が、前記桁上げ入力が算術
論理演算装置の関数を論理補数に変更することを可能に
するものである、前項７に記載の再構成可能デバイス。
【０１２６】９． 桁上げ入力を一定値に保持すること
を可能とする手段が前記処理デバイスの各々に設けられ
ている、前項４ないし前項８のいずれか１項に記載の再
構成可能デバイス。
【０１２７】10． 前記処理デバイスのうちの第１の処
理デバイスが、該第１の処理デバイスの桁上げ入力の値
に従って、前記処理デバイスのうちの第２の処理デバイ
スへの命令入力の２つの値間で多重化を行うために使用
可能となっている、前項４ないし前項７のいずれか１項
に記載の再構成可能デバイス。
【０１２８】11． 前記第１の処理デバイスの桁上げ入
力を該第１の処理デバイスを介して前記第２の処理デバ
イスの桁上げ入力へと伝播させることが可能となってい
る、前項10項に記載の再構成可能デバイス。
【０１２９】12． 前記処理デバイスの各々が、関数出
力のためのラッチ可能な出力レジスタを備えている、前
項１ないし前項11のいずれか１項に記載の再構成可能デ
バイス。
【０１３０】13． 前記処理デバイスの各々が、算術論
理演算装置の関数を決定するための命令が相互接続から
動的に受けられるべきか前記処理デバイス中の構成メモ
リから提供されるべきかを決定する動的イネーブルゲー
トを備えている、前項１ないし前項12のいずれか１項に
記載の再構成可能デバイス。
【０１３１】14． 前記処理デバイスの各々が、動的命
令マスクを備えており、該動的命令マスクを前記処理デ
バイスが受け取った命令に適用することにより、前記命
令を、算術論理演算装置の関数を決定するための算術論
理演算装置の命令入力と、前記処理デバイスにおける周
辺回路の制御のための周辺回路の命令入力との両方に提
供することが可能となっている、前項１ないし前項13の
いずれか１項に記載の再構成可能デバイス。
【０１３２】15． 中央処理装置の算術論理演算装置を
形成するために１つ又は２つ以上の処理デバイスを配設
し、前記中央処理装置のレジスタファイルとして第１の
メモリを配設し、前記中央処理装置に命令を与えるため
のコードメモリとして第２のメモリを配設する、という
各ステップを有し、前記中央処理装置の前記算術論理演
算装置の命令入力が前記第２メモリから提供されること
を特徴とする、前項１ないし前項14のいずれか１項に記
載の再構成可能デバイスから中央処理装置を構築する方
法。
【０１３３】16． 前記第１のメモリと前記第２のメモ
リとの一方又は両方が、前記再構成可能デバイスの１つ
又は２つ以上の構成要素をユーザプレーンメモリに再構
成することにより提供される、前項15に記載の方法。
【０１３４】17． 前記再構成可能デバイスの前記１つ
又は２つ以上の構成要素が、構成マトリクスの構成を規
定するための手段の構成要素を含む、前項16に記載の方
法。
【０１３５】18． 前記再構成可能デバイスの前記１つ
又は２つ以上の構成要素が、１つ又は２つ以上の処理デ
バイスを含む、前項16項又は前項17に記載の方法。
【０１３６】19． 前記中央処理装置が、多数の算術論
理演算装置を有しており、該多数の算術論理演算装置に
ついての命令が前記第２のメモリから提供される、前項
15ないし前項18のいずれか１項に記載の方法。
【０１３７】20． 前記第２のメモリと、前記第１のメ
モリ及び前記中央処理装置の前記算術論理演算装置との
両方の間に命令デコーダ回路が配設され、命令を圧縮形
式で前記第２メモリに格納できるようになっており、ま
た前記中央処理装置での実行前に前記命令デコーダ回路
によりデコードされるようになっている、前項15ないし
前項19のいずれか１項に記載の方法。
【０１３８】21． 前記多数の算術論理演算装置に共通
の命令デコーダ回路が配設される、前項21に従属する前
項20に記載の方法。
【図面の簡単な説明】
【図１】プロセッサアレイの一部を示す説明図であり、
６つのスイッチングセクション及び６つの算術論理演算
装置の区域が示されている。
【図２】図１に示す構成の一部を示す部分拡大図であ
り、スイッチングセクションのうちの１つ及び算術論理
演算装置の区域のうちの１つが示されている。
【図３】図１に示すプロセッサアレイの一部を更に小さ
なスケールで示す説明図であり、算術論理演算装置の区
域と、これを横切って延びる「垂直」バスとが示されて
いる。
【図４】図３と類似した図であるが、算術論理演算装置
の区域を横切って延びる「水平」バスが示されている。
【図５】算術論理演算装置のうちの１つの区域ｎにおけ
る図２、図３、及び図４のバス間の相互接続を示す説明
図である。
【図６】(a)は、互いに交差する一対の４ビットバスを
接続するための、スイッチングセクション中の１つのタ
イプのプログラマブルスイッチを詳細に示す回路図、
(b)は、端部と端部が互いに接する一対の４ビットバス
を接続するための、スイッチングセクション中の別のタ
イプのプログラマブルスイッチを詳細に示す回路図、
(c)は、桁上げビットバスを接続するための、スイッチ
ングセクション中の別のタイプのプログラマブルスイッ
チを詳細に示す回路図である。
【図７】図５及び図６のプログラマブルスイッチで用い
ることが可能な一連のＮＯＲゲートを示す回路図であ
る。
【図８】図７の回路の変形例を示す回路図である。
【図９】各スイッチングセクションで用いることが可能
なバッファ及びレジスタを示す回路図である。
【図１０】スイッチングセクション中のプログラマブル
スイッチに対してイネーブル信号が如何に分散されるか
を概略的に示す説明図である。
【図１１】図１０に示す構成を一層詳細に示す回路図で
ある。
【図１２】(a)は、図１のアレイで用いられる個々の算
術論理演算装置を示すブロック図、(b)は、個々の算術
論理演算装置のビットスライスを概略的に示すブロック
図、(c)は、(b)のビットスライスの物理的な実施態様を
示す回路図である（これらは全て本発明の一実施例によ
るものである）
【図１３】算術論理演算装置におけるＯＲとＡＮＤとの
間の動的な命令選択を示す説明図である。
【図１４】一対の算術論理演算装置におけるＮＡＮＤと
ＸＯＲとの間の動的な命令選択を示す説明図である。
【図１５】一対の算術論理演算装置におけるＸＯＲとＮ
ＯＲとの間の動的な命令選択を示す説明図である。
【図１６】配線網から算術論理演算装置へ命令を動的に
供給するための構造を示す説明図である。
【図１７】図１６に示す動的命令マスクによるビットの
流用(diversion)を利用した桁上げ入出力パスを示す説
明図である。
【図１８】極めて単純なＣＰＵのビットスライスの一例
を示す説明図である。
【符号の説明】
12 回路領域 10 タイル 14 スイッチングセクション 16,18,20 プログラマブルスイッチ 22 結合部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・スタンスフィールド イギリス国ブリストル・ビーエス８・４ワ イビー，ホットウェルズ，ロウンハム・メ ッド・60 (72)発明者 ジャン・ビュレミ フランス国75116−パリ，リュ・ドゥ・ ラ・トゥール・76

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数の処理デバイスと、 該処理デバイス間の相互接続を提供する接続マトリクス
    と、 該接続マトリクスの構成を規定する手段と、を備えてお
    り、 前記処理デバイスの各々が、入力オペランドについて関
    数を実行して出力を生成するよう構成された算術論理演
    算装置を備えており、前記入力オペランドが、各サイク
    ルで同一経路上の相互接続から前記算術論理演算装置へ
    の入力として提供され、前記処理デバイスのうちの第１
    の処理デバイスの出力を該処理デバイスのうちの第２の
    処理デバイスへと経路指定して前記第２の処理デバイス
    により実行される関数を決定する手段が配設されている
    ことを特徴とする、再構成可能デバイス。
JP35974598A 1997-12-17 1998-12-17 再構成可能プロセッサデバイス Expired - Fee Related JP4230580B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP97310220 1997-12-17
GB9811776.5 1998-06-02
GB97310220.5 1998-06-02
GBGB9811776.5A GB9811776D0 (en) 1998-06-02 1998-06-02 Reconfigurable processor devices

Publications (2)

Publication Number Publication Date
JPH11251442A true JPH11251442A (ja) 1999-09-17
JP4230580B2 JP4230580B2 (ja) 2009-02-25

Family

ID=26147747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35974598A Expired - Fee Related JP4230580B2 (ja) 1997-12-17 1998-12-17 再構成可能プロセッサデバイス

Country Status (3)

Country Link
US (2) US6353841B1 (ja)
JP (1) JP4230580B2 (ja)
DE (1) DE69827589T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003084065A1 (en) * 2002-04-03 2003-10-09 Sony Corporation Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device
US7024577B2 (en) 2000-06-26 2006-04-04 Nihon Computer Co., Ltd. Program logic device for synchronous operation with multiple clock signals
JP2007068194A (ja) * 2002-04-03 2007-03-15 Sony Corp 集積回路、および集積回路装置
US7571198B2 (en) 2005-11-22 2009-08-04 Renesas Technology Corp. Dynamically reconfigurable processor and processor control program for controlling the same

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
JP3961028B2 (ja) 1996-12-27 2007-08-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データフロープロセッサ（ｄｆｐ）の自動的なダイナミックアンロード方法並びに２次元または３次元のプログラミング可能なセルストラクチャを有するモジュール（ｆｐｇａ，ｄｐｇａ等）
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
DE19843640A1 (de) * 1998-09-23 2000-03-30 Siemens Ag Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks
US7003660B2 (en) 2000-06-13 2006-02-21 Pact Xpp Technologies Ag Pipeline configuration unit protocols and communication
US6557092B1 (en) * 1999-03-29 2003-04-29 Greg S. Callen Programmable ALU
DE10081643D2 (de) 1999-06-10 2002-05-29 Pact Inf Tech Gmbh Sequenz-Partitionierung auf Zellstrukturen
EP1061439A1 (en) 1999-06-15 2000-12-20 Hewlett-Packard Company Memory and instructions in computer architecture containing processor and coprocessor
US6633181B1 (en) * 1999-12-30 2003-10-14 Stretch, Inc. Multi-scale programmable array
US6629308B1 (en) * 2000-07-13 2003-09-30 Xilinx, Inc. Method for managing database models for reduced programmable logic device components
US6915518B1 (en) * 2000-07-24 2005-07-05 Xilinx, Inc. System and method for runtime reallocation of PLD resources
AU2060002A (en) * 2000-10-06 2002-04-22 Pact Inf Tech Gmbh Method and device
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US20070299993A1 (en) * 2001-03-05 2007-12-27 Pact Xpp Technologies Ag Method and Device for Treating and Processing Data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7581076B2 (en) * 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7489779B2 (en) * 2001-03-22 2009-02-10 Qstholdings, Llc Hardware implementation of the secure hash standard
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US7624204B2 (en) * 2001-03-22 2009-11-24 Nvidia Corporation Input/output controller node in an adaptable computing environment
US20040133745A1 (en) 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
US7433909B2 (en) 2002-06-25 2008-10-07 Nvidia Corporation Processing architecture for a reconfigurable arithmetic node
US7325123B2 (en) * 2001-03-22 2008-01-29 Qst Holdings, Llc Hierarchical interconnect for configuring separate interconnects for each group of fixed and diverse computational elements
US20030054774A1 (en) * 2001-03-22 2003-03-20 Quicksilver Technology, Inc. Method and system for managing hardware resources to implement system acquisition using an adaptive computing architecture
US6836839B2 (en) * 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7962716B2 (en) * 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
CN101526133B (zh) * 2001-04-26 2015-09-02 福博科知识产权有限责任公司 连续可变变速器的速比调节机构、速比调节方法及操纵把手换档装置
US20030088757A1 (en) * 2001-05-02 2003-05-08 Joshua Lindner Efficient high performance data operation element for use in a reconfigurable logic environment
US6577678B2 (en) * 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US20020184291A1 (en) * 2001-05-31 2002-12-05 Hogenauer Eugene B. Method and system for scheduling in an adaptable computing engine
EP2224330B1 (de) * 2001-06-20 2012-05-09 Krass, Maren Verfahren und gerät zum partitionieren von grossen rechnerprogrammen
EP1284587B1 (en) 2001-08-15 2011-09-28 Sound Design Technologies Ltd. Low-power reconfigurable hearing instrument
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) * 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7644279B2 (en) * 2001-12-05 2010-01-05 Nvidia Corporation Consumer product distribution in the embedded system market
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US6640333B2 (en) 2002-01-10 2003-10-28 Lsi Logic Corporation Architecture for a sea of platforms
US20030204704A1 (en) * 2002-04-30 2003-10-30 Hamlin Christopher L. Extended instruction sets in a platform architecture
AU2003208266A1 (en) 2002-01-19 2003-07-30 Pact Xpp Technologies Ag Reconfigurable processor
US7506328B2 (en) * 2002-02-11 2009-03-17 Xerox Corporation Method and system for optimizing performance of an apparatus
US8127061B2 (en) * 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US7058921B1 (en) * 2002-02-22 2006-06-06 Xilinx, Inc. Method and system for resource allocation in FPGA-based system-on-chip (SoC)
US6738961B2 (en) * 2002-02-28 2004-05-18 Hewlett-Packard Development Company, L.P. Computer readable medium and a method for representing an electronic circuit as a routing-resource graph
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
AU2003223892A1 (en) * 2002-03-21 2003-10-08 Pact Xpp Technologies Ag Method and device for data processing
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7620678B1 (en) 2002-06-12 2009-11-17 Nvidia Corporation Method and system for reducing the time-to-market concerns for embedded system design
US7802108B1 (en) 2002-07-18 2010-09-21 Nvidia Corporation Secure storage of program code for an embedded system
US20040133795A1 (en) * 2002-07-26 2004-07-08 Eric Murray Method and system for handling multiple security protocols in a processing system
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
AU2003289844A1 (en) 2002-09-06 2004-05-13 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US7502915B2 (en) * 2002-09-30 2009-03-10 Nvidia Corporation System and method using embedded microprocessor as a node in an adaptable computing machine
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US8949576B2 (en) * 2002-11-01 2015-02-03 Nvidia Corporation Arithmetic node including general digital signal processing functions for an adaptive computing machine
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US7590829B2 (en) * 2003-03-31 2009-09-15 Stretch, Inc. Extension adapter
US7581081B2 (en) 2003-03-31 2009-08-25 Stretch, Inc. Systems and methods for software extensible multi-processing
US8001266B1 (en) 2003-03-31 2011-08-16 Stretch, Inc. Configuring a multi-processor system
US7613900B2 (en) * 2003-03-31 2009-11-03 Stretch, Inc. Systems and methods for selecting input/output configuration in an integrated circuit
DE10319562B3 (de) * 2003-04-30 2004-11-04 Siemens Ag Anordnung zur Durchführung externer Berechnungsalgorithmen für einen digitalen Signalprozessor
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
AU2004250685A1 (en) 2003-06-18 2004-12-29 Ambric, Inc. Integrated circuit development system
TW200504592A (en) * 2003-07-24 2005-02-01 Ind Tech Res Inst Reconfigurable apparatus with high hardware efficiency
US7373642B2 (en) * 2003-07-29 2008-05-13 Stretch, Inc. Defining instruction extensions in a standard programming language
US7418575B2 (en) * 2003-07-29 2008-08-26 Stretch, Inc. Long instruction word processing with instruction extensions
US8296764B2 (en) 2003-08-14 2012-10-23 Nvidia Corporation Internal synchronization control for adaptive integrated circuitry
US7353516B2 (en) * 2003-08-14 2008-04-01 Nvidia Corporation Data flow control for adaptive integrated circuitry
US7174432B2 (en) 2003-08-19 2007-02-06 Nvidia Corporation Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture
JP4700611B2 (ja) 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
JP3887622B2 (ja) * 2003-10-17 2007-02-28 松下電器産業株式会社 データ処理装置
US7013449B2 (en) * 2003-10-30 2006-03-14 Hewlett-Packard Development Company, L.P. Method of designing custom circuit device using scheduling clock cycles
US6982570B1 (en) 2003-10-30 2006-01-03 Hewlett-Packard Development Company, L.P. Reconfigurable device
WO2005073866A2 (en) * 2004-01-21 2005-08-11 Charles Stark Draper Laboratory, Inc. Systems and methods for reconfigurable computing
WO2011061099A1 (en) 2004-04-02 2011-05-26 Panasonic Corporation Reset/load and signal distribution network
JP4485272B2 (ja) * 2004-06-30 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置
US7577869B2 (en) * 2004-08-11 2009-08-18 Ati Technologies Ulc Apparatus with redundant circuitry and method therefor
US9098932B2 (en) * 2004-08-11 2015-08-04 Ati Technologies Ulc Graphics processing logic with variable arithmetic logic unit control and method therefor
US7207026B2 (en) * 2004-11-16 2007-04-17 Lsi Logic Corporation Memory tiling architecture
US7461365B1 (en) * 2005-07-09 2008-12-02 Lightspeed Logic, Inc. Increased effective flip-flop density in a structured ASIC
KR100663709B1 (ko) * 2005-12-28 2007-01-03 삼성전자주식회사 재구성 아키텍처에서의 예외 처리 방법 및 장치
JP2009524134A (ja) 2006-01-18 2009-06-25 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト ハードウェア定義方法
US8332793B2 (en) * 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
KR100781340B1 (ko) * 2006-09-18 2007-11-30 삼성전자주식회사 사용자 정의 확장 연산을 처리하는 연산 시스템 및 방법
US9135017B2 (en) * 2007-01-16 2015-09-15 Ati Technologies Ulc Configurable shader ALU units
US7987065B1 (en) 2007-04-17 2011-07-26 Nvidia Corporation Automatic quality testing of multimedia rendering by software drivers
US8589935B2 (en) 2007-05-08 2013-11-19 L-3 Communications Corporation Heterogeneous reconfigurable agent compute engine (HRACE)
US9081901B2 (en) * 2007-10-31 2015-07-14 Raytheon Company Means of control for reconfigurable computers
JP4962305B2 (ja) * 2007-12-26 2012-06-27 富士通セミコンダクター株式会社 リコンフィギュラブル回路
EP2141585A1 (en) * 2008-06-27 2010-01-06 Panasonic Corporation Combined adder circuit array and and/or plane
EP2166454A1 (en) * 2008-09-08 2010-03-24 Panasonic Corporation System and method for testing application-specific blocks embedded in reconfigurable arrays
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics
US9105323B2 (en) 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
EP2326009A1 (en) 2009-11-20 2011-05-25 Panasonic Corporation Reset/load and signal distribution network
EP2328096A1 (en) 2009-11-27 2011-06-01 Panasonic Corporation Route-through in embedded functional units
JP5990466B2 (ja) 2010-01-21 2016-09-14 スビラル・インコーポレーテッド ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置
EP2360601A1 (en) 2010-02-16 2011-08-24 Panasonic Corporation Programmable logic device with custom blocks
EP2367117A1 (en) 2010-03-10 2011-09-21 Panasonic Corporation Heterogeneous routing network
WO2011120567A1 (en) 2010-03-30 2011-10-06 Panasonic Corporation Efficient routing across regions of varying bit width
WO2011131250A1 (en) 2010-04-23 2011-10-27 Panasonic Corporation Reuse of constants between arithmetic logic units and look-up-tables
WO2012016597A1 (en) 2010-08-05 2012-02-09 Panasonic Corporation Overridable elements in reconfigurable logic devices
EP2416241A1 (en) 2010-08-06 2012-02-08 Panasonic Corporation Configurable arithmetic logic unit
EP2434650A1 (en) 2010-09-23 2012-03-28 Panasonic Corporation Reed-Solomon encoder with simplified Galois field multipliers
WO2012059704A1 (en) 2010-11-04 2012-05-10 Panasonic Corporation Signal propagation control in programmable logic devices
US9037931B2 (en) 2011-12-21 2015-05-19 Advanced Micro Devices, Inc. Methods and systems for logic device defect tolerant redundancy
US10042966B2 (en) 2014-10-31 2018-08-07 Wave Computing, Inc. Computing resource allocation based on flow graph translation
CN107315567B (zh) * 2016-04-26 2020-08-07 中科寒武纪科技股份有限公司 一种用于执行向量最大值最小值运算的装置和方法
CN110728364A (zh) * 2018-07-17 2020-01-24 上海寒武纪信息科技有限公司 一种运算装置和运算方法
CN111326191A (zh) * 2018-12-13 2020-06-23 杭州海存信息技术有限公司 含有三维纵向存储阵列的处理器
DE102019006293A1 (de) * 2019-09-05 2021-03-11 PatForce GmbH Switchbox

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236204A (en) 1978-03-13 1980-11-25 Motorola, Inc. Instruction set modifier register
US4698751A (en) * 1984-07-13 1987-10-06 Ford Aerospace & Communications Corporation Systolic array for solving cyclic loop dependent algorithms
US4775952A (en) * 1986-05-29 1988-10-04 General Electric Company Parallel processing system apparatus
US4766566A (en) 1986-08-18 1988-08-23 International Business Machines Corp. Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing
US5233539A (en) 1989-08-15 1993-08-03 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure, input/output structure and configurable logic block
US5204556A (en) 1991-05-06 1993-04-20 Lattice Semiconductor Corporation Programmable interconnect structure for logic blocks
US5291431A (en) 1991-06-03 1994-03-01 General Electric Company Array multiplier adapted for tiled layout by silicon compiler
US5208491A (en) 1992-01-07 1993-05-04 Washington Research Foundation Field programmable gate array
US5498975A (en) 1992-11-19 1996-03-12 Altera Corporation Implementation of redundancy on a programmable logic device
US5457644A (en) * 1993-08-20 1995-10-10 Actel Corporation Field programmable digital signal processing array integrated circuit
WO1995022205A1 (en) 1994-02-15 1995-08-17 Xilinx, Inc. Tile based architecture for fpga
US5586277A (en) 1994-03-01 1996-12-17 Intel Corporation Method for parallel steering of fixed length fields containing a variable length instruction from an instruction buffer to parallel decoders
GB2289354B (en) 1994-05-03 1997-08-27 Advanced Risc Mach Ltd Multiple instruction set mapping
US5426379A (en) 1994-07-29 1995-06-20 Xilinx, Inc. Field programmable gate array with built-in bitstream data expansion
JPH08185320A (ja) 1994-12-28 1996-07-16 Mitsubishi Electric Corp 半導体集積回路
US5680597A (en) 1995-01-26 1997-10-21 International Business Machines Corporation System with flexible local control for modifying same instruction partially in different processor of a SIMD computer system to execute dissimilar sequences of instructions
US5583450A (en) 1995-08-18 1996-12-10 Xilinx, Inc. Sequencer for a time multiplexed programmable logic device
GB9611994D0 (en) 1996-06-07 1996-08-07 Systolix Ltd A field programmable processor
KR100212142B1 (ko) 1996-09-12 1999-08-02 윤종용 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법
US5835746A (en) 1997-04-21 1998-11-10 Motorola, Inc. Method and apparatus for fetching and issuing dual-word or multiple instructions in a data processing system
JP3123977B2 (ja) * 1998-06-04 2001-01-15 日本電気株式会社 プログラマブル機能ブロック

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024577B2 (en) 2000-06-26 2006-04-04 Nihon Computer Co., Ltd. Program logic device for synchronous operation with multiple clock signals
WO2003084065A1 (en) * 2002-04-03 2003-10-09 Sony Corporation Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device
JP2007068194A (ja) * 2002-04-03 2007-03-15 Sony Corp 集積回路、および集積回路装置
US7265580B2 (en) 2002-04-03 2007-09-04 Sony Corporation Semiconductor-integrated circuit utilizing magnetoresistive effect elements
US7274207B2 (en) 2002-04-03 2007-09-25 Sony Corporation Semiconductor-integrated circuit utilizing magnetoresistive effect elements
US7571198B2 (en) 2005-11-22 2009-08-04 Renesas Technology Corp. Dynamically reconfigurable processor and processor control program for controlling the same

Also Published As

Publication number Publication date
JP4230580B2 (ja) 2009-02-25
DE69827589T2 (de) 2005-11-03
US20020157066A1 (en) 2002-10-24
US6553395B2 (en) 2003-04-22
DE69827589D1 (de) 2004-12-23
US6353841B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
JP4230580B2 (ja) 再構成可能プロセッサデバイス
US7746111B1 (en) Gating logic circuits in a self-timed integrated circuit
US6751722B2 (en) Local control of multiple context processing elements with configuration contexts
US7733123B1 (en) Implementing conditional statements in self-timed logic circuits
US6122719A (en) Method and apparatus for retiming in a network of multiple context processing elements
Marshall et al. A reconfigurable arithmetic array for multimedia applications
US7880499B2 (en) Reconfigurable logic fabrics for integrated circuits and systems and methods for configuring reconfigurable logic fabrics
JP4014116B2 (ja) フィールドプログラマブルプロセッサアレイ
US7464251B2 (en) Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements
US9411554B1 (en) Signed multiplier circuit utilizing a uniform array of logic blocks
US7746112B1 (en) Output structure with cascaded control signals for logic blocks in integrated circuits, and methods of using the same
US7746109B1 (en) Circuits for sharing self-timed logic
US7746102B1 (en) Bus-based logic blocks for self-timed integrated circuits
US7746106B1 (en) Circuits for enabling feedback paths in a self-timed integrated circuit
JP2003526129A (ja) プログラマブル・アレイにおける乗算器の実現
JP2001509336A (ja) フィールドプログラマブルプロセッサデバイス
US7746108B1 (en) Compute-centric architecture for integrated circuits
US7746110B1 (en) Circuits for fanning out data in a programmable self-timed integrated circuit
JP2006040254A (ja) リコンフィギュラブル回路および処理装置
US7746105B1 (en) Merging data streams in a self-timed programmable integrated circuit
US9002915B1 (en) Circuits for shifting bussed data
US7746104B1 (en) Dynamically controlled output multiplexer circuits in a programmable integrated circuit
US7746103B1 (en) Multi-mode circuit in a self-timed integrated circuit
US7746101B1 (en) Cascading input structure for logic blocks in integrated circuits
US7948265B1 (en) Circuits for replicating self-timed logic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees