JP2000196183A - 化合物半導体装置の電極構造 - Google Patents

化合物半導体装置の電極構造

Info

Publication number
JP2000196183A
JP2000196183A JP37201498A JP37201498A JP2000196183A JP 2000196183 A JP2000196183 A JP 2000196183A JP 37201498 A JP37201498 A JP 37201498A JP 37201498 A JP37201498 A JP 37201498A JP 2000196183 A JP2000196183 A JP 2000196183A
Authority
JP
Japan
Prior art keywords
layer
ohmic contact
compound semiconductor
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37201498A
Other languages
English (en)
Other versions
JP3648397B2 (ja
Inventor
Masahiko Sakata
昌彦 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP37201498A priority Critical patent/JP3648397B2/ja
Publication of JP2000196183A publication Critical patent/JP2000196183A/ja
Application granted granted Critical
Publication of JP3648397B2 publication Critical patent/JP3648397B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 良好なボンディングパットを確保すると共
に、パターン形成の際の安定したエッチングコントロー
ルを得ることを課題とする。 【解決手段】 ｐ型又はｎ型化合物半導体とオーム性接
触をなすＡｕ系合金層、酸化及び／又は窒化されたＭｏ
バリア層、及びＡｕボンディングパット層とをこの順で
形成してなることにより、上記課題を解決する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤ等の化合物
半導体の製造方法に関するものであり、特に、良好なワ
イヤーボンディング性を有する電極形成に関するもので
ある。
【０００２】
【従来の技術】従来の電極構造はオーム性コンタクトと
なるＡｕ系合金層を第１層とし、Ａｒガスのみでスパッ
タされたＭｏバリア層を第２層、そしてＡｕを第３層と
する電極構造を有している。
【０００３】
【発明が解決しようとする課題】本来、Ｍｏ層といった
バリア層の存在は、電極パターン形成後オーミックコン
タクトを得るために行う熱処理において、ウェハもしく
は第１層のオーミックコンタクト層からのボンディング
パット層となるＡｕ層への不純物の拡散を防止すること
を目的としている。しかしながら、従来の電極ではその
バリア性が十分と言えず、下からの不純物の拡散により
ボンディビリティの低下を招いていた。
【０００４】また、パターン形成の際のエッチング処理
においてもＭｏ層又は非常にエッチングされ易く安定し
たエッチング処理ができないため、時々オーバーエッチ
ングといった問題があった。
【０００５】本発明は、このような問題点を解決するこ
とを目的とする。
【０００６】
【課題を解決するための手段】この発明（請求項１）に
係る化合物半導体装置の電極構造は、ｐ型又はｎ型化合
物半導体とオーム性接触をなすＡｕ系合金層、酸化及び
／又は窒化されたＭｏバリア層、及びＡｕボンディング
パット層とをこの順で形成してなることによって、上記
の目的を達成する。
【０００７】このとき、Ｍｏ層の膜厚は１５０ｎｍ以上
であることが好ましく、２００〜２５０ｎｍであること
がより好ましい。
【０００８】この発明（請求項２）に係る化合物半導体
装置の電極構造は、前記Ｍｏバリア層が、スパッタ法に
より形成されたものであり、Ａｒガス中に、Ｏ2及び／
又はＮ2を混在させてスパッタ形成してなることによっ
て、上記の目的を達成する。
【０００９】この際、Ａｒスパッタガスへの、Ｎ2ガス
の混合率を７〜２５％の範囲に、Ｏ2ガスの混合率を１
〜６％の範囲に、設定することが好ましい。
【００１０】また、スパッタ時の圧力は、０．２６Ｐａ
以下であることが好ましい。
【００１１】この発明（請求項３）に係る化合物半導体
装置の電極構造は、前記Ｍｏバリア層が、所定の厚みま
で、間欠スパッタ法により形成してなることによって、
上記の目的を達成する。
【００１２】以下、本発明の作用を記載する。
【００１３】上述の構成により、良好なボンディングパ
ットを確保することが可能となると共に、パターン形成
の際の安定したエッチングコントロールを容易に得るこ
とが可能となる。
【００１４】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づき具体的に説明する。
【００１５】本発明の１実施例を、図１に示すＩＩＩ−
Ｖ族化合物半導体ＧａＰＬＥＤの工程フローを用いて説
明するが本発明はこれに限定されるものではない。
【００１６】まず、ＧａＰ基板上にエピタキシャル成長
させたエピウェハ１１を所定の厚みである２８０μｍ程
度まで、ラッピング等で研削する。ついでＮ側にＡｕＳ
ｉ又はＡｕＧｅ等をデポした後、フォトリソ及びエッチ
ング処理を施して電極パターンを形成し、次に熱処理を
行ってカソード電極を形成する（図１−Ｃ）。
【００１７】そして、ここから本発明であるアノード電
極の形成を以下の手順にて実施する。まず、良好なオー
ミックコンタクトを得るためのＡｕＢｅ又はＡｕＺｎ等
のオーミックコンタクト層形成前にウェットエッチング
による前処理を施し、ウェハ表面の異物を除去しておく
（図１−Ｄ−１）。
【００１８】表面処理されたウェハは直ちに、オーミッ
クコンタクト層を蒸着又はスパッタにて形成する（図１
−Ｄ−２）。オーミックコンタクト層デポに引き続き、
バリア層及びボンディングパット層をスパッタにて連続
形成する（図１−Ｄ−３）。ここで、バリア層形成につ
いて詳しく記述すると、アノード電極構造は、図２に示
す構造となっており、Ｍｏ層のバリア層である。ここで
Ｍｏ層を形成する際のスパッタ条件がバリア性の向上及
びエッチングコントロールにとって重要なポイントとな
る。
【００１９】まず、主スパッタガスであるＡｒガスにＮ
2＋Ｏ2ガスを導入する。最適量として、Ｏ2が１〜６
％、Ｎ2が７〜２５％の範囲内で混合させる。次に、ス
パッタ圧力は０．２６Ｐａ以下であることが望ましい。
そして、Ｍｏ層の膜厚は１５０ｎｍ以上が必要であり、
膜ストレスを考慮して２００〜２５０ｎｍの範囲が好ま
しい。また、デポについては、連続して行うのではな
く、不連続でつまり薄層を何層も積層して形成するこ
と、以上の条件で得られたＭｏ層は、バリア性が高く、
オーバーエッチング等の少ないエッチングコントロール
が容易な膜となっている。
【００２０】こうして形成したメタル層とフォトリソ工
程で所定の電極パターンを形成し（図１−Ｄ−４）、ウ
エットエッチングにてメタルをボンディングパット層で
あるＡｕから順にエッチングし、最終的にパターンが抜
き終わったら、レジストを除去した後、熱処理を行って
アノード電極工程が完了する（図１−Ｄ−５）。こうし
て処理されたウェハを最後にダイシングにより個々の素
子に分断させてＬＥＤ各素子が完成する（図１−Ｅ）。
【００２１】
【発明の効果】Ｍｏのバリア層を形成する際、従来では
Ａｒガス単独でスパッタ形成していたが、この場合、バ
リア層やＭｏ膜のエッチングコントロールが安定しない
という問題があった。本発明の如く、ＡｒガスにＮ2及
び／又はＯ2を混在させてスパッタすることにより、Ｍ
ｏの酸化及び窒化されたものが膜中に混在する膜が形成
され、バリア性の向上が図れると同時に電極パターン形
成の際のＭｏエッチングの際オーバーエッチングが抑え
られて、工程トラブルを防止することができるという効
果がある。
【図面の簡単な説明】
【図１】ＧａＰ系ＬＥＤのエピタキシャル工程から、ダ
イシング工程までのウェハプロセスにおける工程フロー
を示し、特に本発明に関係のあるアノード電極形成工程
については、工程を細分化して示したものである。
【図２】ウェハプロセス工程が完了したアノード電極の
断面図である。
【符号の説明】
１：ｐ−ＧａＡｓエピタキシャル層 ２：ｎ−ＧａＰエピタキシャル層 ３：ｎ−ＧａＰ基板 ４：カソード電極（Ａｕ合金） ５：オーミックコンタクト層（ＡｕＢｅ、ＡｕＺｎ等） ６：バリアメタル層（Ｍｏ） ７：ボンディングパット層（Ａｕ） ８：レジスト膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ｐ型又はｎ型化合物半導体とオーム性接
    触をなすＡｕ系合金層、酸化及び／又は窒化されたＭｏ
    バリア層、及びＡｕボンディングパット層とをこの順で
    形成してなることを特徴とする化合物半導体装置の電極
    構造。
  2. 【請求項２】 前記Ｍｏバリア層は、スパッタ法により
    形成されたものであり、Ａｒガス中に、Ｏ2及び／又は
    Ｎ2を混在させてスパッタ形成してなることを特徴とす
    る請求項１に記載の化合物半導体装置の電極構造。
  3. 【請求項３】 前記Ｍｏバリア層は、所定の厚みまで、
    間欠スパッタ法により形成してなることを特徴とする請
    求項１又は２に記載の化合物半導体装置の電極構造。
JP37201498A 1998-12-28 1998-12-28 化合物半導体装置の電極構造 Expired - Fee Related JP3648397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37201498A JP3648397B2 (ja) 1998-12-28 1998-12-28 化合物半導体装置の電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37201498A JP3648397B2 (ja) 1998-12-28 1998-12-28 化合物半導体装置の電極構造

Publications (2)

Publication Number Publication Date
JP2000196183A true JP2000196183A (ja) 2000-07-14
JP3648397B2 JP3648397B2 (ja) 2005-05-18

Family

ID=18499699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37201498A Expired - Fee Related JP3648397B2 (ja) 1998-12-28 1998-12-28 化合物半導体装置の電極構造

Country Status (1)

Country Link
JP (1) JP3648397B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100369A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体レーザ素子およびその製造方法
JP2017163111A (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100369A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体レーザ素子およびその製造方法
JP2017163111A (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP3648397B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP3466144B2 (ja) 半導体の表面を荒くする方法
CN100428509C (zh) 半导体发光元件及其制造方法
US7742677B2 (en) Method for producing an optoelectronic component
JP3239774B2 (ja) ３族窒化物半導体発光素子の基板分離方法
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
US20110253972A1 (en) LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAIN FILM
KR100244208B1 (ko) 발광다이오드및그제조방법
JP2658009B2 (ja) 窒化ガリウム系化合物半導体発光素子
WO2001067524A1 (fr) Dispositif semi-conducteur a compose nitrure iii
JP2000196183A (ja) 化合物半導体装置の電極構造
CN108538998B (zh) 一种led芯片及其制作方法
JP2002344019A (ja) 発光ダイオード及びその製造方法
JP3765246B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2000299479A (ja) ショットキーダイオードおよびその製造方法
US6815326B2 (en) Method of manufacturing semiconductor electrode and semiconductor device provided with electrodes manufactured by the method
JPH05291186A (ja) 半導体チップの表面上に金属コンタクトを形成する方法
JP3582973B2 (ja) 化合物半導体素子の製造方法
JPH10125936A (ja) ショットキーバリア半導体装置およびその製法
JP2003197965A (ja) 半導体発光素子及びその製造方法
JP3729437B2 (ja) 化合物半導体素子の製造方法
CN111200046B (zh) Led芯片结构及其制作方法
JPH0547753A (ja) 半導体素子の保護膜の形成方法
JPS6155780B2 (ja)
JPS5984468A (ja) 半導体装置
JP3193864B2 (ja) 化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050214

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees