JP2000196057A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2000196057A JP2000196057A JP10373818A JP37381898A JP2000196057A JP 2000196057 A JP2000196057 A JP 2000196057A JP 10373818 A JP10373818 A JP 10373818A JP 37381898 A JP37381898 A JP 37381898A JP 2000196057 A JP2000196057 A JP 2000196057A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- film
- channel
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ロコスを使用しない、フォトダイオードが保
護された固体撮像素子およびその製造方法を提供する。 【解決手段】 素子分離領域、感光部およびドレイン領
域が配置された基板と、前記基板上に堆積されたゲート
絶縁膜および酸化膜と、前記ゲート絶縁膜および前記酸
化膜をつらぬくように形成されたゲートチャネル部に埋
め込まれた導電パターンを具備することを特徴とする固
体撮像素子およびその製造方法。
護された固体撮像素子およびその製造方法を提供する。 【解決手段】 素子分離領域、感光部およびドレイン領
域が配置された基板と、前記基板上に堆積されたゲート
絶縁膜および酸化膜と、前記ゲート絶縁膜および前記酸
化膜をつらぬくように形成されたゲートチャネル部に埋
め込まれた導電パターンを具備することを特徴とする固
体撮像素子およびその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子およ
びその製造方法に係わり、特に、感光部に損傷を与えに
くい固体撮像素子およびその製造方法に関する。
びその製造方法に係わり、特に、感光部に損傷を与えに
くい固体撮像素子およびその製造方法に関する。
【０００２】
【従来の技術】マルチメディア時代の到来と共に、画像
入力のための固体撮像素子の開発が進められている。こ
れらの固体撮像素子としては、ＣＣＤ（Charge Coupled
Device 、電荷結合素子）や陰極線管、ＣＭＯＳ（相補
型金属酸化膜半導体）イメージセンサ等がある。
入力のための固体撮像素子の開発が進められている。こ
れらの固体撮像素子としては、ＣＣＤ（Charge Coupled
Device 、電荷結合素子）や陰極線管、ＣＭＯＳ（相補
型金属酸化膜半導体）イメージセンサ等がある。
【０００３】これらの固体撮像素子を用いたＤＳＣ（Di
gital Still Camera、電子スチルカメラ）が製品化され
ている。このＤＳＣは、従来のいわゆるフィルムに焼き
付けるタイプのカメラに台頭するものである。
gital Still Camera、電子スチルカメラ）が製品化され
ている。このＤＳＣは、従来のいわゆるフィルムに焼き
付けるタイプのカメラに台頭するものである。
【０００４】さて、こういった固体撮像素子のこれまで
の一般的な形成方法について説明する。
の一般的な形成方法について説明する。
【０００５】図５（ａ）に示すように、半導体基板１上
の素子分離領域にチャネルストッパ３のイオン注入を行
う。この半導体基板１上に、ゲート絶縁膜２としてゲー
ト酸化膜を堆積する。次に、チャネルストッパ３の形成
された素子分離領域上にＬＯＣＯＳ（LOCal Oxidized S
ilicon：ロコス）１１を形成する。ロコスは、例えば、
ポリシリコンを堆積して、窒化膜を選択酸化のマスクと
して用い、フォトエッチングプロセス・ＲＩＥ（反応性
イオンエッチング）により形成される。
の素子分離領域にチャネルストッパ３のイオン注入を行
う。この半導体基板１上に、ゲート絶縁膜２としてゲー
ト酸化膜を堆積する。次に、チャネルストッパ３の形成
された素子分離領域上にＬＯＣＯＳ（LOCal Oxidized S
ilicon：ロコス）１１を形成する。ロコスは、例えば、
ポリシリコンを堆積して、窒化膜を選択酸化のマスクと
して用い、フォトエッチングプロセス・ＲＩＥ（反応性
イオンエッチング）により形成される。
【０００６】次に、図５（ｂ）に示すように、ロコスで
分離された間の領域に、フォトダイオード４およびドレ
イン５をイオン注入により形成する。
分離された間の領域に、フォトダイオード４およびドレ
イン５をイオン注入により形成する。
【０００７】そして、図５（ｃ）に示すように、レジス
トマスクを用いてゲートチャネルにイオン注入を行う。
トマスクを用いてゲートチャネルにイオン注入を行う。
【０００８】さらに、図５（ｄ）に示すように、ゲート
電極８を堆積し、図５（ｅ）に示すようにゲート電極８
にフォトエッチングプロセス・ＲＩＥを施してポリシリ
コン配線パターンを形成する。
電極８を堆積し、図５（ｅ）に示すようにゲート電極８
にフォトエッチングプロセス・ＲＩＥを施してポリシリ
コン配線パターンを形成する。
【０００９】素子分離にロコスを用いて形成されるＭＯ
Ｓ型固体撮像素子には、窒化膜等からの膜ストレスや高
温で長時間の熱工程により欠陥が発生する。この欠陥
は、白キズや暗電流発生の原因となる。また、ロコスを
用いると、微細化が困難であり、工程が長くなる。それ
ばかりか、ゲートチャネル部の形成とゲート配線の形成
の際のレジストマスクが別であるためにずれてしまうと
いう問題もある。また、フォトダイオードと薄いゲート
酸化膜を介して堆積された構造であるため、ポリシリコ
ンのＲＩＥの際にフォトダイオードまでダメージを受け
てしまう。これも暗電流や白キズ発生の原因となる。
Ｓ型固体撮像素子には、窒化膜等からの膜ストレスや高
温で長時間の熱工程により欠陥が発生する。この欠陥
は、白キズや暗電流発生の原因となる。また、ロコスを
用いると、微細化が困難であり、工程が長くなる。それ
ばかりか、ゲートチャネル部の形成とゲート配線の形成
の際のレジストマスクが別であるためにずれてしまうと
いう問題もある。また、フォトダイオードと薄いゲート
酸化膜を介して堆積された構造であるため、ポリシリコ
ンのＲＩＥの際にフォトダイオードまでダメージを受け
てしまう。これも暗電流や白キズ発生の原因となる。
【００１０】これに加え、ポリシリコンのＲＩＥにおい
てはロコスの段差部をＲＩＥするため、オーバーエッチ
ングや時間が長くなることでさらにフォトダイオードに
ダメージが及んで、暗電流や白キズ発生の原因となり、
素子の性能を下げる。
てはロコスの段差部をＲＩＥするため、オーバーエッチ
ングや時間が長くなることでさらにフォトダイオードに
ダメージが及んで、暗電流や白キズ発生の原因となり、
素子の性能を下げる。
【００１１】
【発明が解決しようとする課題】上述したように、従来
の固体撮像素子およびその製造方法においては、ロコス
を用いるために欠陥の発生の原因となったり、工程が煩
雑であったり、フォトダイオードの上面にエッチングに
よるダメージが生じたりしていた。
の固体撮像素子およびその製造方法においては、ロコス
を用いるために欠陥の発生の原因となったり、工程が煩
雑であったり、フォトダイオードの上面にエッチングに
よるダメージが生じたりしていた。
【００１２】従って、本発明は、ロコスを使用しない、
フォトダイオードが保護された固体撮像素子およびその
製造方法を提供することを目的とする。
フォトダイオードが保護された固体撮像素子およびその
製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の固体撮像素子
は、素子分離領域、感光部およびドレイン領域が配置さ
れた基板と、前記基板上に堆積されたゲート絶縁膜およ
び酸化膜と、前記ゲート絶縁膜および前記酸化膜をつら
ぬくように形成されたゲートチャネル部に埋め込まれた
導電パターンを具備することを特徴としている。
は、素子分離領域、感光部およびドレイン領域が配置さ
れた基板と、前記基板上に堆積されたゲート絶縁膜およ
び酸化膜と、前記ゲート絶縁膜および前記酸化膜をつら
ぬくように形成されたゲートチャネル部に埋め込まれた
導電パターンを具備することを特徴としている。
【００１４】本発明の固体撮像素子の製造方法におい
て、（Ａ）半導体基板上に、ゲート絶縁膜を堆積する工
程と、（Ｂ）前記ゲート絶縁膜を介して、前記半導体基
板中に素子分離領域、感光部およびドレイン領域を形成
する工程と、（Ｃ）前記ゲート絶縁膜上に酸化膜を堆積
する工程と、（Ｄ）前記ゲート絶縁膜および前記酸化膜
をつらぬくようにゲートチャネル部を開口する工程と、
（Ｅ）前記ゲートチャネル部に導電パターンを埋め込む
工程とを具備することを特徴としている。
て、（Ａ）半導体基板上に、ゲート絶縁膜を堆積する工
程と、（Ｂ）前記ゲート絶縁膜を介して、前記半導体基
板中に素子分離領域、感光部およびドレイン領域を形成
する工程と、（Ｃ）前記ゲート絶縁膜上に酸化膜を堆積
する工程と、（Ｄ）前記ゲート絶縁膜および前記酸化膜
をつらぬくようにゲートチャネル部を開口する工程と、
（Ｅ）前記ゲートチャネル部に導電パターンを埋め込む
工程とを具備することを特徴としている。
【００１５】本発明の固体撮像素子およびその製造方法
によれば、熱酸化膜であるゲート絶縁膜を薄くすること
でフォトダイオードへの熱の影響を少なくでき、さらに
このゲート絶縁膜上に厚い酸化膜を堆積することで、ゲ
ートチャネルの開口時にもフォトダイオードへのエッチ
ングダメージが少なく、ゲートチャネル開口部を形成す
ることで、ゲート電極位置がセルフアラインで決められ
るため、ゲートチャネル開口部とゲート電極との合わせ
ずれも生じない。
によれば、熱酸化膜であるゲート絶縁膜を薄くすること
でフォトダイオードへの熱の影響を少なくでき、さらに
このゲート絶縁膜上に厚い酸化膜を堆積することで、ゲ
ートチャネルの開口時にもフォトダイオードへのエッチ
ングダメージが少なく、ゲートチャネル開口部を形成す
ることで、ゲート電極位置がセルフアラインで決められ
るため、ゲートチャネル開口部とゲート電極との合わせ
ずれも生じない。
【００１６】本発明の固体撮像素子は、具体的には、チ
ャネルストッパとフォトダイオードおよびドレインがイ
オン注入により形成された半導体基板と、その半導体基
板上に堆積されたＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx
膜と、その上に堆積されたＣＶＤ ＳｉＯ2 膜と、Ｓｉ
Ｏ2 膜とＣＶＤ ＳｉＯ2 膜をつらぬくように形成され
たゲートチャネル開口部と、少なくともフォトダイオー
ドおよびドレインと接触するように開口部に埋め込まれ
たポリシリコンパターンとから構成されている。
ャネルストッパとフォトダイオードおよびドレインがイ
オン注入により形成された半導体基板と、その半導体基
板上に堆積されたＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx
膜と、その上に堆積されたＣＶＤ ＳｉＯ2 膜と、Ｓｉ
Ｏ2 膜とＣＶＤ ＳｉＯ2 膜をつらぬくように形成され
たゲートチャネル開口部と、少なくともフォトダイオー
ドおよびドレインと接触するように開口部に埋め込まれ
たポリシリコンパターンとから構成されている。
【００１７】また、本発明の固体撮像素子の製造方法
は、具体的には、（Ａ）半導体基板上にＳｉＯ2 膜また
はＳｉＯx ／ＳｉＮx 膜を堆積する工程と、（Ｂ）この
ＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx 膜を介して、チャ
ネルストッパ、フォトダイオードおよびドレインをイオ
ン注入により形成する工程と、（Ｃ）ＳｉＯ2 膜または
ＳｉＯx ／ＳｉＮx 膜上にＣＶＤ ＳｉＯ2 膜を堆積す
る工程と、（Ｄ）ＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx
膜およびＣＶＤ ＳｉＯ2 膜をつらぬくようにＲＩＥ法
によりエッチングしてゲートチャネル開口部を形成する
工程と、（Ｅ）少なくともフォトダイオードおよびドレ
インと接触するように開口部にポリシリコンを埋め込む
工程とからなる。
は、具体的には、（Ａ）半導体基板上にＳｉＯ2 膜また
はＳｉＯx ／ＳｉＮx 膜を堆積する工程と、（Ｂ）この
ＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx 膜を介して、チャ
ネルストッパ、フォトダイオードおよびドレインをイオ
ン注入により形成する工程と、（Ｃ）ＳｉＯ2 膜または
ＳｉＯx ／ＳｉＮx 膜上にＣＶＤ ＳｉＯ2 膜を堆積す
る工程と、（Ｄ）ＳｉＯ2 膜またはＳｉＯx ／ＳｉＮx
膜およびＣＶＤ ＳｉＯ2 膜をつらぬくようにＲＩＥ法
によりエッチングしてゲートチャネル開口部を形成する
工程と、（Ｅ）少なくともフォトダイオードおよびドレ
インと接触するように開口部にポリシリコンを埋め込む
工程とからなる。
【００１８】上述したように、本発明によれば、半導体
基板上にゲート絶縁膜を形成し、開口部を形成する前に
フォトダイオードを形成し、開口部形成用の厚いＣＶＤ
膜を開口部とフォトダイオード部を同時に覆うように形
成する。これにより、フォトダイオードは早期に厚い酸
化膜に覆われるため、ダメージや汚染の影響を受け難く
なる。
基板上にゲート絶縁膜を形成し、開口部を形成する前に
フォトダイオードを形成し、開口部形成用の厚いＣＶＤ
膜を開口部とフォトダイオード部を同時に覆うように形
成する。これにより、フォトダイオードは早期に厚い酸
化膜に覆われるため、ダメージや汚染の影響を受け難く
なる。
【００１９】ゲートチャネルはレジストマスクを介して
ＲＩＥを行い、セルフアラインにてチャネルへのイオン
注入を行ってから導電パターンとなるポリシリコンを堆
積し、少なくともこのポリシリコン配線パターンをチャ
ネルより大きなパターンでエッチングする。これによ
り、チャネル形成がセルフアラインでできること、ポリ
シリコンのＲＩＥが平面パターンでエッチングできるこ
と、そしてフォトダイオードが厚い酸化膜に覆われてい
ることにより、ＲＩＥの影響によりフォトダイオードに
与えられるダメージが小さくなる。
ＲＩＥを行い、セルフアラインにてチャネルへのイオン
注入を行ってから導電パターンとなるポリシリコンを堆
積し、少なくともこのポリシリコン配線パターンをチャ
ネルより大きなパターンでエッチングする。これによ
り、チャネル形成がセルフアラインでできること、ポリ
シリコンのＲＩＥが平面パターンでエッチングできるこ
と、そしてフォトダイオードが厚い酸化膜に覆われてい
ることにより、ＲＩＥの影響によりフォトダイオードに
与えられるダメージが小さくなる。
【００２０】本発明の固体撮像素子およびその製造方法
は、ＣＭＯＳイメージセンサに最適であるが、これに限
られるものではなく、ＣＣＤや陰極線管等にも適用可能
である。
は、ＣＭＯＳイメージセンサに最適であるが、これに限
られるものではなく、ＣＣＤや陰極線管等にも適用可能
である。
【００２１】
【発明の実施の形態】以下、本発明の固体撮像素子およ
びその製造方法を、実施例により具体的に説明する。
びその製造方法を、実施例により具体的に説明する。
【００２２】［実施例１］図１（ａ）に示すように、半
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2膜を約
０．１μｍの厚さで堆積して、熱酸化する。次に、この
熱酸化膜を介してチャネルストッパ３、フォトダイオー
ド４およびドレイン５をイオン注入により形成する。チ
ャネルストッパ３、フォトダイオード４およびドレイン
５の深さは約１μｍである。ただし、チャネルストッパ
３の注入濃度および深さは、フォトダイオード４の電荷
が他のセルに流出しない、又、流入しないように、そし
てフォトダイオード４とドレイン５間の距離およびそれ
ぞれの濃度は、ノーマリーＯＮにならないように適宜調
整する。
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2膜を約
０．１μｍの厚さで堆積して、熱酸化する。次に、この
熱酸化膜を介してチャネルストッパ３、フォトダイオー
ド４およびドレイン５をイオン注入により形成する。チ
ャネルストッパ３、フォトダイオード４およびドレイン
５の深さは約１μｍである。ただし、チャネルストッパ
３の注入濃度および深さは、フォトダイオード４の電荷
が他のセルに流出しない、又、流入しないように、そし
てフォトダイオード４とドレイン５間の距離およびそれ
ぞれの濃度は、ノーマリーＯＮにならないように適宜調
整する。
【００２３】次に、図１（ｂ）に示すように、ＣＶＤ酸
化膜６を約０．３μｍの厚さで堆積する。レジストを堆
積した後（図示せず）、図１（ｃ）に示すように、ゲー
トチャネル７を開口させるようにマスク（図示せず）を
介して、ＣＶＤ酸化膜６、ゲート酸化膜２をＲＩＥ法に
よりエッチングする。ＲＩＥの条件は、例えば、ＣＦ4
とＨ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高
周波電力を４Ｗ／ｃｍ2 で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。レジス
トを剥離し、再酸化を行って、ゲート酸化膜をチャネル
領域に形成する。
化膜６を約０．３μｍの厚さで堆積する。レジストを堆
積した後（図示せず）、図１（ｃ）に示すように、ゲー
トチャネル７を開口させるようにマスク（図示せず）を
介して、ＣＶＤ酸化膜６、ゲート酸化膜２をＲＩＥ法に
よりエッチングする。ＲＩＥの条件は、例えば、ＣＦ4
とＨ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高
周波電力を４Ｗ／ｃｍ2 で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。レジス
トを剥離し、再酸化を行って、ゲート酸化膜をチャネル
領域に形成する。
【００２４】図１（ｄ）に示すように、ポリシリコンか
らなるゲート電極８を堆積し、図１（ｅ）に示すよう
に、レジストマスク（図示せず）にて少なくともチャネ
ルよりも大きいパターンでゲート電極８にＲＩＥを施
し、ポリシリコン配線パターンを形成する。このときの
ＲＩＥの条件は、例えば、Ｃｌ2 ガスを２７Ｐａの圧力
で、１３ＭＨｚの高周波電力を２Ｗ／ｃｍ2 で印加して
行えばよい。
らなるゲート電極８を堆積し、図１（ｅ）に示すよう
に、レジストマスク（図示せず）にて少なくともチャネ
ルよりも大きいパターンでゲート電極８にＲＩＥを施
し、ポリシリコン配線パターンを形成する。このときの
ＲＩＥの条件は、例えば、Ｃｌ2 ガスを２７Ｐａの圧力
で、１３ＭＨｚの高周波電力を２Ｗ／ｃｍ2 で印加して
行えばよい。
【００２５】さらに、図１（ｆ）に示すように、ＳｉＯ
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。図
４は本実施例の固体撮像素子の平面図である。
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。図
４は本実施例の固体撮像素子の平面図である。
【００２６】［実施例２］図２（ａ）に示すように、半
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2／Ｓｉ
Ｎ膜を約０．１μｍの厚さで堆積し、熱酸化する。次
に、この熱酸化膜を介してチャネルストッパ３、フォト
ダイオード４およびドレイン５をイオン注入により形成
する。チャネルストッパ、フォトダイオード４およびド
レイン５の深さは約１μｍである。ただし、チャネルス
トッパ３の注入濃度および深さは、フォトダイオード４
の電荷が他のセルに流出しない、又、流入しないよう
に、そしてフォトダイオード４とドレイン５間の距離お
よびそれぞれの濃度は、ノーマリーＯＮにならないよう
に適宜調整する。
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2／Ｓｉ
Ｎ膜を約０．１μｍの厚さで堆積し、熱酸化する。次
に、この熱酸化膜を介してチャネルストッパ３、フォト
ダイオード４およびドレイン５をイオン注入により形成
する。チャネルストッパ、フォトダイオード４およびド
レイン５の深さは約１μｍである。ただし、チャネルス
トッパ３の注入濃度および深さは、フォトダイオード４
の電荷が他のセルに流出しない、又、流入しないよう
に、そしてフォトダイオード４とドレイン５間の距離お
よびそれぞれの濃度は、ノーマリーＯＮにならないよう
に適宜調整する。
【００２７】次に、図２（ｂ）に示すように、ＣＶＤ酸
化膜６を約０．３μｍの厚さで堆積し、レジストを堆積
した後（図示せず）、図２（ｃ）に示すように、ゲート
チャネル７を開口させるようにマスク（図示せず）を介
して、ＣＶＤ酸化膜膜６、ゲート酸化膜２をＲＩＥ法に
よりエッチングする。ＲＩＥの条件は、例えば、ＣＦ4
とＨ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高
周波電力を４Ｗ／ｃｍ2 で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。このと
き開口部の幅は約０．５μｍである。レジストを剥離
し、再酸化を行って、ゲート酸化膜をチャネル領域に形
成する。
化膜６を約０．３μｍの厚さで堆積し、レジストを堆積
した後（図示せず）、図２（ｃ）に示すように、ゲート
チャネル７を開口させるようにマスク（図示せず）を介
して、ＣＶＤ酸化膜膜６、ゲート酸化膜２をＲＩＥ法に
よりエッチングする。ＲＩＥの条件は、例えば、ＣＦ4
とＨ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高
周波電力を４Ｗ／ｃｍ2 で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。このと
き開口部の幅は約０．５μｍである。レジストを剥離
し、再酸化を行って、ゲート酸化膜をチャネル領域に形
成する。
【００２８】図２（ｄ）に示すように、セルフアライン
でゲートチャネルイオン注入を行う。
でゲートチャネルイオン注入を行う。
【００２９】図２（ｅ）に示すように、ポリシリコンか
らなるゲート電極８を堆積し、レジストマスク（図示せ
ず）にて少なくともチャネルよりも大きいパターンでゲ
ート電極８にＲＩＥを施し、ポリシリコン配線パターン
を形成する。このときのＲＩＥの条件は、例えば、Ｃｌ
2 ガスを２７Ｐａの圧力で、１３ＭＨｚの高周波電力を
２Ｗ／ｃｍ2 で印加して行えばよい。
らなるゲート電極８を堆積し、レジストマスク（図示せ
ず）にて少なくともチャネルよりも大きいパターンでゲ
ート電極８にＲＩＥを施し、ポリシリコン配線パターン
を形成する。このときのＲＩＥの条件は、例えば、Ｃｌ
2 ガスを２７Ｐａの圧力で、１３ＭＨｚの高周波電力を
２Ｗ／ｃｍ2 で印加して行えばよい。
【００３０】さらに、図２（ｆ）に示すように、ＳｉＯ
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。
【００３１】［実施例３］図３（ａ）に示すように、半
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2／Ｓｉ
Ｎ膜を約０．１μｍの厚さで堆積し、熱酸化する。次
に、この熱酸化膜を介してチャネルストッパ３、フォト
ダイオード４およびドレイン５をイオン注入により形成
する。チャネルストッパ、フォトダイオード４およびド
レイン５の深さは約１μｍである。ただし、チャネルス
トッパ３の注入濃度および深さは、フォトダイオード４
の電荷が他のセルに流出しない、又、流入しないよう
に、そしてフォトダイオード４とドレイン５間の距離お
よびそれぞれの濃度は、ノーマリーＯＮにならないよう
に適宜調整する。
導体基板１上に、ゲート絶縁膜２としてＳｉＯ2／Ｓｉ
Ｎ膜を約０．１μｍの厚さで堆積し、熱酸化する。次
に、この熱酸化膜を介してチャネルストッパ３、フォト
ダイオード４およびドレイン５をイオン注入により形成
する。チャネルストッパ、フォトダイオード４およびド
レイン５の深さは約１μｍである。ただし、チャネルス
トッパ３の注入濃度および深さは、フォトダイオード４
の電荷が他のセルに流出しない、又、流入しないよう
に、そしてフォトダイオード４とドレイン５間の距離お
よびそれぞれの濃度は、ノーマリーＯＮにならないよう
に適宜調整する。
【００３２】次に、図３（ｂ）に示すように、ＣＶＤ酸
化膜６を約０．３μｍの厚さで堆積し、レジストを堆積
した後（図示せず）、図３（ｃ）に示すように、ゲート
チャネル７を開口させるようにマスク（図示せず）を介
して、ＣＶＤ酸化膜６、ゲート酸化膜２をＲＩＥ法によ
りエッチングする。ＲＩＥの条件は、例えば、ＣＦ4と
Ｈ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高周
波電力を４Ｗ／ｃｍ2で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。レジス
トを剥離し、再酸化を行って、ゲート酸化膜をチャネル
領域に形成する。
化膜６を約０．３μｍの厚さで堆積し、レジストを堆積
した後（図示せず）、図３（ｃ）に示すように、ゲート
チャネル７を開口させるようにマスク（図示せず）を介
して、ＣＶＤ酸化膜６、ゲート酸化膜２をＲＩＥ法によ
りエッチングする。ＲＩＥの条件は、例えば、ＣＦ4と
Ｈ2 の混合ガスを２７Ｐａの圧力で、１３ＭＨｚの高周
波電力を４Ｗ／ｃｍ2で印加して行えばよい。あるい
は、ＳＦ6 とＯ2 の混合ガス等を用いてもよい。レジス
トを剥離し、再酸化を行って、ゲート酸化膜をチャネル
領域に形成する。
【００３３】図３（ｄ）に示すように、レジストを新た
に塗布し片側をオフセットとしたセルフアラインでゲー
トチャネルイオン注入を行う。このゲートチャネルイオ
ン注入の注入深さは約０．１μｍである。
に塗布し片側をオフセットとしたセルフアラインでゲー
トチャネルイオン注入を行う。このゲートチャネルイオ
ン注入の注入深さは約０．１μｍである。
【００３４】図３（ｅ）に示すように、ポリシリコンか
らなるゲート電極８を堆積し、レジストマスク（図示せ
ず）にて少なくともチャネルよりも大きいパターンでゲ
ート電極８にＲＩＥを施し、ポリシリコン配線パターン
を形成する。このときのＲＩＥの条件は、例えば、Ｃｌ
2 ガスを２７Ｐａの圧力で、１３ＭＨｚの高周波電力を
２Ｗ／ｃｍ2 で印加して行えばよい。
らなるゲート電極８を堆積し、レジストマスク（図示せ
ず）にて少なくともチャネルよりも大きいパターンでゲ
ート電極８にＲＩＥを施し、ポリシリコン配線パターン
を形成する。このときのＲＩＥの条件は、例えば、Ｃｌ
2 ガスを２７Ｐａの圧力で、１３ＭＨｚの高周波電力を
２Ｗ／ｃｍ2 で印加して行えばよい。
【００３５】さらに、図３（ｆ）に示すように、ＳｉＯ
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。
2 等の層間絶縁膜９を堆積して、ドレイン５と通じるよ
うにＲＩＥにより開口して、信号線１０を埋め込む。
【００３６】
【発明の効果】フォトダイオードは熱によりダメージを
受けるため、フォトダイオード形成後には高温・長時間
の熱処理はできず、従来の固体撮像素子の製造方法にお
いては、ロコスや厚い酸化膜はフォトダイオード形成前
に形成していた。
受けるため、フォトダイオード形成後には高温・長時間
の熱処理はできず、従来の固体撮像素子の製造方法にお
いては、ロコスや厚い酸化膜はフォトダイオード形成前
に形成していた。
【００３７】しかしながら、本発明の固体撮像素子およ
びその製造方法によれば、素子分離にロコスを使用せ
ず、薄い熱酸化膜上にＣＶＤ酸化膜を堆積させることに
よって、熱工程を少なくし、フォトダイオード形成後に
素子分離を行うことができる。
びその製造方法によれば、素子分離にロコスを使用せ
ず、薄い熱酸化膜上にＣＶＤ酸化膜を堆積させることに
よって、熱工程を少なくし、フォトダイオード形成後に
素子分離を行うことができる。
【００３８】また、本発明の固体撮像素子は、膜ストレ
スが少なく、欠陥、汚染に強い。さらに、チャネルスト
ッパとＣＶＤ膜のみで素子分離しているため、工程が短
縮される上に、ゲートチャネル部とゲート電極の位置合
わせを行う必要がない。加えて、微細化がロコスよりも
容易であり、ゲートチャネルイオン注入のセルフアライ
ンが可能である。この他、ポリシリコンのＲＩＥが平面
パターンで行うことができるため加工が容易である、工
程の短縮および簡便化により時間の短縮が可能である、
読み出し電極形成前に厚いＣＶＤ膜でフォトダイオード
が覆われているためオーバーエッチングによるダメージ
がなくフォトダイオードの白キズ発生を低減できる、汚
染に強い等の利点がある。
スが少なく、欠陥、汚染に強い。さらに、チャネルスト
ッパとＣＶＤ膜のみで素子分離しているため、工程が短
縮される上に、ゲートチャネル部とゲート電極の位置合
わせを行う必要がない。加えて、微細化がロコスよりも
容易であり、ゲートチャネルイオン注入のセルフアライ
ンが可能である。この他、ポリシリコンのＲＩＥが平面
パターンで行うことができるため加工が容易である、工
程の短縮および簡便化により時間の短縮が可能である、
読み出し電極形成前に厚いＣＶＤ膜でフォトダイオード
が覆われているためオーバーエッチングによるダメージ
がなくフォトダイオードの白キズ発生を低減できる、汚
染に強い等の利点がある。
【図１】本発明による固体撮像素子の製造工程を示す断
面図。
面図。
【図２】本発明による固体撮像素子の製造工程を示す断
面図。
面図。
【図３】本発明による固体撮像素子の製造工程を示す断
面図。
面図。
【図４】本発明による固体撮像素子の平面図。
【図５】従来の固体撮像素子の製造工程を示す断面図。
１…基板 ２…ゲート絶縁膜 ３…チャネルストッパ ４…フォトダイオード ５…ドレイン ６…ＣＶＤ酸化膜 ７…ゲートチャネル ８…ゲート電極 ９…層間絶縁膜 １０…信号線 １１…ロコス
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AA08 AB01 BA14 CA03 EA01 EA06 EA16 FA06 FA26 FA28 5C024 AA01 CA31 FA01 FA11 GA01 GA31 5F004 BA04 BB13 DA01 DA04 DA18 DA24 DB02 DB03 EB02
Claims (2)
- 【請求項１】 素子分離領域、感光部およびドレイン領
域が配置された基板と、前記基板上に堆積されたゲート
絶縁膜および酸化膜と、前記ゲート絶縁膜および前記酸
化膜をつらぬくように形成されたゲートチャネル部に埋
め込まれた導電パターンを具備することを特徴とする固
体撮像素子。 - 【請求項２】 （Ａ）半導体基板上に、ゲート絶縁膜を
堆積する工程と、 （Ｂ）前記ゲート絶縁膜を介して、前記半導体基板中に
素子分離領域、感光部およびドレイン領域を形成する工
程と、 （Ｃ）前記ゲート絶縁膜上に酸化膜を堆積する工程と、 （Ｄ）前記ゲート絶縁膜および前記酸化膜をつらぬくよ
うにゲートチャネル部を開口する工程と、 （Ｅ）前記ゲートチャネル部に導電パターンを埋め込む
工程とを具備することを特徴とする固体撮像素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10373818A JP2000196057A (ja) | 1998-12-28 | 1998-12-28 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10373818A JP2000196057A (ja) | 1998-12-28 | 1998-12-28 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196057A true JP2000196057A (ja) | 2000-07-14 |
Family
ID=18502813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10373818A Withdrawn JP2000196057A (ja) | 1998-12-28 | 1998-12-28 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000196057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199411B2 (en) | 2003-09-03 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
-
1998
- 1998-12-28 JP JP10373818A patent/JP2000196057A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199411B2 (en) | 2003-09-03 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| JPH09120965A (ja) | 半導体装置の製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JP3373618B2 (ja) | 半導体装置の素子分離法 | |
| JPH11186377A (ja) | 半導体装置の製造方法 | |
| JP3239911B2 (ja) | 固体撮像素子の製造方法 | |
| JP2000196057A (ja) | 固体撮像素子およびその製造方法 | |
| KR100806838B1 (ko) | 반도체소자의 콘택 및 그 형성방법 | |
| JP2003218195A (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| US7179675B2 (en) | Method for fabricating image sensor | |
| KR100376868B1 (ko) | 반도체장치의 제조방법 | |
| KR970006269B1 (ko) | 전하결합 소자 제조방법 | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| KR100613373B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH07283300A (ja) | 半導体装置及びその製造方法 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100773242B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| KR0140632B1 (ko) | 전하결합소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |