JP2000188312A - 半導体ウェハとそのバ―ンイン方法 - Google Patents
半導体ウェハとそのバ―ンイン方法Info
- Publication number
- JP2000188312A JP2000188312A JP10366268A JP36626898A JP2000188312A JP 2000188312 A JP2000188312 A JP 2000188312A JP 10366268 A JP10366268 A JP 10366268A JP 36626898 A JP36626898 A JP 36626898A JP 2000188312 A JP2000188312 A JP 2000188312A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- areas
- semiconductor wafer
- chip
- chip area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 プローブを立てる数を少なくしつつ半導体
ウェハの全チップ領域に対して正確にバーンイン試験を
為し得るようにし、高温下でのウェハバーンインも比較
的容易に且つ高い信頼度で為し得るようにする。 【解決手段】一つの半導体ウェハに、複数の通常チップ
領域と、バーンイン用駆動回路を内蔵した一又は複数の
駆動用チップ領域を設け、該駆動用チップ領域が複数の
通常チップ領域をバーンイン用駆動を為し得るようにし
て全駆動用チップ領域で全通常チップ領域をバーンイン
用駆動し得るようにする。
ウェハの全チップ領域に対して正確にバーンイン試験を
為し得るようにし、高温下でのウェハバーンインも比較
的容易に且つ高い信頼度で為し得るようにする。 【解決手段】一つの半導体ウェハに、複数の通常チップ
領域と、バーンイン用駆動回路を内蔵した一又は複数の
駆動用チップ領域を設け、該駆動用チップ領域が複数の
通常チップ領域をバーンイン用駆動を為し得るようにし
て全駆動用チップ領域で全通常チップ領域をバーンイン
用駆動し得るようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハと、
それに対するバーンイン方法に関する。
それに対するバーンイン方法に関する。
【０００２】
【従来の技術】ウェハバーンインは、一般に、例えば図
３に示すような半導体ウェハ１の各チップ領域（ダイシ
ングにより半導体チップとなる領域）２Ａ〜２Ｉに定格
もしくはそれを越える電源電圧を印加し、入力回路には
実動作乃至それに近い信号を印加しながらその出力を検
出して異常の有無を判定するものであり、それも通常の
条件ではなく、例えば高温の過酷な条件下で行うことが
多い。
３に示すような半導体ウェハ１の各チップ領域（ダイシ
ングにより半導体チップとなる領域）２Ａ〜２Ｉに定格
もしくはそれを越える電源電圧を印加し、入力回路には
実動作乃至それに近い信号を印加しながらその出力を検
出して異常の有無を判定するものであり、それも通常の
条件ではなく、例えば高温の過酷な条件下で行うことが
多い。
【０００３】そして、バーンインはウェハ状態で行うの
で、電源電圧や入力信号の印加や、出力信号の取り出し
は各通常チップ領域の多くのパッド３、３、・・・の全
てにプローブを立てて行う。このプローブをパッドに立
ててその間に電気的接続状態を形成することをプロービ
ングといい、それにはプローバと称される装置が使用さ
れる。このプロービングにおいて重要なことはプローブ
をそれに対応するパッドに正確に当て、その間に良好な
接触を取ることである。
で、電源電圧や入力信号の印加や、出力信号の取り出し
は各通常チップ領域の多くのパッド３、３、・・・の全
てにプローブを立てて行う。このプローブをパッドに立
ててその間に電気的接続状態を形成することをプロービ
ングといい、それにはプローバと称される装置が使用さ
れる。このプロービングにおいて重要なことはプローブ
をそれに対応するパッドに正確に当て、その間に良好な
接触を取ることである。
【０００４】
【発明が解決しようとする課題】ところで、半導体チッ
プの高集積化に伴い、半導体ウェハ１内のすべてのチッ
プ領域２、２、・・・の多くのパッド３、３、・・・の
全てにプローブを立てるのは難しくなりつつある。特
に、ＦＦを過酷な高温化で行う場合は、プローブ針やそ
れが多数も受けられたプローバ側と、ウェハ１側との熱
膨張係数の違いによるプロービングの位置ずれが生じる
おそれがある。そのため、バーンイン試験の信頼性を高
く維持することが難しくなりつつあった。
プの高集積化に伴い、半導体ウェハ１内のすべてのチッ
プ領域２、２、・・・の多くのパッド３、３、・・・の
全てにプローブを立てるのは難しくなりつつある。特
に、ＦＦを過酷な高温化で行う場合は、プローブ針やそ
れが多数も受けられたプローバ側と、ウェハ１側との熱
膨張係数の違いによるプロービングの位置ずれが生じる
おそれがある。そのため、バーンイン試験の信頼性を高
く維持することが難しくなりつつあった。
【０００５】本発明はこのような問題点を解決すべく為
されたものであり、プローブを立てる数を少なくしつつ
半導体ウェハの全チップ領域に対して正確にバーンイン
試験を為し得るようにし、高温下でのウェハバーンイン
も比較的容易に且つ高い信頼度で為し得るようにするこ
とを目的とする。
されたものであり、プローブを立てる数を少なくしつつ
半導体ウェハの全チップ領域に対して正確にバーンイン
試験を為し得るようにし、高温下でのウェハバーンイン
も比較的容易に且つ高い信頼度で為し得るようにするこ
とを目的とする。
【０００６】
【課題を解決するための手段】請求項１の半導体ウェハ
は、複数の通常チップ領域と、バーンイン用駆動回路を
内蔵した一又は複数の駆動用チップ領域を備え、該駆動
用チップ領域が複数の通常チップ領域をバーンイン用駆
動を為し得るようにされて全駆動用チップ領域で全通常
チップ領域をバーンイン用駆動し得るようにされてな
る。
は、複数の通常チップ領域と、バーンイン用駆動回路を
内蔵した一又は複数の駆動用チップ領域を備え、該駆動
用チップ領域が複数の通常チップ領域をバーンイン用駆
動を為し得るようにされて全駆動用チップ領域で全通常
チップ領域をバーンイン用駆動し得るようにされてな
る。
【０００７】従って、請求項１の半導体ウェハによれ
ば、半導体ウェハ内の一部のチップ領域であるに過ぎな
い駆動用チップ領域に対してプロービングすることによ
り半導体ウェハ内の全通常チップ領域に対しての通常チ
ップ領域試験を行うことができる。
ば、半導体ウェハ内の一部のチップ領域であるに過ぎな
い駆動用チップ領域に対してプロービングすることによ
り半導体ウェハ内の全通常チップ領域に対しての通常チ
ップ領域試験を行うことができる。
【０００８】依って、プローブを立てる数を少なくしつ
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を行うことができ、試験の信頼度を高めることが
できる。
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を行うことができ、試験の信頼度を高めることが
できる。
【０００９】また、プローブを立てるチップ領域が一つ
の半導体ウェハに対して１個又は複数のチップ領域の集
まりに対して１個であり、高温下でバーンインしたとき
熱膨張により生じる半導体ウェハとプローブ間における
熱膨張による位置ずれは小さくて済む。というのは、半
導体ウェハの略端と端との間で生じる熱膨張量は大きい
が、それに比較して１チップ領域内で生じる熱膨張は小
さくて済むからである。従って、プローブを立てる一つ
の駆動用チップ領域に対するプローブ針間の位置関係を
正確に調整しておけば、高温下でバーンインして熱膨張
係数の違いによる位置ずれが生じたとしても駆動用チッ
プ領域の狭い範囲での位置ずれであり、大きくはならな
いので、各パッドとそれに対応する各プローブ針とを全
て良好に接触させることは容易に為し得る。
の半導体ウェハに対して１個又は複数のチップ領域の集
まりに対して１個であり、高温下でバーンインしたとき
熱膨張により生じる半導体ウェハとプローブ間における
熱膨張による位置ずれは小さくて済む。というのは、半
導体ウェハの略端と端との間で生じる熱膨張量は大きい
が、それに比較して１チップ領域内で生じる熱膨張は小
さくて済むからである。従って、プローブを立てる一つ
の駆動用チップ領域に対するプローブ針間の位置関係を
正確に調整しておけば、高温下でバーンインして熱膨張
係数の違いによる位置ずれが生じたとしても駆動用チッ
プ領域の狭い範囲での位置ずれであり、大きくはならな
いので、各パッドとそれに対応する各プローブ針とを全
て良好に接触させることは容易に為し得る。
【００１０】請求項２の半導体ウェハのバーンイン方法
は、一つの半導体ウェハに、複数の通常チップ領域と、
バーンイン用駆動回路を内蔵した一又は複数の駆動用チ
ップ領域を、一つの駆動用チップ領域が複数の通常チッ
プ領域をバーンイン用駆動を為し、全駆動用チップ領域
で全通常チップ領域をバーンイン用駆動し得るように形
成することとし、バーンイン時に、上記駆動用チップ領
域にプローブを当てて上記全通常チップ領域のバーンイ
ン試験を行うものである。
は、一つの半導体ウェハに、複数の通常チップ領域と、
バーンイン用駆動回路を内蔵した一又は複数の駆動用チ
ップ領域を、一つの駆動用チップ領域が複数の通常チッ
プ領域をバーンイン用駆動を為し、全駆動用チップ領域
で全通常チップ領域をバーンイン用駆動し得るように形
成することとし、バーンイン時に、上記駆動用チップ領
域にプローブを当てて上記全通常チップ領域のバーンイ
ン試験を行うものである。
【００１１】請求項の２の半導体ウェハのバーンイン方
法によれば、半導体ウェハ内の一部のチップ領域である
に過ぎない駆動用チップ領域に対してプロービングする
ことにより半導体ウェハ内の全通常チップ領域に対して
のバーンイン試験を行うことができる。
法によれば、半導体ウェハ内の一部のチップ領域である
に過ぎない駆動用チップ領域に対してプロービングする
ことにより半導体ウェハ内の全通常チップ領域に対して
のバーンイン試験を行うことができる。
【００１２】依って、プローブを立てる数を少なくしつ
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るので、高い信頼度で為し得るようにす
ることができる。また、前述の通り、高温下でバーンイ
ンしても熱膨張によりプローブ針の半導体ウェハに対す
る位置関係がずれてプローブ針とパッドを接触させるこ
とができないというトラブルの生じるおそれをなくすこ
とができる。
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るので、高い信頼度で為し得るようにす
ることができる。また、前述の通り、高温下でバーンイ
ンしても熱膨張によりプローブ針の半導体ウェハに対す
る位置関係がずれてプローブ針とパッドを接触させるこ
とができないというトラブルの生じるおそれをなくすこ
とができる。
【００１３】
【発明の実施の形態】本発明は、一つの半導体ウェハの
バーンイン用駆動回路の数が１で、通常チップ領域が８
個そのバーンイン用駆動回路を取り巻くように上下、左
右、斜めに配置したという実施の形態があれば、この１
個のバーンイン用駆動回路と、８個の通常チップ領域か
らなるブロックを、複数設けるという形態もある。前者
の場合は当然にその１個のバーンイン用駆動回路に対し
てのみプロービングすればよいし、後者の場合、複数あ
るブロックに各々１個ずつあるバーンイン用駆動回路に
対してのみプロービングすればよい。
バーンイン用駆動回路の数が１で、通常チップ領域が８
個そのバーンイン用駆動回路を取り巻くように上下、左
右、斜めに配置したという実施の形態があれば、この１
個のバーンイン用駆動回路と、８個の通常チップ領域か
らなるブロックを、複数設けるという形態もある。前者
の場合は当然にその１個のバーンイン用駆動回路に対し
てのみプロービングすればよいし、後者の場合、複数あ
るブロックに各々１個ずつあるバーンイン用駆動回路に
対してのみプロービングすればよい。
【００１４】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明半導体ウェハの第１の実施例（１
ａ）を示す平面図である。図面において、１ａは半導体
ウェハ、２Ａ〜２Ｈは通常チップ領域、３はチップ領域
に形成されたパッド、４はバーンイン用駆動回路が形成
された駆動用チップ領域で、半導体ウェハ１ａの真ん中
を占有し、通常チップ領域２Ａ〜２Ｈとはサイズ、縦横
比が全く同じである。そして、通常チップ領域２Ａ〜２
Ｈはその駆動用チップ領域４の上下、左右、斜めに位置
してこれらを取り囲んでおり、駆動用チップ領域４とそ
の周りの８個の通常チップ領域２Ａ〜２Ｈとは電気的に
接続され、駆動用チップ領域４のパッドに対してプロー
ビングすると、その８個の通常チップ領域２Ａ〜２Ｈと
図示しないバーンイン試験回路とが接続され、通常チッ
プ領域２Ａ〜２Ｈに対して電源電圧及び入力信号を印加
し、また、出力信号を取り出すことができるようになっ
ており、５、５、・・・は駆動用チップ領域５・通常チ
ップ領域２Ａ〜２Ｈ間を接続する配線群を示している。
該配線群５、５、・・・はスクライブ領域をよぎってお
り、ダイシングにより切断されるが、その時点では既に
役割を終えているので問題はない。
明する。図１は本発明半導体ウェハの第１の実施例（１
ａ）を示す平面図である。図面において、１ａは半導体
ウェハ、２Ａ〜２Ｈは通常チップ領域、３はチップ領域
に形成されたパッド、４はバーンイン用駆動回路が形成
された駆動用チップ領域で、半導体ウェハ１ａの真ん中
を占有し、通常チップ領域２Ａ〜２Ｈとはサイズ、縦横
比が全く同じである。そして、通常チップ領域２Ａ〜２
Ｈはその駆動用チップ領域４の上下、左右、斜めに位置
してこれらを取り囲んでおり、駆動用チップ領域４とそ
の周りの８個の通常チップ領域２Ａ〜２Ｈとは電気的に
接続され、駆動用チップ領域４のパッドに対してプロー
ビングすると、その８個の通常チップ領域２Ａ〜２Ｈと
図示しないバーンイン試験回路とが接続され、通常チッ
プ領域２Ａ〜２Ｈに対して電源電圧及び入力信号を印加
し、また、出力信号を取り出すことができるようになっ
ており、５、５、・・・は駆動用チップ領域５・通常チ
ップ領域２Ａ〜２Ｈ間を接続する配線群を示している。
該配線群５、５、・・・はスクライブ領域をよぎってお
り、ダイシングにより切断されるが、その時点では既に
役割を終えているので問題はない。
【００１５】このような半導体ウェハによれば、ウェハ
１ａ内の全部のパッド３、３、・・・に対してプロービ
ングする必要はなく、半導体ウェハ１ａ内の一つのチッ
プ領域であるに過ぎないバーンイン用駆動回路を具備し
た駆動用チップ領域に対してプロービングすることによ
り半導体ウェハ内の全通常チップ領域に対してのバーン
イン試験を行うことができる。
１ａ内の全部のパッド３、３、・・・に対してプロービ
ングする必要はなく、半導体ウェハ１ａ内の一つのチッ
プ領域であるに過ぎないバーンイン用駆動回路を具備し
た駆動用チップ領域に対してプロービングすることによ
り半導体ウェハ内の全通常チップ領域に対してのバーン
イン試験を行うことができる。
【００１６】従って、プローブを立てる数を少なくしつ
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るようにし、高温のウェハバーンインも
比較的容易に且つ高い信頼度で為し得るようにすること
ができる。
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るようにし、高温のウェハバーンインも
比較的容易に且つ高い信頼度で為し得るようにすること
ができる。
【００１７】また、前述の通り、プローブを立てるチッ
プ領域が一つの半導体ウェハに対して１個あり、高温下
でバーンインしたとき熱膨張により生じる半導体ウェハ
とプローブ間における熱膨張による位置ずれは問題とな
る大きさになるおそれはない。従って、各パッドとそれ
に対応する各プローブ針とを全て良好に接触させること
は容易に為し得る。
プ領域が一つの半導体ウェハに対して１個あり、高温下
でバーンインしたとき熱膨張により生じる半導体ウェハ
とプローブ間における熱膨張による位置ずれは問題とな
る大きさになるおそれはない。従って、各パッドとそれ
に対応する各プローブ針とを全て良好に接触させること
は容易に為し得る。
【００１８】図２は本発明半導体ウェハの第２の実施例
１ｂを示す平面図である。本実施例１ｂは１個のバーン
イン用駆動回路と、８個の通常チップ領域（合計９個の
チップ領域）からなるブロックを複数設けた点で第１の
実施例とは異なるがそれ以外の点では共通している。本
実施例によれば、複数あるブロック６に各々１個ずつあ
るバーンイン用駆動回路４に対してのみプロービングす
ればよい。第１の実施例によれば、一枚の半導体ウェハ
に通常チップ領域を８個しかとれないが、本実施例によ
れば、通常チップ領域をそのブロック数倍取ることがで
きる。
１ｂを示す平面図である。本実施例１ｂは１個のバーン
イン用駆動回路と、８個の通常チップ領域（合計９個の
チップ領域）からなるブロックを複数設けた点で第１の
実施例とは異なるがそれ以外の点では共通している。本
実施例によれば、複数あるブロック６に各々１個ずつあ
るバーンイン用駆動回路４に対してのみプロービングす
ればよい。第１の実施例によれば、一枚の半導体ウェハ
に通常チップ領域を８個しかとれないが、本実施例によ
れば、通常チップ領域をそのブロック数倍取ることがで
きる。
【００１９】
【発明の効果】請求項１の半導体ウェハによれば、半導
体ウェハ内の一部のチップ領域であるに過ぎない駆動用
チップ領域に対してプロービングすることにより半導体
ウェハ内の全通常チップ領域に対しての通常チップ領域
試験を行うことができる。
体ウェハ内の一部のチップ領域であるに過ぎない駆動用
チップ領域に対してプロービングすることにより半導体
ウェハ内の全通常チップ領域に対しての通常チップ領域
試験を行うことができる。
【００２０】従って、プローブを立てる数を少なくしつ
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るようにし、高温のウェハバーンインも
比較的容易に且つ高い信頼度で為し得るようにすること
ができる。
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るようにし、高温のウェハバーンインも
比較的容易に且つ高い信頼度で為し得るようにすること
ができる。
【００２１】また、プローブを立てるチップ領域が一つ
の半導体ウェハに対して１個又は複数のチップ領域の集
まりに対して１個であり、高温下でバーンインしたとき
熱膨張により生じる半導体ウェハとプローブ間における
熱膨張による位置ずれは各チップ領域の範囲内では極め
て小さいので、高温下でバーンインして熱膨張係数の違
いによる位置ずれが生じたとしても接触できないパッド
とプローブ針の組み合わせが生じるというおそれがな
い。
の半導体ウェハに対して１個又は複数のチップ領域の集
まりに対して１個であり、高温下でバーンインしたとき
熱膨張により生じる半導体ウェハとプローブ間における
熱膨張による位置ずれは各チップ領域の範囲内では極め
て小さいので、高温下でバーンインして熱膨張係数の違
いによる位置ずれが生じたとしても接触できないパッド
とプローブ針の組み合わせが生じるというおそれがな
い。
【００２２】また、プローブ数を少なくすることができ
るので、プローブ用ボードの作成を安価にできる。
るので、プローブ用ボードの作成を安価にできる。
【００２３】請求項２の半導体ウェハのバーンイン方法
によれば、半導体ウェハ内の一部のチップ領域であるに
過ぎない駆動用チップ領域に対してプロービングするこ
とにより半導体ウェハ内の全通常チップ領域に対しての
バーンイン試験を行うことができる。
によれば、半導体ウェハ内の一部のチップ領域であるに
過ぎない駆動用チップ領域に対してプロービングするこ
とにより半導体ウェハ内の全通常チップ領域に対しての
バーンイン試験を行うことができる。
【００２４】依って、プローブを立てる数を少なくしつ
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るので、バーンインの信頼度を高めるこ
とができる。また、前述の通り、高温下でバーンインし
ても熱膨張によりプローブ針の半導体ウェハに対する位
置関係がずれてプローブ針とパッドを接触させることが
できないというトラブルの生じるおそれをなくすことが
できる。
つ半導体ウェハの全チップ領域に対して正確にバーンイ
ン試験を為し得るので、バーンインの信頼度を高めるこ
とができる。また、前述の通り、高温下でバーンインし
ても熱膨張によりプローブ針の半導体ウェハに対する位
置関係がずれてプローブ針とパッドを接触させることが
できないというトラブルの生じるおそれをなくすことが
できる。
【図１】本発明半導体ウェハの第１の実施例を示す平面
図である。
図である。
【図２】本発明半導体ウェハの第２の実施例を示す平面
図である。
図である。
【図３】半導体ウェハの従来例を示す平面図である。
１ａ、１ｂ・・・半導体ウェハ、２（２Ａ〜２Ｈ）・・
・通常チップ領域、３・・・パッド、４・・・駆動用チ
ップ領域、６・・・ブロック。
・通常チップ領域、３・・・パッド、４・・・駆動用チ
ップ領域、６・・・ブロック。
Claims (2)
- 【請求項１】 複数の通常チップ領域と、バーンイン用
駆動回路を内蔵した一又は複数の駆動用チップ領域を備
え、 上記一つの駆動用チップ領域が複数の通常チップ領域を
バーンイン用駆動を為し得るようにされて全駆動用チッ
プ領域で全通常チップ領域をバーンイン用駆動し得るよ
うにされたことを特徴とする半導体ウェハ。 - 【請求項２】 一つの半導体ウェハに、複数の通常チッ
プ領域とバーンイン用駆動回路を内蔵した一又は複数の
駆動用チップ領域を、一つの駆動用チップ領域が複数の
通常チップ領域をバーンイン用駆動を為し、全駆動用チ
ップ領域で全通常チップ領域をバーンイン用駆動し得る
ように、形成し、 バーンイン時に、上記駆動用チップ領域にプローブを当
てて上記全通常チップ領域のバーンイン試験を行うこと
を特徴とする半導体ウェハのバーンイン方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10366268A JP2000188312A (ja) | 1998-12-24 | 1998-12-24 | 半導体ウェハとそのバ―ンイン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10366268A JP2000188312A (ja) | 1998-12-24 | 1998-12-24 | 半導体ウェハとそのバ―ンイン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188312A true JP2000188312A (ja) | 2000-07-04 |
Family
ID=18486353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10366268A Pending JP2000188312A (ja) | 1998-12-24 | 1998-12-24 | 半導体ウェハとそのバ―ンイン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188312A (ja) |
-
1998
- 1998-12-24 JP JP10366268A patent/JP2000188312A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061263B1 (en) | Layout and use of bond pads and probe pads for testing of integrated circuits devices | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| US6573743B2 (en) | Testing apparatus for test piece, testing method, contactor and method of manufacturing the same | |
| JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
| KR980005984A (ko) | 반도체 웨이퍼상의 복수의 집적회로 테스트 방법 | |
| JPH02211648A (ja) | 半導体装置 | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| WO2009144806A1 (ja) | 試験用基板製造装置、試験用基板製造方法、および、プログラム | |
| JP5461394B2 (ja) | 試験用ウエハユニットおよび試験システム | |
| JP2000188312A (ja) | 半導体ウェハとそのバ―ンイン方法 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH07225258A (ja) | 半導体装置 | |
| JPH11133061A (ja) | プローブカード及び該プローブカードを用いた試験方法 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH0992787A (ja) | 半導体装置 | |
| JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
| US20050064611A1 (en) | Method of screening semiconductor device | |
| KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH01129432A (ja) | 集積回路 | |
| US6163063A (en) | Semiconductor device | |
| JPH0354842A (ja) | 集積回路素子のテスト方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JPH065686A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041101 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |