JP2000183305A5 - - Google Patents

Claims (6)

1. 基板上に形成されるキャパシタであって、密着層と、前記密着層上に形成された第１の導電層と、前記密着層および前記第１の導電層の側壁に形成され、前記第１の導電層の上に張り出すクラウン形状に形成された第２の導電層と、前記第１の導電層および前記第２の導電層上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された第３の導電層とを備え、
   前記密着層と前記絶縁膜が接しておらず、
   前記第１、第２、第３の導電層は、ルテニウム、イリジウム、白金、ロジウム、オスミウムとその酸化物のうちの少なくとも一種を含むものであり、
   前記容量絶縁膜は、酸化タンタル、ＢＳＴ、ＰＺＴ、ＳＢＴ、ＳＴＯのうちの少なくとも一種を含む、半導体装置。
2. 前記第１の導電層は、厚みが２００ｎｍ以下であることを特徴とする、請求項１記載の半導体装置。
3. 前記密着層は、窒化チタン、窒化タングステンのうちの一種からなることを特徴とする、請求項１記載の半導体装置。
4. 基板上に層間絶縁膜を形成する工程と、
   前記絶縁膜上に酸素を引き抜く効果をもつ密着層と第１の導電層を形成する工程と、
   前記第１の導電層上に絶縁膜パターンを形成し、前記絶縁膜パターンをマスクとして、前記密着層および前記第１の導電層をエッチングしパターン形成を行う工程と、
   前記第１の導電層上に第２の導電層を堆積し、エッチングによりサイドウォール形状の前記第２の導電層を形成する工程と、
   前記絶縁膜パターンを除去する工程と、
   前記第１の導電層の上部および前記第２の導電層の側面に容量絶縁膜を形成する工程と、
   前記容量絶縁膜の上に第３の導電層を形成する工程とを含み、
   前記密着層と前記絶縁膜が接しておらず、
   前記第１、第２、第３の導電層は、ルテニウム、イリジウム、白金、ロジウム、オスミウムとその酸化物のうちの少なくとも一種を含むものである、半導体装置の製造方法。
5. 容量絶縁膜は、酸化タンタル、ＢＳＴ、ＰＺＴ、ＳＢＴ、ＳＴＯのうちの少なくとも一種を含む、請求項２に記載の半導体装置の製造方法。
6. 前記第１の導電層は、厚みが２００ｎｍ以下であることを特徴とする、請求項２記載の半導体装置の製造方法。