JP2000183262A - リードフレームの端子切断方法 - Google Patents
リードフレームの端子切断方法Info
- Publication number
- JP2000183262A JP2000183262A JP10354039A JP35403998A JP2000183262A JP 2000183262 A JP2000183262 A JP 2000183262A JP 10354039 A JP10354039 A JP 10354039A JP 35403998 A JP35403998 A JP 35403998A JP 2000183262 A JP2000183262 A JP 2000183262A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- lead
- chip
- lead frame
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、パッケージ分割時の切断しろを可
能な限り減少させることができるリードフレームの端子
切断方法を提供する。 【解決手段】 それぞれにＩＣチップ（１３）が搭載さ
れる複数のアイランド部（１１）を有し、且つ前記アイ
ランド部の周囲に前記ＩＣチップと外部とを接続するリ
ード部（１２）が形成され、隣接するアイランド部間の
リード部は連結されているリードフレーム（１０）の端
子切断方法である。本発明では、前記アイランド部およ
びリード部上に前記ＩＣチップを個々に封止する複数の
樹脂パッケージ（１５）を相互に切断しろ（Ｗ２）を残
して形成し、前記複数の樹脂パッケージの間の前記リー
ド部を、前記切断しろ内にダイシングブレード（４０）
を導入して切断する。
能な限り減少させることができるリードフレームの端子
切断方法を提供する。 【解決手段】 それぞれにＩＣチップ（１３）が搭載さ
れる複数のアイランド部（１１）を有し、且つ前記アイ
ランド部の周囲に前記ＩＣチップと外部とを接続するリ
ード部（１２）が形成され、隣接するアイランド部間の
リード部は連結されているリードフレーム（１０）の端
子切断方法である。本発明では、前記アイランド部およ
びリード部上に前記ＩＣチップを個々に封止する複数の
樹脂パッケージ（１５）を相互に切断しろ（Ｗ２）を残
して形成し、前記複数の樹脂パッケージの間の前記リー
ド部を、前記切断しろ内にダイシングブレード（４０）
を導入して切断する。
Description
【０００１】
【発明の属する技術分野】本発明は、モノリシックＩＣ
製造時におけるリードフレームの端子切断方法に関す
る。
製造時におけるリードフレームの端子切断方法に関す
る。
【０００２】
【従来の技術】ＩＣチップを搭載するアイランド部をマ
トリクス状に配置し、各アイランド部の周囲にはＩＣチ
ップ上部の電極と外部とを接続するための複数本のリー
ド（端子）部を配置したリードフレームは、最終的に個
々のＩＣパッケージに分割されるまで隣接するアイラン
ド部間のリード部を連結したままの状態にしている。
トリクス状に配置し、各アイランド部の周囲にはＩＣチ
ップ上部の電極と外部とを接続するための複数本のリー
ド（端子）部を配置したリードフレームは、最終的に個
々のＩＣパッケージに分割されるまで隣接するアイラン
ド部間のリード部を連結したままの状態にしている。
【０００３】具体的に述べると、それぞれのアイランド
部には、ＩＣチップがダイボンディングされ、その後各
ＩＣチップの上部電極とリード部との間がワイヤボンデ
ィングされる。そして、ＩＣチップの周囲を樹脂パッケ
ージで封止した後、リード部を切断して個々のＩＣパッ
ケージに分割する。
部には、ＩＣチップがダイボンディングされ、その後各
ＩＣチップの上部電極とリード部との間がワイヤボンデ
ィングされる。そして、ＩＣチップの周囲を樹脂パッケ
ージで封止した後、リード部を切断して個々のＩＣパッ
ケージに分割する。
【０００４】従来、モノリシックパッケージでの端子切
断は、金型を使用するのが一般的である。最近では、パ
ッケージの小型化に伴い、パッケージ裏面に端子（リー
ド）を配置するタイプが検討されている。この場合、リ
ードフレームそのものをパッケージの裏面に配置しよう
とすると、リードをパッケージ端部にて切断する必要が
生ずる。
断は、金型を使用するのが一般的である。最近では、パ
ッケージの小型化に伴い、パッケージ裏面に端子（リー
ド）を配置するタイプが検討されている。この場合、リ
ードフレームそのものをパッケージの裏面に配置しよう
とすると、リードをパッケージ端部にて切断する必要が
生ずる。
【０００５】図３は、従来のモノリシックＩＣパッケー
ジの切断前の状態を示す断面図である。この図におい
て、１０はリードフレーム、１１はそのアイランド部、
１２はリード部、１３はアイランド部１１にダイボンデ
ィングされたＩＣチップ、１４はＩＣチップ１３の上部
電極とリード１２とを接続するボンディングワイヤ、１
５はリードフレーム１０を裏面に配してＩＣチップ１３
の周囲を封止した樹脂パッケージである。
ジの切断前の状態を示す断面図である。この図におい
て、１０はリードフレーム、１１はそのアイランド部、
１２はリード部、１３はアイランド部１１にダイボンデ
ィングされたＩＣチップ、１４はＩＣチップ１３の上部
電極とリード１２とを接続するボンディングワイヤ、１
５はリードフレーム１０を裏面に配してＩＣチップ１３
の周囲を封止した樹脂パッケージである。
【０００６】この端子切断に金型を使用する場合には、
隣接する樹脂パッケージ１５，１５間に、切断部材２０
を打ち込んでリード１２を切断する。この金型切断方法
では、パターン剥離防止用の押さえ部材３０及び部材３
１を挿入するための切断しろＷ１が必要になる。
隣接する樹脂パッケージ１５，１５間に、切断部材２０
を打ち込んでリード１２を切断する。この金型切断方法
では、パターン剥離防止用の押さえ部材３０及び部材３
１を挿入するための切断しろＷ１が必要になる。
【０００７】
【発明が解決しようとする課題】上記切断しろＷ１は、
加工精度の問題及び切断時のストレスによる信頼性の低
下を回避するために、数１００μｍ以上とる必要があ
り、パッケージ小型化の障害になる。特に、携帯電話の
ように軽量化および小型化が要求される機器では、限り
なくＩＣチップのサイズに近いＣＳＰ（チップ・サイズ
・パッケージ）が要求されており、上記の切断しろＷ１
の残存はパッケージ小型化の妨げになる。本発明は、パ
ッケージ分割時の切断しろを可能な限り減少させること
ができるリードフレームの端子切断方法を提供すること
を目的としている。
加工精度の問題及び切断時のストレスによる信頼性の低
下を回避するために、数１００μｍ以上とる必要があ
り、パッケージ小型化の障害になる。特に、携帯電話の
ように軽量化および小型化が要求される機器では、限り
なくＩＣチップのサイズに近いＣＳＰ（チップ・サイズ
・パッケージ）が要求されており、上記の切断しろＷ１
の残存はパッケージ小型化の妨げになる。本発明は、パ
ッケージ分割時の切断しろを可能な限り減少させること
ができるリードフレームの端子切断方法を提供すること
を目的としている。
【０００８】
【課題を解決するための手段】本発明の上記目的は、そ
れぞれにＩＣチップが搭載される複数のアイランド部を
有し、且つ前記アイランド部の周囲に前記ＩＣチップと
外部とを接続するリード部が形成され、隣接するアイラ
ンド部間のリード部は連結されているリードフレームの
端子切断方法において、前記アイランド部およびリード
部上に前記ＩＣチップを個々に封止する複数の樹脂パッ
ケージを相互に切断しろを残して形成し、前記複数の樹
脂パッケージの間の前記リード部を、前記切断しろ内に
ダイシングブレードを導入して切断するリードフレーム
の端子切断方法で達成できる。
れぞれにＩＣチップが搭載される複数のアイランド部を
有し、且つ前記アイランド部の周囲に前記ＩＣチップと
外部とを接続するリード部が形成され、隣接するアイラ
ンド部間のリード部は連結されているリードフレームの
端子切断方法において、前記アイランド部およびリード
部上に前記ＩＣチップを個々に封止する複数の樹脂パッ
ケージを相互に切断しろを残して形成し、前記複数の樹
脂パッケージの間の前記リード部を、前記切断しろ内に
ダイシングブレードを導入して切断するリードフレーム
の端子切断方法で達成できる。
【０００９】本発明の上記目的はまた、それぞれにＩＣ
チップが搭載される複数のアイランド部を有し、且つ前
記アイランド部の周囲に前記ＩＣチップと外部とを接続
するリード部が形成され、隣接するアイランド部間のリ
ード部は連結されているリードフレームの端子切断方法
において、前記アイランド部およびリード部上に前記Ｉ
Ｃチップを複数個まとめて封止する共通の樹脂パッケー
ジを形成し、前記複数のＩＣチップ間の前記リード部
を、前記樹脂パッケージと共にダイシングブレードで切
断するリードフレームの端子切断方法で達成できる。
チップが搭載される複数のアイランド部を有し、且つ前
記アイランド部の周囲に前記ＩＣチップと外部とを接続
するリード部が形成され、隣接するアイランド部間のリ
ード部は連結されているリードフレームの端子切断方法
において、前記アイランド部およびリード部上に前記Ｉ
Ｃチップを複数個まとめて封止する共通の樹脂パッケー
ジを形成し、前記複数のＩＣチップ間の前記リード部
を、前記樹脂パッケージと共にダイシングブレードで切
断するリードフレームの端子切断方法で達成できる。
【００１０】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態に係るリードフレームの切断方法を示す断面図
である。本発明で対象とするリードフレーム１０は、そ
れぞれにＩＣチップ１３が搭載される複数のアイランド
部１１を有し、且つアイランド部１１の周囲にＩＣチッ
プ１３と外部とを接続するリード部１２が形成され、隣
接するアイランド部１１，１１間のリード部１２は連結
されているタイプである。本例の端子切断方法では、ア
イランド部１１およびリード部１２上にＩＣチップ１３
を個々に封止する複数の樹脂パッケージ１５，１５を相
互に切断しろＷ２を残して形成し、前記複数の樹脂パッ
ケージ１５，１５の間のリード部１２を、前記切断しろ
Ｗ２内にダイシングブレード４０を導入して切断する。
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態に係るリードフレームの切断方法を示す断面図
である。本発明で対象とするリードフレーム１０は、そ
れぞれにＩＣチップ１３が搭載される複数のアイランド
部１１を有し、且つアイランド部１１の周囲にＩＣチッ
プ１３と外部とを接続するリード部１２が形成され、隣
接するアイランド部１１，１１間のリード部１２は連結
されているタイプである。本例の端子切断方法では、ア
イランド部１１およびリード部１２上にＩＣチップ１３
を個々に封止する複数の樹脂パッケージ１５，１５を相
互に切断しろＷ２を残して形成し、前記複数の樹脂パッ
ケージ１５，１５の間のリード部１２を、前記切断しろ
Ｗ２内にダイシングブレード４０を導入して切断する。
【００１１】ダイシングブレード４０によるリード部２
０の切断は研摩であるため、各材料界面にかかる応力は
緩和され、剥離は生じにくい。このため、切断しろＷ２
は少なくても信頼性が高く、小型化および軽量化に適す
る。従って、高密度実装に適し、またパッケージ１５の
寸法を可能な範囲で変更できる。
０の切断は研摩であるため、各材料界面にかかる応力は
緩和され、剥離は生じにくい。このため、切断しろＷ２
は少なくても信頼性が高く、小型化および軽量化に適す
る。従って、高密度実装に適し、またパッケージ１５の
寸法を可能な範囲で変更できる。
【００１２】図２は、本発明の他の実施形態に係るリー
ドフレームの切断方法を示す断面図である。本例で対象
とするリードフレーム１０も、それぞれにＩＣチップ１
３が搭載される複数のアイランド部１１を有し、且つア
イランド部１１の周囲にＩＣチップ１３と外部とを接続
するリード部１２が形成され、隣接するアイランド部１
１，１１間のリード部１２は連結されているタイプであ
る。ただし、本例の端子切断方法では、アイランド部１
１およびリード部１２上にＩＣチップ１３を複数個まと
めて封止する共通の樹脂パッケージ１５を形成し、複数
のＩＣチップ１３，１３間のリード部１２を、樹脂パッ
ケージ１５と共にダイシングブレード４０で切断する。
ドフレームの切断方法を示す断面図である。本例で対象
とするリードフレーム１０も、それぞれにＩＣチップ１
３が搭載される複数のアイランド部１１を有し、且つア
イランド部１１の周囲にＩＣチップ１３と外部とを接続
するリード部１２が形成され、隣接するアイランド部１
１，１１間のリード部１２は連結されているタイプであ
る。ただし、本例の端子切断方法では、アイランド部１
１およびリード部１２上にＩＣチップ１３を複数個まと
めて封止する共通の樹脂パッケージ１５を形成し、複数
のＩＣチップ１３，１３間のリード部１２を、樹脂パッ
ケージ１５と共にダイシングブレード４０で切断する。
【００１３】このようにすると、図１の実施形態のよう
な切断しろＷ２は全く不要になる。しかも、樹脂パッケ
ージ１５も同時に研削されるので、樹脂のバリが発生し
にくい。このため、外形寸法精度が向上する。また、更
に小型化および軽量化される。他の利点は図１と同様で
ある。
な切断しろＷ２は全く不要になる。しかも、樹脂パッケ
ージ１５も同時に研削されるので、樹脂のバリが発生し
にくい。このため、外形寸法精度が向上する。また、更
に小型化および軽量化される。他の利点は図１と同様で
ある。
【００１４】
【発明の効果】以上述べたように本発明によれば、パッ
ケージ分割時の切断しろを可能な限り減少させることが
できるリードフレームの端子切断方法を実現することが
できる。
ケージ分割時の切断しろを可能な限り減少させることが
できるリードフレームの端子切断方法を実現することが
できる。
【図１】 本発明の一実施形態に係るリードフレームの
切断方法を示す断面図である。
切断方法を示す断面図である。
【図２】 本発明の他の実施形態に係るリードフレーム
の切断方法を示す断面図である。
の切断方法を示す断面図である。
【図３】 従来の金型によるリードフレームの切断方法
を示す断面図である。
を示す断面図である。
１０ リードフレーム １１ アイランド部 １２ リード部 １３ ＩＣチップ １４ ボンディングワイヤ １５ 樹脂パッケージ ４０ ダイシングブレード
Claims (2)
- 【請求項１】 それぞれにＩＣチップが搭載される複数
のアイランド部を有し、且つ前記アイランド部の周囲に
前記ＩＣチップと外部とを接続するリード部が形成さ
れ、隣接するアイランド部間のリード部は連結されてい
るリードフレームの端子切断方法において、 前記アイランド部およびリード部上に前記ＩＣチップを
個々に封止する複数の樹脂パッケージを相互に切断しろ
を残して形成し、 前記複数の樹脂パッケージの間の前記リード部を、前記
切断しろ内にダイシングブレードを導入して切断するこ
とを特徴とするリードフレームの端子切断方法。 - 【請求項２】 それぞれにＩＣチップが搭載される複数
のアイランド部を有し、且つ前記アイランド部の周囲に
前記ＩＣチップと外部とを接続するリード部が形成さ
れ、隣接するアイランド部間のリード部は連結されてい
るリードフレームの端子切断方法において、 前記アイランド部およびリード部上に前記ＩＣチップを
複数個まとめて封止する共通の樹脂パッケージを形成
し、 前記複数のＩＣチップ間の前記リード部を、前記樹脂パ
ッケージと共にダイシングブレードで切断することを特
徴とするリードフレームの端子切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354039A JP2000183262A (ja) | 1998-12-14 | 1998-12-14 | リードフレームの端子切断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354039A JP2000183262A (ja) | 1998-12-14 | 1998-12-14 | リードフレームの端子切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183262A true JP2000183262A (ja) | 2000-06-30 |
Family
ID=18434913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10354039A Pending JP2000183262A (ja) | 1998-12-14 | 1998-12-14 | リードフレームの端子切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183262A (ja) |
-
1998
- 1998-12-14 JP JP10354039A patent/JP2000183262A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056771B2 (en) | Method of forming an array of semiconductor packages | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6909168B2 (en) | Resin encapsulation semiconductor device utilizing grooved leads and die pad | |
| US20070087480A1 (en) | Chip package method | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH05226564A (ja) | 半導体装置 | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2000183262A (ja) | リードフレームの端子切断方法 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10116953A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| US20020145186A1 (en) | Method of forming HSQFN type package | |
| JP4356960B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP2002026190A (ja) | 樹脂封止型半導体装置 | |
| JP3499655B2 (ja) | 半導体装置 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JP2002016210A (ja) | 半導体装置 | |
| JPH06333960A (ja) | 半導体集積回路装置の組立方法 | |
| JPH05259360A (ja) | 樹脂封止型半導体装置 | |
| JPH1154537A (ja) | 半導体装置およびその製造方法 | |
| KR20030079170A (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 |