JP2000174617A - 電圧制御発振器及びｐｌｌ装置 - Google Patents
電圧制御発振器及びｐｌｌ装置Info
- Publication number
- JP2000174617A JP2000174617A JP10340916A JP34091698A JP2000174617A JP 2000174617 A JP2000174617 A JP 2000174617A JP 10340916 A JP10340916 A JP 10340916A JP 34091698 A JP34091698 A JP 34091698A JP 2000174617 A JP2000174617 A JP 2000174617A
- Authority
- JP
- Japan
- Prior art keywords
- current
- frequency
- gain
- voltage
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬの安定動作を図る。
【解決手段】 電流制御手段１ａは、電圧により発振周
波数を制御するための電流量を調整する。ゲイン制御手
段１ｂは、電流量にもとづいて、中心周波数の近傍にあ
る近傍周波数に対しては発振周波数のゲインを小さく
し、近傍周波数以外の周波数に対してはゲインを大きく
し、ゲインの切替えを連続的に行う。
波数を制御するための電流量を調整する。ゲイン制御手
段１ｂは、電流量にもとづいて、中心周波数の近傍にあ
る近傍周波数に対しては発振周波数のゲインを小さく
し、近傍周波数以外の周波数に対してはゲインを大きく
し、ゲインの切替えを連続的に行う。
Description
【０００１】
【発明の属する技術分野】本発明は電圧制御発振器及び
ＰＬＬ（Phase Locked Loop)装置に関し、特に電圧によ
り発振周波数を制御する電圧制御発振器及び発振周波数
の位相を入力信号の位相に同期させるＰＬＬ装置に関す
る。
ＰＬＬ（Phase Locked Loop)装置に関し、特に電圧によ
り発振周波数を制御する電圧制御発振器及び発振周波数
の位相を入力信号の位相に同期させるＰＬＬ装置に関す
る。
【０００２】
【従来の技術】ＰＬＬは、電圧制御発振器（ＶＣＯ：Vo
ltage Controlled Oscillator)からの発振出力の位相
を、基準となる入力信号の位相に同期させるための回路
であり、ＦＭ信号の復調、搬送波の再生または周波数シ
ンセサイザ等に幅広く用いられている。
ltage Controlled Oscillator)からの発振出力の位相
を、基準となる入力信号の位相に同期させるための回路
であり、ＦＭ信号の復調、搬送波の再生または周波数シ
ンセサイザ等に幅広く用いられている。
【０００３】図１０は従来のＰＬＬの構成を示す図であ
る。ＰＬＬ１００は、位相比較器１０１、フィルタ１０
２、電圧制御発振器１０３からなる閉ループで構成され
る。入力信号と電圧制御発振器１０３からの出力の位相
を位相比較器１０１で比較して誤差信号を得る。この誤
差信号をフィルタ１０２で直流電圧に直す。そして、こ
の直流電圧で電圧制御発振器１０３の発振周波数を変化
させて２つの信号の位相同期がなされる。
る。ＰＬＬ１００は、位相比較器１０１、フィルタ１０
２、電圧制御発振器１０３からなる閉ループで構成され
る。入力信号と電圧制御発振器１０３からの出力の位相
を位相比較器１０１で比較して誤差信号を得る。この誤
差信号をフィルタ１０２で直流電圧に直す。そして、こ
の直流電圧で電圧制御発振器１０３の発振周波数を変化
させて２つの信号の位相同期がなされる。
【０００４】一般に、ＰＬＬ１００の引き込み動作（位
相ずれの状態から、制御されて位相ずれがない状態に移
行する動作）時には、引き込み時間を短くするために広
帯域の応答特性が求められる。また、一旦、引き込みを
確立した後は、ジッタ抑圧のために狭帯域の特性が求め
られる。
相ずれの状態から、制御されて位相ずれがない状態に移
行する動作）時には、引き込み時間を短くするために広
帯域の応答特性が求められる。また、一旦、引き込みを
確立した後は、ジッタ抑圧のために狭帯域の特性が求め
られる。
【０００５】すなわち、引き込み時は、ＰＬＬ１００の
帯域を表す自然角周波数Ｗｎを高く設定し、引き込み終
了後にはＷｎを下げる必要がある。このＷｎは、以下の
式で表される。
帯域を表す自然角周波数Ｗｎを高く設定し、引き込み終
了後にはＷｎを下げる必要がある。このＷｎは、以下の
式で表される。
【０００６】
【数１】
【０００７】ここで、ＫＩは位相比較器１０１のゲイ
ン、Ｋｖｃｏは電圧制御発振器１０３のゲイン、τはフ
ィルタ１０２の時定数である。従来、Ｗｎの制御とし
て、２段階ゲイン切替え方式が行われていた。これはＰ
ＬＬ１００が引き込み時か引き込み後かを、ＰＬＬ１０
０に付加した判別論理回路、または外部からのコントロ
ール信号で判断し、ＫＩ、Ｋｖｃｏ及びτの値をステッ
プ状に切り替えて、Ｗｎを変えていくものである。
ン、Ｋｖｃｏは電圧制御発振器１０３のゲイン、τはフ
ィルタ１０２の時定数である。従来、Ｗｎの制御とし
て、２段階ゲイン切替え方式が行われていた。これはＰ
ＬＬ１００が引き込み時か引き込み後かを、ＰＬＬ１０
０に付加した判別論理回路、または外部からのコントロ
ール信号で判断し、ＫＩ、Ｋｖｃｏ及びτの値をステッ
プ状に切り替えて、Ｗｎを変えていくものである。
【０００８】
【発明が解決しようとする課題】しかし、上記で説明し
たような従来技術では、内部定数をステップ状に切り替
えているので、切り替えの過渡応答が外乱となり、ＰＬ
Ｌ１００の動作に悪影響を与えてしまうといった問題が
あった。
たような従来技術では、内部定数をステップ状に切り替
えているので、切り替えの過渡応答が外乱となり、ＰＬ
Ｌ１００の動作に悪影響を与えてしまうといった問題が
あった。
【０００９】また、判別論理回路を付加した場合には、
回路規模の増加につながってしまう。さらに、外部から
のコントロール信号がある場合には、集積化されたＰＬ
Ｌ１００では、ピン数が増えてしまうといった問題があ
った。
回路規模の増加につながってしまう。さらに、外部から
のコントロール信号がある場合には、集積化されたＰＬ
Ｌ１００では、ピン数が増えてしまうといった問題があ
った。
【００１０】本発明はこのような点に鑑みてなされたも
のであり、外部部品などを必要とせずに、ＰＬＬの安定
動作を図る電圧制御発振器を提供することを目的とす
る。また、本発明の他の目的は、安定した動作を行うＰ
ＬＬ装置を提供することである。
のであり、外部部品などを必要とせずに、ＰＬＬの安定
動作を図る電圧制御発振器を提供することを目的とす
る。また、本発明の他の目的は、安定した動作を行うＰ
ＬＬ装置を提供することである。
【００１１】
【課題を解決するための手段】本発明では上記課題を解
決するために、電圧により発振周波数を制御する電圧制
御発振器において、前記電圧により前記発振周波数を制
御するための電流量を調整する電流制御手段と、前記電
流量にもとづいて、前記発振周波数の中心周波数の近傍
にある近傍周波数に対しては前記発振周波数のゲインを
小さくし、前記近傍周波数以外の周波数に対しては前記
ゲインを大きくし、前記ゲインの切替えを連続的に行う
ゲイン制御手段と、を有することを特徴とする電圧制御
発振器が提供される。
決するために、電圧により発振周波数を制御する電圧制
御発振器において、前記電圧により前記発振周波数を制
御するための電流量を調整する電流制御手段と、前記電
流量にもとづいて、前記発振周波数の中心周波数の近傍
にある近傍周波数に対しては前記発振周波数のゲインを
小さくし、前記近傍周波数以外の周波数に対しては前記
ゲインを大きくし、前記ゲインの切替えを連続的に行う
ゲイン制御手段と、を有することを特徴とする電圧制御
発振器が提供される。
【００１２】ここで、電流制御手段は、電圧により発振
周波数を制御するための電流量を調整する。ゲイン制御
手段は、電流量にもとづいて、中心周波数の近傍にある
近傍周波数に対しては発振周波数のゲインを小さくし、
近傍周波数以外の周波数に対してはゲインを大きくし、
ゲインの切替えを連続的に行う。
周波数を制御するための電流量を調整する。ゲイン制御
手段は、電流量にもとづいて、中心周波数の近傍にある
近傍周波数に対しては発振周波数のゲインを小さくし、
近傍周波数以外の周波数に対してはゲインを大きくし、
ゲインの切替えを連続的に行う。
【００１３】また、発振周波数の位相を入力信号の位相
に同期させるＰＬＬ装置において、入力信号と前記発振
周波数の位相を比較して、誤差信号を生成する位相比較
器と、前記誤差信号から高周波成分を除去して、前記誤
差信号に応じた電圧を出力するフィルタと、前記電圧に
より前記発振周波数を制御するための電流量を調整する
電流制御手段と、前記電流量にもとづいて、前記発振周
波数の中心周波数の近傍にある近傍周波数に対しては前
記発振周波数のゲインを小さくし、前記近傍周波数以外
の周波数に対しては前記ゲインを大きくし、前記ゲイン
の切替えを連続的に行うゲイン制御手段と、から構成さ
れる電圧制御発振器と、を有することを特徴とするＰＬ
Ｌ装置が提供される。
に同期させるＰＬＬ装置において、入力信号と前記発振
周波数の位相を比較して、誤差信号を生成する位相比較
器と、前記誤差信号から高周波成分を除去して、前記誤
差信号に応じた電圧を出力するフィルタと、前記電圧に
より前記発振周波数を制御するための電流量を調整する
電流制御手段と、前記電流量にもとづいて、前記発振周
波数の中心周波数の近傍にある近傍周波数に対しては前
記発振周波数のゲインを小さくし、前記近傍周波数以外
の周波数に対しては前記ゲインを大きくし、前記ゲイン
の切替えを連続的に行うゲイン制御手段と、から構成さ
れる電圧制御発振器と、を有することを特徴とするＰＬ
Ｌ装置が提供される。
【００１４】ここで、位相比較器は、入力信号と発振周
波数の位相を比較して、誤差信号を生成する。フィルタ
は、誤差信号から高周波成分を除去して、誤差信号に応
じた電圧を出力する。電流制御手段は、電圧により発振
周波数を制御するための電流量を調整する。ゲイン制御
手段は、電流量にもとづいて、中心周波数の近傍にある
近傍周波数に対しては発振周波数のゲインを小さくし、
近傍周波数以外の周波数に対してはゲインを大きくし、
ゲインの切替えを連続的に行う。
波数の位相を比較して、誤差信号を生成する。フィルタ
は、誤差信号から高周波成分を除去して、誤差信号に応
じた電圧を出力する。電流制御手段は、電圧により発振
周波数を制御するための電流量を調整する。ゲイン制御
手段は、電流量にもとづいて、中心周波数の近傍にある
近傍周波数に対しては発振周波数のゲインを小さくし、
近傍周波数以外の周波数に対してはゲインを大きくし、
ゲインの切替えを連続的に行う。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の電圧制御発振器の
原理図である。電圧制御発振器１（以下、ＶＣＯ１と呼
ぶ）は、ＰＬＬに用いられる発振器であり、印加された
電圧により発振周波数を可変に制御する。
を参照して説明する。図１は本発明の電圧制御発振器の
原理図である。電圧制御発振器１（以下、ＶＣＯ１と呼
ぶ）は、ＰＬＬに用いられる発振器であり、印加された
電圧により発振周波数を可変に制御する。
【００１６】電流制御手段１ａは、電圧により発振周波
数を制御するための電流量を調整する。電流量は、ＶＣ
Ｏ１を駆動する際の第１の電流及び第１の電流の逆相の
第２の電流の比率によって調整される。詳細は後述す
る。
数を制御するための電流量を調整する。電流量は、ＶＣ
Ｏ１を駆動する際の第１の電流及び第１の電流の逆相の
第２の電流の比率によって調整される。詳細は後述す
る。
【００１７】ゲイン制御手段１ｂは、この電流量にもと
づいて、中心周波数ｆ０の近傍にある近傍周波数に対し
ては、発振周波数のゲインを小さくする。また、近傍周
波数以外の周波数に対しては、発振周波数のゲインを大
きくする。そして、このゲインの切替えは連続的に行わ
れる。なお、ここでのゲインとは、式（１）のＫｖｃｏ
に該当する。
づいて、中心周波数ｆ０の近傍にある近傍周波数に対し
ては、発振周波数のゲインを小さくする。また、近傍周
波数以外の周波数に対しては、発振周波数のゲインを大
きくする。そして、このゲインの切替えは連続的に行わ
れる。なお、ここでのゲインとは、式（１）のＫｖｃｏ
に該当する。
【００１８】ここで、ＰＬＬの引き込み時は、初期化周
波数や位相誤差を収束させるために、ＶＣＯの発振周波
数は大きく変化する。この変化量が大きいほど、周波数
／位相の追従が速くなり、ロック時間が短縮される。し
たがって、引き込み時には式（１）のＷｎを大きくする
必要があり、また引き込み終了後は、ジッタ抑圧のため
にＷｎを小さくする必要がある。
波数や位相誤差を収束させるために、ＶＣＯの発振周波
数は大きく変化する。この変化量が大きいほど、周波数
／位相の追従が速くなり、ロック時間が短縮される。し
たがって、引き込み時には式（１）のＷｎを大きくする
必要があり、また引き込み終了後は、ジッタ抑圧のため
にＷｎを小さくする必要がある。
【００１９】本発明のＶＣＯ１では、発振周波数を制御
する電流量を調整して、引き込み時の発振周波数（中心
周波数ｆ０の近傍以外の周波数）が大きく変化する時で
はＷｎを大きくし、一旦ロックが確立して発振周波数が
中心周波数ｆ０近傍に落ちついた場合はＷｎを小さくな
るように、連続的にＫｖｃｏを変化させる構成とした。
する電流量を調整して、引き込み時の発振周波数（中心
周波数ｆ０の近傍以外の周波数）が大きく変化する時で
はＷｎを大きくし、一旦ロックが確立して発振周波数が
中心周波数ｆ０近傍に落ちついた場合はＷｎを小さくな
るように、連続的にＫｖｃｏを変化させる構成とした。
【００２０】これにより、Ｗｎをステップ状ではなく連
続的に変化させるので、Ｗｎ切替え時の外乱の発生を防
ぎ、ロック確立後のＰＬＬの安定動作を図ることが可能
になる。
続的に変化させるので、Ｗｎ切替え時の外乱の発生を防
ぎ、ロック確立後のＰＬＬの安定動作を図ることが可能
になる。
【００２１】また、ＶＣＯ１を適用したＰＬＬでは、Ｗ
ｎ切替えのための判別論理回路が不要となり、さらにＶ
ＣＯ１を適用した集積化されたＰＬＬでは、外部からの
コントロール信号を受けるピンの設置が不要になる。
ｎ切替えのための判別論理回路が不要となり、さらにＶ
ＣＯ１を適用した集積化されたＰＬＬでは、外部からの
コントロール信号を受けるピンの設置が不要になる。
【００２２】次に本発明のＶＣＯ１の構成について説明
する。図２はＶＣＯ１の全体構成を示す図である。ＶＣ
Ｏ１はエミッタカップル型ＶＣＯである。まず、各素子
の接続関係について説明する。
する。図２はＶＣＯ１の全体構成を示す図である。ＶＣ
Ｏ１はエミッタカップル型ＶＣＯである。まず、各素子
の接続関係について説明する。
【００２３】ＶｃｃとＧＮＤ間に電圧制御電圧源ＶＳ
（以下、電圧源ＶＳ）が接続する。電圧源ＶＳの＋端子
に抵抗Ｒ１〜Ｒ４の一端と、トランジスタＱ３、Ｑ４、
Ｑ７及びＱ８のコレクタとが接続する。
（以下、電圧源ＶＳ）が接続する。電圧源ＶＳの＋端子
に抵抗Ｒ１〜Ｒ４の一端と、トランジスタＱ３、Ｑ４、
Ｑ７及びＱ８のコレクタとが接続する。
【００２４】抵抗Ｒ１、Ｒ２のそれぞれの他端は、トラ
ンジスタＱ１、Ｑ２のコレクタと、トランジスタＱ３、
Ｑ４のベースに接続する。抵抗Ｒ３、Ｒ４のそれぞれの
他端は、トランジスタＱ５、Ｑ６のコレクタと、トラン
ジスタＱ７、Ｑ８のベースに接続する。
ンジスタＱ１、Ｑ２のコレクタと、トランジスタＱ３、
Ｑ４のベースに接続する。抵抗Ｒ３、Ｒ４のそれぞれの
他端は、トランジスタＱ５、Ｑ６のコレクタと、トラン
ジスタＱ７、Ｑ８のベースに接続する。
【００２５】電流制御電流源（以下、電流源）ＩＳ１の
一端は、トランジスタＱ１のエミッタとコンデンサＣの
一端と電流源ＩＳ３の一端と接続する。ＩＳ２の一端
は、トランジスタＱ２のエミッタとコンデンサＣの他端
と電流源ＩＳ４の一端と接続する。
一端は、トランジスタＱ１のエミッタとコンデンサＣの
一端と電流源ＩＳ３の一端と接続する。ＩＳ２の一端
は、トランジスタＱ２のエミッタとコンデンサＣの他端
と電流源ＩＳ４の一端と接続する。
【００２６】電流源ＩＳ５の一端は、トランジスタＱ３
のエミッタとトランジスタＱ６のベースと接続する。電
流源ＩＳ６の一端は、トランジスタＱ４のエミッタとト
ランジスタＱ５のベースと接続する。
のエミッタとトランジスタＱ６のベースと接続する。電
流源ＩＳ６の一端は、トランジスタＱ４のエミッタとト
ランジスタＱ５のベースと接続する。
【００２７】電流源ＩＳ７の一端は、トランジスタＱ
５、Ｑ６のエミッタと接続する。電流源ＩＳ８の一端
は、トランジスタＱ７のエミッタとトランジスタＱ２の
ベースと接続する。
５、Ｑ６のエミッタと接続する。電流源ＩＳ８の一端
は、トランジスタＱ７のエミッタとトランジスタＱ２の
ベースと接続する。
【００２８】電流源ＩＳ９の一端は、トランジスタＱ１
のベースとトランジスタＱ８のエミッタと接続する。電
流源ＩＳ１〜ＩＳ９の他端は、電圧源ＶＳの−端子に接
続する。
のベースとトランジスタＱ８のエミッタと接続する。電
流源ＩＳ１〜ＩＳ９の他端は、電圧源ＶＳの−端子に接
続する。
【００２９】次に動作について説明する。ＶＣＯ１は、
１つの電圧源Ｖｃｏｎｔをもとにして、駆動電流Ｉ（第
１の電流）を流す電流源ＩＳ３とＩＳ４の他に、駆動電
流Ｉａ（第２の電流）を流す電流源ＩＳ１とＩＳ２を有
しており、この駆動電流Ｉａの出力電流特性は反転して
ある。すなわち、Ｉを増加させるようなコントロールが
された場合、Ｉａは減少する（Ａ、Ｂは逆相でコントロ
ールされる）。
１つの電圧源Ｖｃｏｎｔをもとにして、駆動電流Ｉ（第
１の電流）を流す電流源ＩＳ３とＩＳ４の他に、駆動電
流Ｉａ（第２の電流）を流す電流源ＩＳ１とＩＳ２を有
しており、この駆動電流Ｉａの出力電流特性は反転して
ある。すなわち、Ｉを増加させるようなコントロールが
された場合、Ｉａは減少する（Ａ、Ｂは逆相でコントロ
ールされる）。
【００３０】まず、駆動電流Ｉを流す電流源ＩＳ３とＩ
Ｓ４のみ付加された場合のＶＣＯを考える。図３は駆動
電流Ｉを可変する部分を回路に置き換えた図である。駆
動電流Ｉを流す電流源ＩＳ３とＩＳ４のみ付加された構
成のＶＣＯ１ａのこの部分の素子の接続関係は、トラン
ジスタＱｅ、Ｑｈのコレクタは、電圧源ＶＳの＋端子と
接続し、トランジスタＱｆのコレクタは、トランジスタ
Ｑ１のエミッタとコンデンサＣの一端と接続し、トラン
ジスタＱｇのコレクタはトランジスタＱ２のエミッタと
コンデンサＣの他端と接続する。
Ｓ４のみ付加された場合のＶＣＯを考える。図３は駆動
電流Ｉを可変する部分を回路に置き換えた図である。駆
動電流Ｉを流す電流源ＩＳ３とＩＳ４のみ付加された構
成のＶＣＯ１ａのこの部分の素子の接続関係は、トラン
ジスタＱｅ、Ｑｈのコレクタは、電圧源ＶＳの＋端子と
接続し、トランジスタＱｆのコレクタは、トランジスタ
Ｑ１のエミッタとコンデンサＣの一端と接続し、トラン
ジスタＱｇのコレクタはトランジスタＱ２のエミッタと
コンデンサＣの他端と接続する。
【００３１】トランジスタＱｅ、Ｑｈのベースは、電圧
源Ｖｃｏｎｔの−端子と電圧源ＶＳａの＋端子と接続
し、トランジスタＱｅのエミッタは抵抗Ｒｃの一端及び
電流源ＩＳ３ａの一端と接続し、トランジスタＱｆのエ
ミッタは抵抗Ｒｃの他端と電流源ＩＳ３ｂの一端と接続
する。
源Ｖｃｏｎｔの−端子と電圧源ＶＳａの＋端子と接続
し、トランジスタＱｅのエミッタは抵抗Ｒｃの一端及び
電流源ＩＳ３ａの一端と接続し、トランジスタＱｆのエ
ミッタは抵抗Ｒｃの他端と電流源ＩＳ３ｂの一端と接続
する。
【００３２】トランジスタＱｆ、Ｑｇのコレクタは、電
圧源Ｖｃｏｎｔの＋端子と接続し、トランジスタＱｇの
エミッタは抵抗Ｒｄの一端及び電流源ＩＳ４ａの一端と
接続し、トランジスタＱｈのエミッタは抵抗Ｒｄの他端
と電流源ＩＳ４ｂの一端と接続する。電圧源ＶＳａ、電
流源ＩＳ３ａ、３ｂ及びＩＳ４ａ、４ｂの他端は、電圧
源ＶＳの−端子に接続する。
圧源Ｖｃｏｎｔの＋端子と接続し、トランジスタＱｇの
エミッタは抵抗Ｒｄの一端及び電流源ＩＳ４ａの一端と
接続し、トランジスタＱｈのエミッタは抵抗Ｒｄの他端
と電流源ＩＳ４ｂの一端と接続する。電圧源ＶＳａ、電
流源ＩＳ３ａ、３ｂ及びＩＳ４ａ、４ｂの他端は、電圧
源ＶＳの−端子に接続する。
【００３３】ここで、ＶＣＯ１ａの発振周波数は、駆動
電流Ｉ、コンデンサＣの発振容量Ｃａ、基準電位Ｖｒ＝
ｒ×Ｉｒを用いて、
電流Ｉ、コンデンサＣの発振容量Ｃａ、基準電位Ｖｒ＝
ｒ×Ｉｒを用いて、
【００３４】
【数２】 ｆ＝Ｉ／（４×Ｃａ×Ｖｒ） …（２） と表せる。ここでは発振周波数を変えるためにＩを変化
させるものとする。すなわち、図中の電圧源Ｖｃｏｎｔ
の電圧を変化させると、駆動電流Ｉが変化し、発振周波
数が可変される。
させるものとする。すなわち、図中の電圧源Ｖｃｏｎｔ
の電圧を変化させると、駆動電流Ｉが変化し、発振周波
数が可変される。
【００３５】図４は電圧源Ｖｃｏｎｔの出力対発振周波
数の関係を示す図である。縦軸に発振周波数〔ＭＨ
ｚ〕、横軸に電圧〔ｍＶ〕をとる。図からわかるよう
に、駆動電流Ｉを流す電流源ＩＳ３とＩＳ４のみ付加さ
れたＶＣＯ１ａの構成では、Ｋｖｃｏ＝Δｆ／Δｖであ
り、電圧源Ｖｃｏｎｔの出力値が変わってもほぼ一定で
ある。
数の関係を示す図である。縦軸に発振周波数〔ＭＨ
ｚ〕、横軸に電圧〔ｍＶ〕をとる。図からわかるよう
に、駆動電流Ｉを流す電流源ＩＳ３とＩＳ４のみ付加さ
れたＶＣＯ１ａの構成では、Ｋｖｃｏ＝Δｆ／Δｖであ
り、電圧源Ｖｃｏｎｔの出力値が変わってもほぼ一定で
ある。
【００３６】次に駆動電流Ｉａを流す電流源ＩＳ１とＩ
Ｓ２を付加した本発明のＶＣＯ１の詳細構成について説
明する。図５はＶＣＯ１の詳細構成を示す図である。駆
動電流Ｉａを流す部分の素子の接続関係については、ト
ランジスタＱａ、Ｑｄのコレクタは電圧源ＶＳの＋端子
と接続し、トランジスタＱｂのコレクタは、トランジス
タＱ１のエミッタとコンデンサＣの一端とトランジスタ
Ｑｆのコレクタと接続する。
Ｓ２を付加した本発明のＶＣＯ１の詳細構成について説
明する。図５はＶＣＯ１の詳細構成を示す図である。駆
動電流Ｉａを流す部分の素子の接続関係については、ト
ランジスタＱａ、Ｑｄのコレクタは電圧源ＶＳの＋端子
と接続し、トランジスタＱｂのコレクタは、トランジス
タＱ１のエミッタとコンデンサＣの一端とトランジスタ
Ｑｆのコレクタと接続する。
【００３７】トランジスタＱｃのコレクタは、トランジ
スタＱ２のエミッタとコンデンサＣの他端とトランジス
タＱｇのコレクタと接続する。トランジスタＱａ、Ｑｄ
のベースは、電圧源Ｖｃｏｎｔの＋端子とトランジスタ
Ｑｆ、Ｑｇのエミッタと接続する。
スタＱ２のエミッタとコンデンサＣの他端とトランジス
タＱｇのコレクタと接続する。トランジスタＱａ、Ｑｄ
のベースは、電圧源Ｖｃｏｎｔの＋端子とトランジスタ
Ｑｆ、Ｑｇのエミッタと接続する。
【００３８】トランジスタＱａのエミッタは、抵抗Ｒａ
の一端及び電流源ＩＳ１ａの一端と接続し、トランジス
タＱｂのエミッタは、抵抗Ｒａの他端と電流源ＩＳ１ｂ
の一端と接続する。
の一端及び電流源ＩＳ１ａの一端と接続し、トランジス
タＱｂのエミッタは、抵抗Ｒａの他端と電流源ＩＳ１ｂ
の一端と接続する。
【００３９】トランジスタＱｃ、Ｑｄのエミッタは、電
圧源Ｖｃｏｎｔの−端子と電圧源ＶＳａの＋端子とトラ
ンジスタＱｅ、Ｑｈのベースと接続する。トランジスタ
Ｑｃのエミッタは、抵抗Ｒｂの一端及び電流源ＩＳ２ａ
の一端と接続し、トランジスタＱｄのエミッタは、抵抗
Ｒｂの他端と電流源ＩＳ２ｂの一端と接続する。電圧源
ＶＳａ、電流源ＩＳ１ａ、１ｂ及びＩＳ２ａ、２ｂの他
端は、電圧源ＶＳの−端子と接続する。
圧源Ｖｃｏｎｔの−端子と電圧源ＶＳａの＋端子とトラ
ンジスタＱｅ、Ｑｈのベースと接続する。トランジスタ
Ｑｃのエミッタは、抵抗Ｒｂの一端及び電流源ＩＳ２ａ
の一端と接続し、トランジスタＱｄのエミッタは、抵抗
Ｒｂの他端と電流源ＩＳ２ｂの一端と接続する。電圧源
ＶＳａ、電流源ＩＳ１ａ、１ｂ及びＩＳ２ａ、２ｂの他
端は、電圧源ＶＳの−端子と接続する。
【００４０】図６はＩとＩａの出力特性を示す図であ
る。縦軸に電流値、横軸に電圧値をとる。図のように、
駆動電流Ｉと駆動電流Ｉａの電流特性は互いに逆にな
る。図７はＩ＋Ｉａの出力特性を示す図である。縦軸に
電流値、横軸に電圧値をとる。ＩとＩａの比率を適切に
変えた電流量（Ｉ＋Ｉａ）によって、ＶＣＯ１の発振周
波数を制御する。すなわち、中心周波数ｆ０近傍の近傍
周波数の電流量（Ｉ＋Ｉａ）よりも、近傍周波数以外の
周波数の電流量（Ｉ＋Ｉａ）の方が大きくなるように設
定する。
る。縦軸に電流値、横軸に電圧値をとる。図のように、
駆動電流Ｉと駆動電流Ｉａの電流特性は互いに逆にな
る。図７はＩ＋Ｉａの出力特性を示す図である。縦軸に
電流値、横軸に電圧値をとる。ＩとＩａの比率を適切に
変えた電流量（Ｉ＋Ｉａ）によって、ＶＣＯ１の発振周
波数を制御する。すなわち、中心周波数ｆ０近傍の近傍
周波数の電流量（Ｉ＋Ｉａ）よりも、近傍周波数以外の
周波数の電流量（Ｉ＋Ｉａ）の方が大きくなるように設
定する。
【００４１】ここでＶＣＯ１の発振周波数は、駆動電流
（Ｉ＋Ｉａ）、コンデンサＣの発振容量Ｃａ、基準電位
Ｖｒ＝ｒ×Ｉｒを用いて、
（Ｉ＋Ｉａ）、コンデンサＣの発振容量Ｃａ、基準電位
Ｖｒ＝ｒ×Ｉｒを用いて、
【００４２】
【数３】 ｆ＝（Ｉ＋Ｉａ）／（４×Ｃａ×Ｖｒ） …（３） と表せる。
【００４３】図８は電圧源Ｖｃｏｎｔの出力対発振周波
数の関係を示す図である。縦軸に発振周波数〔ＭＨ
ｚ〕、横軸に電圧〔ｍＶ〕をとる。発振周波数を可変す
る電流が図７に示したようなカーブを描くために、本発
明の電圧源Ｖｃｏｎｔの出力対発振周波数のグラフも図
８のようになる。
数の関係を示す図である。縦軸に発振周波数〔ＭＨ
ｚ〕、横軸に電圧〔ｍＶ〕をとる。発振周波数を可変す
る電流が図７に示したようなカーブを描くために、本発
明の電圧源Ｖｃｏｎｔの出力対発振周波数のグラフも図
８のようになる。
【００４４】図に示すように中心周波数ｆ０近傍と、そ
れ以外の部分では異なるＫｖｃｏを示す。すなわち、中
心周波数ｆ０の近傍周波数では、Ｋｖｃｏ０＝Δｆ０／
Δｖ、中心周波数ｆ０の近傍周波数以外の周波数では、
Ｋｖｃｏ１＝Δｆ１／Δｖであり、Ｋｖｃｏ０＜Ｋｖｃ
ｏ１である。なお、ＩとＩａの比率を変えることで、図
８の特性は様々に変化させることができる。
れ以外の部分では異なるＫｖｃｏを示す。すなわち、中
心周波数ｆ０の近傍周波数では、Ｋｖｃｏ０＝Δｆ０／
Δｖ、中心周波数ｆ０の近傍周波数以外の周波数では、
Ｋｖｃｏ１＝Δｆ１／Δｖであり、Ｋｖｃｏ０＜Ｋｖｃ
ｏ１である。なお、ＩとＩａの比率を変えることで、図
８の特性は様々に変化させることができる。
【００４５】以上説明したように、本発明のＶＣＯ１
は、電流量（Ｉ＋Ｉａ）にもとづいて、中心周波数ｆ０
の近傍にある近傍周波数では発振周波数のゲインを小さ
く、近傍周波数以外の周波数ではゲインを大きくして、
ゲインの切替えを連続的に行う構成とした。これによ
り、外部部品や外部からのコントロール信号などを必要
とせずに、ＰＬＬの安定動作を図ることが可能になる。
は、電流量（Ｉ＋Ｉａ）にもとづいて、中心周波数ｆ０
の近傍にある近傍周波数では発振周波数のゲインを小さ
く、近傍周波数以外の周波数ではゲインを大きくして、
ゲインの切替えを連続的に行う構成とした。これによ
り、外部部品や外部からのコントロール信号などを必要
とせずに、ＰＬＬの安定動作を図ることが可能になる。
【００４６】次に本発明のＰＬＬ装置について説明す
る。図９は本発明のＰＬＬ装置の原理図である。ＰＬＬ
装置１０は、発振周波数の位相を入力信号の位相に同期
させる位相同期ループ装置である。
る。図９は本発明のＰＬＬ装置の原理図である。ＰＬＬ
装置１０は、発振周波数の位相を入力信号の位相に同期
させる位相同期ループ装置である。
【００４７】位相比較器１１は、入力信号と発振周波数
の位相を比較して、誤差信号を生成する。フィルタ１２
は、誤差信号から高周波成分を除去して、誤差信号に応
じた電圧を出力する。この電圧によって、上述した電圧
制御発振器１（ＶＣＯ１）内の電圧源Ｖｃｏｎｔが制御
され、電圧制御発振器１は発振周波数を制御する。な
お、電圧制御発振器１の詳細は上述したので説明は省略
する。
の位相を比較して、誤差信号を生成する。フィルタ１２
は、誤差信号から高周波成分を除去して、誤差信号に応
じた電圧を出力する。この電圧によって、上述した電圧
制御発振器１（ＶＣＯ１）内の電圧源Ｖｃｏｎｔが制御
され、電圧制御発振器１は発振周波数を制御する。な
お、電圧制御発振器１の詳細は上述したので説明は省略
する。
【００４８】このように、電圧制御発振器１を使用した
本発明のＰＬＬ装置１０は、ゲインの切替えを連続的に
行って、引き込み時は広帯域、引き込み後は狭帯域の特
性を得る構成とした。したがって、ゲイン切替えがステ
ップ状ではないので、ロック後に外乱を与えることがな
くなり、安定動作が可能になる。
本発明のＰＬＬ装置１０は、ゲインの切替えを連続的に
行って、引き込み時は広帯域、引き込み後は狭帯域の特
性を得る構成とした。したがって、ゲイン切替えがステ
ップ状ではないので、ロック後に外乱を与えることがな
くなり、安定動作が可能になる。
【００４９】また、ゲイン切替えのための外部部品が不
要であり、さらにＰＬＬ装置１０が集積回路の場合に
は、ゲイン切替えのために、外部からのコントロール信
号を受信するために設けるべきピンも不要となる。
要であり、さらにＰＬＬ装置１０が集積回路の場合に
は、ゲイン切替えのために、外部からのコントロール信
号を受信するために設けるべきピンも不要となる。
【００５０】
【発明の効果】以上説明したように、本発明の電圧制御
発振器は、電流量にもとづいて、中心周波数の近傍にあ
る近傍周波数では発振周波数のゲインを小さく、近傍周
波数以外の周波数ではゲインを大きくして、ゲインの切
替えを連続的に行う構成とした。これにより、外部部品
や外部からのコントロール信号などを必要とせずに、Ｐ
ＬＬの安定動作を図ることが可能になる。
発振器は、電流量にもとづいて、中心周波数の近傍にあ
る近傍周波数では発振周波数のゲインを小さく、近傍周
波数以外の周波数ではゲインを大きくして、ゲインの切
替えを連続的に行う構成とした。これにより、外部部品
や外部からのコントロール信号などを必要とせずに、Ｐ
ＬＬの安定動作を図ることが可能になる。
【図１】本発明の電圧制御発振器の原理図である。
【図２】ＶＣＯの全体構成を示す図である。
【図３】駆動電流を可変する部分を回路に置き換えた図
である。
である。
【図４】電圧源Ｖｃｏｎｔの出力対発振周波数の関係を
示す図である。
示す図である。
【図５】ＶＣＯの詳細構成を示す図である。
【図６】ＩとＩａの出力特性を示す図である。
【図７】Ｉ＋Ｉａの出力特性を示す図である
【図８】電圧源Ｖｃｏｎｔの出力対発振周波数の関係を
示す図である。
示す図である。
【図９】本発明のＰＬＬ装置の原理図である。
【図１０】従来のＰＬＬの構成を示す図である。
１……電圧制御発振器、１ａ……電流制御手段、１ｂ…
…ゲイン制御手段。
…ゲイン制御手段。
Claims (4)
- 【請求項１】 電圧により発振周波数を制御する電圧制
御発振器において、 前記電圧により前記発振周波数を制御するための電流量
を調整する電流制御手段と、 前記電流量にもとづいて、前記発振周波数の中心周波数
の近傍にある近傍周波数に対しては前記発振周波数のゲ
インを小さくし、前記近傍周波数以外の周波数に対して
は前記ゲインを大きくし、前記ゲインの切替えを連続的
に行うゲイン制御手段と、 を有することを特徴とする電圧制御発振器。 - 【請求項２】 前記電流制御手段は、第１の電流及び前
記第１の電流の逆相の第２の電流の比率によって、前記
電流量を調整することを特徴とする請求項１記載の電圧
制御発振器。 - 【請求項３】 発振周波数の位相を入力信号の位相に同
期させるＰＬＬ装置において、 入力信号と前記発振周波数の位相を比較して、誤差信号
を生成する位相比較器と、 前記誤差信号から高周波成分を除去して、前記誤差信号
に応じた電圧を出力するフィルタと、 前記電圧により前記発振周波数を制御するための電流量
を調整する電流制御手段と、前記電流量にもとづいて、
前記発振周波数の中心周波数の近傍にある近傍周波数に
対しては前記発振周波数のゲインを小さくし、前記近傍
周波数以外の周波数に対しては前記ゲインを大きくし、
前記ゲインの切替えを連続的に行うゲイン制御手段と、
から構成される電圧制御発振器と、 を有することを特徴とするＰＬＬ装置。 - 【請求項４】 前記電流制御手段は、第１の電流及び前
記第１の電流の逆相の第２の電流の比率によって、前記
電流量を調整することを特徴とする請求項３記載のＰＬ
Ｌ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340916A JP2000174617A (ja) | 1998-12-01 | 1998-12-01 | 電圧制御発振器及びｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340916A JP2000174617A (ja) | 1998-12-01 | 1998-12-01 | 電圧制御発振器及びｐｌｌ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174617A true JP2000174617A (ja) | 2000-06-23 |
Family
ID=18341490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340916A Pending JP2000174617A (ja) | 1998-12-01 | 1998-12-01 | 電圧制御発振器及びｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174617A (ja) |
-
1998
- 1998-12-01 JP JP10340916A patent/JP2000174617A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100767319B1 (ko) | 고주파 발진기 | |
| US6826246B1 (en) | Phase locked loop with control voltage centering | |
| JPH03235512A (ja) | 電圧制御発振回路 | |
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| WO2001035523A1 (en) | Low phase noise vco circuit and method | |
| JP2001274682A (ja) | フェーズロックドループ回路 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| JP4598691B2 (ja) | Ｐｌｌ回路及び半導体装置 | |
| JP2000174617A (ja) | 電圧制御発振器及びｐｌｌ装置 | |
| JP3656155B2 (ja) | 複数の位相同期回路を用いた周波数シンセサイザ | |
| US5483559A (en) | Phase-locked loop device, oscillator, and signal processor | |
| JP3250484B2 (ja) | 電圧制御発振回路 | |
| JP3356149B2 (ja) | Ｐｌｌ回路 | |
| JP3385577B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2001339298A (ja) | Ｐｌｌ回路およびその制御方法 | |
| JPH10209859A (ja) | Ｐｌｌ回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| US20060197609A1 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| JP3110318B2 (ja) | 位相同期ループ・周波数シンセサイザ | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPH09307437A (ja) | フェーズロックドループ回路 | |
| JPH04139917A (ja) | Ｐｌｌ回路 |