JP2000172523A - インサーキットエミュレータおよび飽和演算処理方法 - Google Patents
インサーキットエミュレータおよび飽和演算処理方法Info
- Publication number
- JP2000172523A JP2000172523A JP10350957A JP35095798A JP2000172523A JP 2000172523 A JP2000172523 A JP 2000172523A JP 10350957 A JP10350957 A JP 10350957A JP 35095798 A JP35095798 A JP 35095798A JP 2000172523 A JP2000172523 A JP 2000172523A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- saturation
- overflow
- flag
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 トレースメモリの実行履歴からオーバーフロ
ーの変化点を発見し、オーバーフローの原因の解析が簡
単にできるインサーキットエミュレータおよび飽和演算
処理方法を提供する。 【解決手段】 飽和演算命令直後に飽和処理の有無の判
断と飽和処理の記憶に要する処理のオーバーヘッドを不
要とした演算装置を有する情報処理装置１０と、命令を
実行する基礎的な手続であるフェッチのデータの信号経
路であるフェッチデータバス１２と、トレースデータを
記憶するトレースメモリ１６と、トレースメモリ１６に
書込む命令を命令フェッチのタイミングで捕まえ、命令
の実行タイミングに合わせてトレースメモリ１６に出力
する命令アライナ１８と、オーバーフローを起こしたこ
とを知らせる信号を出力するＳＡＴ端子２０と、ＰＳＷ
のＳＡＴの信号をＳＡＴ端子２０に出力するバッファ２
２とで構成される。
ーの変化点を発見し、オーバーフローの原因の解析が簡
単にできるインサーキットエミュレータおよび飽和演算
処理方法を提供する。 【解決手段】 飽和演算命令直後に飽和処理の有無の判
断と飽和処理の記憶に要する処理のオーバーヘッドを不
要とした演算装置を有する情報処理装置１０と、命令を
実行する基礎的な手続であるフェッチのデータの信号経
路であるフェッチデータバス１２と、トレースデータを
記憶するトレースメモリ１６と、トレースメモリ１６に
書込む命令を命令フェッチのタイミングで捕まえ、命令
の実行タイミングに合わせてトレースメモリ１６に出力
する命令アライナ１８と、オーバーフローを起こしたこ
とを知らせる信号を出力するＳＡＴ端子２０と、ＰＳＷ
のＳＡＴの信号をＳＡＴ端子２０に出力するバッファ２
２とで構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ブレークを掛けず
にプログラムを動かし続けながら、オーバーフローフラ
グの変化点をさかのぼることで飽和演算の異常結果の原
因を解析することができるインサーキットエミュレータ
および飽和演算処理方法に関する。
にプログラムを動かし続けながら、オーバーフローフラ
グの変化点をさかのぼることで飽和演算の異常結果の原
因を解析することができるインサーキットエミュレータ
および飽和演算処理方法に関する。
【０００２】
【従来の技術】制御用に使われる近年のマイクロコンピ
ュータには、演算結果が負の値になったとき、演算結果
を正の最大値，最小値で止めておく飽和演算命令が備わ
っている。この命令を使用することにより、演算結果が
負になることによるプログラムおよび装置の暴走を防ぐ
ことができる。
ュータには、演算結果が負の値になったとき、演算結果
を正の最大値，最小値で止めておく飽和演算命令が備わ
っている。この命令を使用することにより、演算結果が
負になることによるプログラムおよび装置の暴走を防ぐ
ことができる。
【０００３】従来の制御装置の一例が、特開平２−１５
０９３３号公報に記載されている。この公報に記載され
たデバッグ制御装置を、図５を参照して説明する。図５
は、従来のデバッグ制御装置の構成を表す図である。図
５に示すように、マクロプログラムを格納するメモリで
ある制御記憶部３４と、制御記憶部３４のマクロプログ
ラムを読み出しマクロ命令を格納するマクロ命令レジス
タ３６と、マクロ命令レジスタ３６のマクロ命令を実行
する演算装置３８と、演算装置３８の演算により発生す
る例外を格納する例外状態レジスタ４０と、各ビットに
例外または割り込みがあったことを示す例外比較レジス
タ４２と、例外状態レジスタ４０と例外比較レジスタ４
２とを比較し一致するか否かを検出する一致検出回路４
４と、例外比較レジスタ４２をセットし、一致検出回路
４４の検出結果を格納するフリップフロップ４６と、通
知により演算装置の停止をおこないオーバーフローのデ
バッグをおこなうサービスプロセッサ４８とから構成さ
れている。
０９３３号公報に記載されている。この公報に記載され
たデバッグ制御装置を、図５を参照して説明する。図５
は、従来のデバッグ制御装置の構成を表す図である。図
５に示すように、マクロプログラムを格納するメモリで
ある制御記憶部３４と、制御記憶部３４のマクロプログ
ラムを読み出しマクロ命令を格納するマクロ命令レジス
タ３６と、マクロ命令レジスタ３６のマクロ命令を実行
する演算装置３８と、演算装置３８の演算により発生す
る例外を格納する例外状態レジスタ４０と、各ビットに
例外または割り込みがあったことを示す例外比較レジス
タ４２と、例外状態レジスタ４０と例外比較レジスタ４
２とを比較し一致するか否かを検出する一致検出回路４
４と、例外比較レジスタ４２をセットし、一致検出回路
４４の検出結果を格納するフリップフロップ４６と、通
知により演算装置の停止をおこないオーバーフローのデ
バッグをおこなうサービスプロセッサ４８とから構成さ
れている。
【０００４】デバッグ制御装置は、演算装置３８が演算
した結果から、オーバーフローや例外処理等の特定の処
理状態の発生を検出し、情報処理装置の動作を停止させ
る機能（一般にブレークと呼ばれる）を有している。演
算装置３８で演算した結果、演算装置３８が例外処理や
オーバーフローを発生させると、例外処理状態信号は例
外状態レジスタ４０に記憶される。記憶された例外処理
状態信号は、一致検出回路４４で例外比較レジスタ４０
の値と比較される。比較により出力される一致信号は次
段のフリップフロップ４６で記憶される。記憶された一
致信号は、サービスプロセッサ４８に対し割り込み要求
をする。サービスプロセッサ４８はこの割り込み要求に
より、プログラム実行を停止し、ブレークする。このよ
うな仕組みを持ったマイクロコンピュータを使ったイン
サーキットエミュレータでは例外処理をしたとき、ブレ
ークを掛け、メモリ，レジスタ，状態フラグ，命令実行
アドレスを確認しデバッグする。また、場合によって
は、１命令づつ実行し命令実行アドレスの動作を確認す
る。
した結果から、オーバーフローや例外処理等の特定の処
理状態の発生を検出し、情報処理装置の動作を停止させ
る機能（一般にブレークと呼ばれる）を有している。演
算装置３８で演算した結果、演算装置３８が例外処理や
オーバーフローを発生させると、例外処理状態信号は例
外状態レジスタ４０に記憶される。記憶された例外処理
状態信号は、一致検出回路４４で例外比較レジスタ４０
の値と比較される。比較により出力される一致信号は次
段のフリップフロップ４６で記憶される。記憶された一
致信号は、サービスプロセッサ４８に対し割り込み要求
をする。サービスプロセッサ４８はこの割り込み要求に
より、プログラム実行を停止し、ブレークする。このよ
うな仕組みを持ったマイクロコンピュータを使ったイン
サーキットエミュレータでは例外処理をしたとき、ブレ
ークを掛け、メモリ，レジスタ，状態フラグ，命令実行
アドレスを確認しデバッグする。また、場合によって
は、１命令づつ実行し命令実行アドレスの動作を確認す
る。
【０００５】このデバッグ制御装置は、カウンタがオー
バーフローするときにブレークが可能となるデバッグ制
御装置を提供した。上述のブレークを用いた装置に対し
て飽和演算処理によりプログラムを動作しながらオーバ
ーフローの変化点を検出する従来の情報処理装置の一例
が、特開平７−３３４３４６号公報に記載されている。
この公報に記載の情報処理装置を、図６を参照し詳細に
説明する。図６は、従来の情報処理装置の構成を表す図
である。図６に示すように、計算結果，引数，フラグま
たはその他のデータが入出力されるデータがデータバス
１４と、命令オペレーションコードを調べ解読するデコ
ーダである命令デコーダ２６と、コンパイルされたプロ
グラムを実行する演算器と、演算器からの状態信号を入
力し情報ＯＶと符号情報Ｓの論理値の組み合わせに応じ
オーバオフローまたはアンダーフローに対応して、セレ
クタに対して正または負の最大値をデータバスへ選択し
て出力するサチュレーション検出回路２８と、プログラ
ムの実行に関する情報で、演算による桁あふれの有無や
入力結果の状態を表す様々な情報を、それぞれフラグや
コードにして１語長にまとめ、決められたビットを参照
することによりシステムの状態を判断できる情報である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）３
０と、ＰＳＷなどのフラグやビットを発生するフラグ発
生回路３２とで構成される。
バーフローするときにブレークが可能となるデバッグ制
御装置を提供した。上述のブレークを用いた装置に対し
て飽和演算処理によりプログラムを動作しながらオーバ
ーフローの変化点を検出する従来の情報処理装置の一例
が、特開平７−３３４３４６号公報に記載されている。
この公報に記載の情報処理装置を、図６を参照し詳細に
説明する。図６は、従来の情報処理装置の構成を表す図
である。図６に示すように、計算結果，引数，フラグま
たはその他のデータが入出力されるデータがデータバス
１４と、命令オペレーションコードを調べ解読するデコ
ーダである命令デコーダ２６と、コンパイルされたプロ
グラムを実行する演算器と、演算器からの状態信号を入
力し情報ＯＶと符号情報Ｓの論理値の組み合わせに応じ
オーバオフローまたはアンダーフローに対応して、セレ
クタに対して正または負の最大値をデータバスへ選択し
て出力するサチュレーション検出回路２８と、プログラ
ムの実行に関する情報で、演算による桁あふれの有無や
入力結果の状態を表す様々な情報を、それぞれフラグや
コードにして１語長にまとめ、決められたビットを参照
することによりシステムの状態を判断できる情報である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）３
０と、ＰＳＷなどのフラグやビットを発生するフラグ発
生回路３２とで構成される。
【０００６】この従来の情報処理装置は、飽和演算フラ
グを有するものである。情報処理装置は、飽和演算して
オーバーフローが発生した時にオーバーフローフラグを
生成する。このオーバーフローフラグは、キャリーやゼ
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷに反映される。このオーバーフローフラグはセッ
トされると特定の命令を実行したとき、リセットされ
る。
グを有するものである。情報処理装置は、飽和演算して
オーバーフローが発生した時にオーバーフローフラグを
生成する。このオーバーフローフラグは、キャリーやゼ
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷに反映される。このオーバーフローフラグはセッ
トされると特定の命令を実行したとき、リセットされ
る。
【０００７】プログラムをデバッグする人は、このＰＳ
Ｗの飽和演算オーバーフラグをみて、オーバーフロー演
算が発生したことを知ることができる。このように飽和
演算オーバーフラグを持った情報処理装置は、飽和演算
オーバーフローフラグがセットされると特別な処理を行
わないとリセットされない構成になっている。これは各
演算ごとに実行する必要があったエラー処理判断を、一
連の演算処理を実行した後、一度だけ行うことを可能と
し、処理速度の向上を図るために用意されている。
Ｗの飽和演算オーバーフラグをみて、オーバーフロー演
算が発生したことを知ることができる。このように飽和
演算オーバーフラグを持った情報処理装置は、飽和演算
オーバーフローフラグがセットされると特別な処理を行
わないとリセットされない構成になっている。これは各
演算ごとに実行する必要があったエラー処理判断を、一
連の演算処理を実行した後、一度だけ行うことを可能と
し、処理速度の向上を図るために用意されている。
【０００８】情報処置装置を使ったインサーキットエミ
ュレータでは、飽和演算のオーバーフローフラグが端子
として外部に信号を取り出す手段が無いため、やはりト
レーサに実行履歴に残すことができないことになる。読
み出す際は一度ブレークを掛け、プログラムの実行を停
止させる必要がある。
ュレータでは、飽和演算のオーバーフローフラグが端子
として外部に信号を取り出す手段が無いため、やはりト
レーサに実行履歴に残すことができないことになる。読
み出す際は一度ブレークを掛け、プログラムの実行を停
止させる必要がある。
【０００９】
【発明が解決しようとする課題】上述の従来のデバッグ
制御装置は、例外処理に対しブレークを掛ける機能や飽
和演算処理時のオーバーフローフラグをマイクロコンピ
ュータ内部に持っている。前記フラグは、ブレークを掛
ければ読み出すことができるようになっている。
制御装置は、例外処理に対しブレークを掛ける機能や飽
和演算処理時のオーバーフローフラグをマイクロコンピ
ュータ内部に持っている。前記フラグは、ブレークを掛
ければ読み出すことができるようになっている。
【００１０】またプログラムデバッグするとき、従来の
情報処理装置は、インサーキットエミュレータに使うエ
ミュレーションＣＰＵ自体に、飽和演算のオーバーフロ
ーの状態を出力する手段を持たないため、飽和演算命令
の動作を実行履歴に残すことができなかった。
情報処理装置は、インサーキットエミュレータに使うエ
ミュレーションＣＰＵ自体に、飽和演算のオーバーフロ
ーの状態を出力する手段を持たないため、飽和演算命令
の動作を実行履歴に残すことができなかった。
【００１１】この手段を持たないことは、デバッグ対象
のプログラムをブレークさせ、ブレーク後メモリ、レジ
スタ、オーバーフローフラグ、命令実行アドレスの値を
ダンプしデバッグする。この場合、見忘れたデータ等が
あると、もう一度見るためプログラムを再実行してデバ
ッグしていく必要があり、オーバーフローの原因を解析
するのに時間がかかることになる。
のプログラムをブレークさせ、ブレーク後メモリ、レジ
スタ、オーバーフローフラグ、命令実行アドレスの値を
ダンプしデバッグする。この場合、見忘れたデータ等が
あると、もう一度見るためプログラムを再実行してデバ
ッグしていく必要があり、オーバーフローの原因を解析
するのに時間がかかることになる。
【００１２】さらにこの手段を持たないことは、デバッ
グ対象のプログラムをブレークさせ、オーバーフローフ
ラグやメモリの値、命令実行アドレスを確認しながらデ
バッグすると、プログラム実行がブレークで停止してし
まい、デバッグ対象のシステムが壊れてしまうことがあ
る。例えば、モーターを制御するシステムでモーターが
動いている最中にブレークが掛かると、マイクロコンピ
ュータはインサーキットエミュレータの制御を行うた
め、モーターを停止させる制御プログラムを実行するこ
とができない。モーターが止まらないため、デバッグ対
象のシステムが壊れてしまうことになる。
グ対象のプログラムをブレークさせ、オーバーフローフ
ラグやメモリの値、命令実行アドレスを確認しながらデ
バッグすると、プログラム実行がブレークで停止してし
まい、デバッグ対象のシステムが壊れてしまうことがあ
る。例えば、モーターを制御するシステムでモーターが
動いている最中にブレークが掛かると、マイクロコンピ
ュータはインサーキットエミュレータの制御を行うた
め、モーターを停止させる制御プログラムを実行するこ
とができない。モーターが止まらないため、デバッグ対
象のシステムが壊れてしまうことになる。
【００１３】さらにこの手段を持たないことは、飽和演
算オーバーフローフラグを有するマイクロコンピュータ
の場合、飽和演算により、飽和状態になった時のエラー
処理は、飽和処理の速度を向上させるため、飽和演算命
令の直後にはなく、一連の演算処理が終了した後になる
ことがあるので、エラー処理までに複数の飽和演算命令
が存在した場合、どの飽和演算命令でオーバーフローが
発生したか特定しにくいことになる。
算オーバーフローフラグを有するマイクロコンピュータ
の場合、飽和演算により、飽和状態になった時のエラー
処理は、飽和処理の速度を向上させるため、飽和演算命
令の直後にはなく、一連の演算処理が終了した後になる
ことがあるので、エラー処理までに複数の飽和演算命令
が存在した場合、どの飽和演算命令でオーバーフローが
発生したか特定しにくいことになる。
【００１４】本発明の目的は、飽和演算子を使うことで
ブレークを掛けずにプログラムを動かし続けながら、オ
ーバーフローフラグの変化点をさかのぼることで飽和演
算の異常結果の原因を解析することができるインサーキ
ットエミュレータおよび飽和演算処理方法を提供するこ
とにある。
ブレークを掛けずにプログラムを動かし続けながら、オ
ーバーフローフラグの変化点をさかのぼることで飽和演
算の異常結果の原因を解析することができるインサーキ
ットエミュレータおよび飽和演算処理方法を提供するこ
とにある。
【００１５】本発明の他の目的は、オーバーフローの変
化点を発見し、発見した所から実行した命令をさかのぼ
りオーバーフローを起こした飽和演算命令を見つけて関
連付けを行うため、オーバーフローを起こした演算命令
の特定が可能となり、原因の解析が簡単にできるプログ
ラムを記録する記録媒体を提供することにある。
化点を発見し、発見した所から実行した命令をさかのぼ
りオーバーフローを起こした飽和演算命令を見つけて関
連付けを行うため、オーバーフローを起こした演算命令
の特定が可能となり、原因の解析が簡単にできるプログ
ラムを記録する記録媒体を提供することにある。
【００１６】
【課題を解決するための手段】本発明のインサーキット
エミュレータは、飽和演算命令直後に飽和処理の有無の
判断と飽和処理の記憶に要する処理のオーバーヘッドを
不要とした演算装置を有する情報処理装置と、プロセッ
サからデバック装置に送出されるトレースデータを記憶
する記憶領域であるトレースメモリとを備えるインサー
キットエミュレータにおいて、前記情報処理装置でおこ
なわれる飽和演算命令を含むプログラムの実行中に、プ
ログラムの状態を示すビット群であるＰＳＷのビットを
前記トレースメモリに格納し、オーバーフローが起こる
とどの飽和演算命令で発生したかを通知することを特徴
とする。
エミュレータは、飽和演算命令直後に飽和処理の有無の
判断と飽和処理の記憶に要する処理のオーバーヘッドを
不要とした演算装置を有する情報処理装置と、プロセッ
サからデバック装置に送出されるトレースデータを記憶
する記憶領域であるトレースメモリとを備えるインサー
キットエミュレータにおいて、前記情報処理装置でおこ
なわれる飽和演算命令を含むプログラムの実行中に、プ
ログラムの状態を示すビット群であるＰＳＷのビットを
前記トレースメモリに格納し、オーバーフローが起こる
とどの飽和演算命令で発生したかを通知することを特徴
とする。
【００１７】本発明の飽和演算処理方法は、飽和演算命
令直後に飽和処理の有無の判断と飽和処理の記憶に要す
る処理のオーバーヘッドを不要とした演算装置を有する
情報処理装置と、プロセッサからデバック装置に送出さ
れるトレースデータを記憶する記憶領域であるトレース
メモリとを備えるインサーキットエミュレータにおける
飽和演算処理方法であって、ａ）前記トレースメモリの
飽和演算処理フラグをリセットし、前記トレースメモリ
からオーバーフローフラグを読み込むステップと、ｂ）
ＳＡＴフラグがセットされているか否かを判断するステ
ップと、ｃ）判断の結果セットされていない場合、動作
を終了するステップと、ｄ）判断の結果セットされてい
る場合、オーバーフローのフラグの変化点の１つ前の飽
和演算命令の検出を判断するステップと、ｅ）判断の結
果検出されない場合ステップｄへ戻り、判断の結果検出
された場合ユーザへ通知し動作を終了するステップとを
含むことを特徴とする。
令直後に飽和処理の有無の判断と飽和処理の記憶に要す
る処理のオーバーヘッドを不要とした演算装置を有する
情報処理装置と、プロセッサからデバック装置に送出さ
れるトレースデータを記憶する記憶領域であるトレース
メモリとを備えるインサーキットエミュレータにおける
飽和演算処理方法であって、ａ）前記トレースメモリの
飽和演算処理フラグをリセットし、前記トレースメモリ
からオーバーフローフラグを読み込むステップと、ｂ）
ＳＡＴフラグがセットされているか否かを判断するステ
ップと、ｃ）判断の結果セットされていない場合、動作
を終了するステップと、ｄ）判断の結果セットされてい
る場合、オーバーフローのフラグの変化点の１つ前の飽
和演算命令の検出を判断するステップと、ｅ）判断の結
果検出されない場合ステップｄへ戻り、判断の結果検出
された場合ユーザへ通知し動作を終了するステップとを
含むことを特徴とする。
【００１８】さらに本発明のプログラムを記録した記録
媒体は、飽和演算命令直後に飽和処理の有無の判断と飽
和処理の記憶に要する処理のオーバーヘッドを不要とし
た演算装置を有する情報処理装置と、プロセッサからデ
バック装置に送出されるトレースデータを記憶する記憶
領域であるトレースメモリとを備えるインサーキットエ
ミュレータにおける飽和演算処理方法であって、ａ）前
記トレースメモリの飽和演算処理フラグをリセットし、
前記トレースメモリからオーバーフローフラグを読み込
むステップと、ｂ）ＳＡＴフラグがセットされているか
否かを判断するステップと、ｃ）判断の結果セットされ
ていない場合、動作を終了するステップと、ｄ）判断の
結果セットされている場合、オーバーフローのフラグの
変化点の１つ前の飽和演算命令の検出を判断するステッ
プと、ｅ）判断の結果検出されない場合ステップｄへ戻
り、判断の結果検出された場合ユーザへ通知し動作を終
了するステップとを含むことを特徴とする。
媒体は、飽和演算命令直後に飽和処理の有無の判断と飽
和処理の記憶に要する処理のオーバーヘッドを不要とし
た演算装置を有する情報処理装置と、プロセッサからデ
バック装置に送出されるトレースデータを記憶する記憶
領域であるトレースメモリとを備えるインサーキットエ
ミュレータにおける飽和演算処理方法であって、ａ）前
記トレースメモリの飽和演算処理フラグをリセットし、
前記トレースメモリからオーバーフローフラグを読み込
むステップと、ｂ）ＳＡＴフラグがセットされているか
否かを判断するステップと、ｃ）判断の結果セットされ
ていない場合、動作を終了するステップと、ｄ）判断の
結果セットされている場合、オーバーフローのフラグの
変化点の１つ前の飽和演算命令の検出を判断するステッ
プと、ｅ）判断の結果検出されない場合ステップｄへ戻
り、判断の結果検出された場合ユーザへ通知し動作を終
了するステップとを含むことを特徴とする。
【００１９】
【発明の実施の形態】本発明の実施例の構成を図１を参
照し詳細に説明する。図１は、本発明のインサーキット
エミュレーターの構成を表すブロック図である。図１に
示すように、飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置１０と、命令レジ
スタに入っているコマンドを読んで対象となるアドレス
を求め、命令を実行する基礎的な手続であるフェッチの
データの信号経路であるフェッチデータバス１２と、デ
ータなどをやり取りする信号経路であるデータバス１４
と、プロセッサからデバック装置に送出されるトレース
データを記憶する記憶領域であるトレースメモリ１６
と、トレースメモリ１６に書込む命令を命令フェッチの
タイミングで捕まえ、命令の実行タイミングに合わせて
トレースメモリ１６に出力する命令アライナ１８と、飽
和演算の結果のオーバーフローフラグをマイクロコンピ
ュータ外部に知らせるための信号を出力するＳＡＴ端子
２０と、情報処理装置１０のＰＳＷのＳＡＴの信号を受
信しＳＡＴ端子に出力するバッファ２２と、データバス
に備えられフェッチデータバスからのデータを入出力す
るデータバス端子２４とで構成される。さらにマイクロ
コンピュータの実行履歴を残すトレースメモリ１６は、
トレースＳＡＴ端子から入力されるＳＡＴ１ビット分を
記憶する領域を有する。
照し詳細に説明する。図１は、本発明のインサーキット
エミュレーターの構成を表すブロック図である。図１に
示すように、飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置１０と、命令レジ
スタに入っているコマンドを読んで対象となるアドレス
を求め、命令を実行する基礎的な手続であるフェッチの
データの信号経路であるフェッチデータバス１２と、デ
ータなどをやり取りする信号経路であるデータバス１４
と、プロセッサからデバック装置に送出されるトレース
データを記憶する記憶領域であるトレースメモリ１６
と、トレースメモリ１６に書込む命令を命令フェッチの
タイミングで捕まえ、命令の実行タイミングに合わせて
トレースメモリ１６に出力する命令アライナ１８と、飽
和演算の結果のオーバーフローフラグをマイクロコンピ
ュータ外部に知らせるための信号を出力するＳＡＴ端子
２０と、情報処理装置１０のＰＳＷのＳＡＴの信号を受
信しＳＡＴ端子に出力するバッファ２２と、データバス
に備えられフェッチデータバスからのデータを入出力す
るデータバス端子２４とで構成される。さらにマイクロ
コンピュータの実行履歴を残すトレースメモリ１６は、
トレースＳＡＴ端子から入力されるＳＡＴ１ビット分を
記憶する領域を有する。
【００２０】マイクロコンピュータ内部のキャリーやゼ
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）の
飽和演算オーバーフローフラグは、バッファ２２を介し
てＳＡＴ端子２０に出力される。これを直接トレースメ
モリ１６に書き込む。一度セットされたＳＡＴフラグ
は、ＳＡＴフラグをクリアする機能を有した命令が実行
された時にデータバスを介してクリアされる。クリアす
る命令かどうかは命令デコーダ２６によって判別され
る。前記のようにトレーサに記録された命令と飽和演算
オーバーフローフラグの関係付けはインサーキットエミ
ュレータのソフトウエアで行う。
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）の
飽和演算オーバーフローフラグは、バッファ２２を介し
てＳＡＴ端子２０に出力される。これを直接トレースメ
モリ１６に書き込む。一度セットされたＳＡＴフラグ
は、ＳＡＴフラグをクリアする機能を有した命令が実行
された時にデータバスを介してクリアされる。クリアす
る命令かどうかは命令デコーダ２６によって判別され
る。前記のようにトレーサに記録された命令と飽和演算
オーバーフローフラグの関係付けはインサーキットエミ
ュレータのソフトウエアで行う。
【００２１】次に、命令アライナから出力された命令実
行アドレスとオーバーフローフラグが、トレースメモリ
へ書込まれた時の例を図２を用いて説明する。図２は、
本発明のトレースメモリの書き込み例を表す図である。
図２に示すように飽和演算命令とオーバーフローフラグ
の関係は、実行した飽和演算命令の次の行にオーバーフ
ローフラグが残されるようになっている。これは実際に
飽和演算命令でフラグが立ったときには、次の命令をト
レースする準備をしている。つまり、アドレス０１０４
番地のＳＳＵＢ命令の実行でオーバーフローフラグが立
ったことになる。飽和演算命令実行タイミングと同じタ
イミングでオーバーフローフラグをトレーサに残すこと
も可能であるが、トレースメモリに書込むタイミングを
遅らせるための、ラッチをトレースメモリのｂｉｔ数用
意する必要がある。またオーバーフローフラグは、１度
セットされると次の命令が実行されてもセット状態が残
っていることがわかる。さらに、このプログラム例は、
アドレス０１１４番地，０１１８番地の命令でオーバー
フローしたかチェックしている。オーバーフローフラグ
がセットされてから、フラグセットを確認するまでに他
の飽和演算命令が実行されても、どの命令でオーバーフ
ローフラグが立ったか判別することが可能となってい
る。
行アドレスとオーバーフローフラグが、トレースメモリ
へ書込まれた時の例を図２を用いて説明する。図２は、
本発明のトレースメモリの書き込み例を表す図である。
図２に示すように飽和演算命令とオーバーフローフラグ
の関係は、実行した飽和演算命令の次の行にオーバーフ
ローフラグが残されるようになっている。これは実際に
飽和演算命令でフラグが立ったときには、次の命令をト
レースする準備をしている。つまり、アドレス０１０４
番地のＳＳＵＢ命令の実行でオーバーフローフラグが立
ったことになる。飽和演算命令実行タイミングと同じタ
イミングでオーバーフローフラグをトレーサに残すこと
も可能であるが、トレースメモリに書込むタイミングを
遅らせるための、ラッチをトレースメモリのｂｉｔ数用
意する必要がある。またオーバーフローフラグは、１度
セットされると次の命令が実行されてもセット状態が残
っていることがわかる。さらに、このプログラム例は、
アドレス０１１４番地，０１１８番地の命令でオーバー
フローしたかチェックしている。オーバーフローフラグ
がセットされてから、フラグセットを確認するまでに他
の飽和演算命令が実行されても、どの命令でオーバーフ
ローフラグが立ったか判別することが可能となってい
る。
【００２２】次に、本発明の実施例の動作を図３を参照
し詳細に説明する。図３は、本発明のソフトウエア処理
のフローチャートを表す図である。本実施例は、インサ
ーキットエミュレータのソフトウエアでの飽和演算命令
とオーバーフローフラグの関連付けについてである。図
３に示すようにソフトウエアは、デバッグ対象プログラ
ムを実行する前に、トレースメモリ１６のオーバーフロ
ーフラグをクリアする。デバッグ対象のプログラムが実
行されトレーサに実行履歴が残ると、ソフトウエアはト
レースメモリ１６のオーバーフローフラグを読み出し
（ステップＡ１）、ＰＳＷのＳＡＴビットが１になる変
化点があるか否かを判断する（ステップＡ２）。判断の
結果変化点がないときはトレースメモリ１６のオーバー
フローフラグをクリアし、動作を終了する。判断の結果
変化点を見つけると、見つけたトレースメモリ１６のＳ
ＡＴビットのポイントより１つ前に実行された命令コー
ドを読み出す（ステップＡ３）。ソフトウエアは、この
命令コードをデコードし飽和演算命令か判断し（ステッ
プＡ４）、判断の結果飽和演算命令でないときは、ステ
ップＡ３へ戻りさらに１つ前に実行された命令コードを
読み出し、飽和演算命令が出てくるまで繰り返す。判断
の結果飽和演算命令であるとオーバーフローを起した飽
和演算命令であることをユーザに通知する（ステップＡ
５）。トレースメモリ１６のオーバーフローフラグをク
リアし、動作を終了する。
し詳細に説明する。図３は、本発明のソフトウエア処理
のフローチャートを表す図である。本実施例は、インサ
ーキットエミュレータのソフトウエアでの飽和演算命令
とオーバーフローフラグの関連付けについてである。図
３に示すようにソフトウエアは、デバッグ対象プログラ
ムを実行する前に、トレースメモリ１６のオーバーフロ
ーフラグをクリアする。デバッグ対象のプログラムが実
行されトレーサに実行履歴が残ると、ソフトウエアはト
レースメモリ１６のオーバーフローフラグを読み出し
（ステップＡ１）、ＰＳＷのＳＡＴビットが１になる変
化点があるか否かを判断する（ステップＡ２）。判断の
結果変化点がないときはトレースメモリ１６のオーバー
フローフラグをクリアし、動作を終了する。判断の結果
変化点を見つけると、見つけたトレースメモリ１６のＳ
ＡＴビットのポイントより１つ前に実行された命令コー
ドを読み出す（ステップＡ３）。ソフトウエアは、この
命令コードをデコードし飽和演算命令か判断し（ステッ
プＡ４）、判断の結果飽和演算命令でないときは、ステ
ップＡ３へ戻りさらに１つ前に実行された命令コードを
読み出し、飽和演算命令が出てくるまで繰り返す。判断
の結果飽和演算命令であるとオーバーフローを起した飽
和演算命令であることをユーザに通知する（ステップＡ
５）。トレースメモリ１６のオーバーフローフラグをク
リアし、動作を終了する。
【００２３】次に、本発明の他の実施例を図４を参照し
詳細に説明する。図４は、本発明の他の実施例のソフト
ウエア処理のフローチャートを表す図である。本実施例
は、先に命令コードが飽和演算命令か判断し、オーバー
フローフラグが立っているか確認し対応付ける方法につ
いてである。はじめにソフトウエアは、トレースメモリ
１６上に飽和演算命令処理フラグを用意する。トレーサ
が止まって初めてトレースメモリ１６を読み出す前に、
用意された飽和演算命令処理フラグをリセットする（ス
テップＢ１）。命令実行アドレス、命令コードなどをト
レースメモリ１６から読み出す（ステップＢ２）。ステ
ップＢ１で飽和演算命令処理フラグがリセットされてい
るので、飽和演算命令かどうか命令デコードして判断す
る（ステップＢ３）。判断の結果飽和演算命令でないと
きステップＢ７へ進む。判断の結果飽和演算命令である
ときソフトウエアで飽和演算命令処理フラグをセットし
通常のトレース表示処理をおこなう（ステップＢ４）。
ステップＢ４で飽和演算命令処理フラグがセットされて
いるので、トレースメモリ１６のオーバーフローフラグ
がセットされているか判断する（ステップＢ５）。判断
の結果オーバーフローフラグがセットされていない場
合、ステップＢ７へ進む。判断の結果オーバーフローフ
ラグがセットされている場合、以前に処理した飽和演算
がオーバーフローを起しているので、以前に実行したオ
ーバーフローを起こした命令を検索し、オーバーフロー
を起こした命令を検出すると、オーバーフローを起した
飽和演算命令であることをユーザに通知する。その後、
次のトレース処理のため、前記処理フラグをリセットし
ておく（ステップＢ６）。トレースメモリ１６のトレー
サの実行履歴の表示を終了したかを判断し（ステップＢ
７）、判断の結果終了していない場合ステップＢ４へ戻
る。判断の結果終了していると動作を終了する。また、
命令コードが飽和演算命令であるかどうかは、通常飽和
演算命令コードのテーブルを用意しておき比較すること
で判断する。テーブルを用いることで飽和演算命令コー
ドが変更されたとき、命令が追加、削除された時にも、
迅速に対応可能となる。飽和実行した命令から飽和演算
命令を見つけ出し、その命令にオーバーフローの表示す
る。
詳細に説明する。図４は、本発明の他の実施例のソフト
ウエア処理のフローチャートを表す図である。本実施例
は、先に命令コードが飽和演算命令か判断し、オーバー
フローフラグが立っているか確認し対応付ける方法につ
いてである。はじめにソフトウエアは、トレースメモリ
１６上に飽和演算命令処理フラグを用意する。トレーサ
が止まって初めてトレースメモリ１６を読み出す前に、
用意された飽和演算命令処理フラグをリセットする（ス
テップＢ１）。命令実行アドレス、命令コードなどをト
レースメモリ１６から読み出す（ステップＢ２）。ステ
ップＢ１で飽和演算命令処理フラグがリセットされてい
るので、飽和演算命令かどうか命令デコードして判断す
る（ステップＢ３）。判断の結果飽和演算命令でないと
きステップＢ７へ進む。判断の結果飽和演算命令である
ときソフトウエアで飽和演算命令処理フラグをセットし
通常のトレース表示処理をおこなう（ステップＢ４）。
ステップＢ４で飽和演算命令処理フラグがセットされて
いるので、トレースメモリ１６のオーバーフローフラグ
がセットされているか判断する（ステップＢ５）。判断
の結果オーバーフローフラグがセットされていない場
合、ステップＢ７へ進む。判断の結果オーバーフローフ
ラグがセットされている場合、以前に処理した飽和演算
がオーバーフローを起しているので、以前に実行したオ
ーバーフローを起こした命令を検索し、オーバーフロー
を起こした命令を検出すると、オーバーフローを起した
飽和演算命令であることをユーザに通知する。その後、
次のトレース処理のため、前記処理フラグをリセットし
ておく（ステップＢ６）。トレースメモリ１６のトレー
サの実行履歴の表示を終了したかを判断し（ステップＢ
７）、判断の結果終了していない場合ステップＢ４へ戻
る。判断の結果終了していると動作を終了する。また、
命令コードが飽和演算命令であるかどうかは、通常飽和
演算命令コードのテーブルを用意しておき比較すること
で判断する。テーブルを用いることで飽和演算命令コー
ドが変更されたとき、命令が追加、削除された時にも、
迅速に対応可能となる。飽和実行した命令から飽和演算
命令を見つけ出し、その命令にオーバーフローの表示す
る。
【００２４】
【発明の効果】本発明のインサーキットエミュレータ
は、デバッグ対象のプログラムのオーバーフローフラ
グ、命令実行アドレスの値がトレーサに残っているの
で、見たいデータをもう一度見るためプログラムを再実
行する必要がなく、短時間でオーバーフローの原因を解
析することができる。またインサーキットエミュレータ
は、デバッグ対象のプログラムをブレークさせることな
く、トレーサでオーバーフローフラグ，命令実行アドレ
スを確認できるので、デバッグ対象のシステムを壊して
しまうことはない。さらにインサーキットエミュレータ
は、飽和演算により、飽和状態になった時のエラー処理
が、飽和演算命令の直後にはなく、エラー処理までに複
数の飽和演算命令が存在した場合でも、どの飽和演算命
令でオーバーフローが発生したか特定できることにな
る。さらにソフトウエアがオーバーフローフラグの変化
点をさかのぼり、飽和演算命令とオーバーフローフラグ
の関連付けをおこなうので、オーバーフローを起こした
原因の解析が簡単にできることになる。
は、デバッグ対象のプログラムのオーバーフローフラ
グ、命令実行アドレスの値がトレーサに残っているの
で、見たいデータをもう一度見るためプログラムを再実
行する必要がなく、短時間でオーバーフローの原因を解
析することができる。またインサーキットエミュレータ
は、デバッグ対象のプログラムをブレークさせることな
く、トレーサでオーバーフローフラグ，命令実行アドレ
スを確認できるので、デバッグ対象のシステムを壊して
しまうことはない。さらにインサーキットエミュレータ
は、飽和演算により、飽和状態になった時のエラー処理
が、飽和演算命令の直後にはなく、エラー処理までに複
数の飽和演算命令が存在した場合でも、どの飽和演算命
令でオーバーフローが発生したか特定できることにな
る。さらにソフトウエアがオーバーフローフラグの変化
点をさかのぼり、飽和演算命令とオーバーフローフラグ
の関連付けをおこなうので、オーバーフローを起こした
原因の解析が簡単にできることになる。
【図１】本発明のインサーキットエミュレーターの構成
を表すブロック図である。
を表すブロック図である。
【図２】本発明のトレースメモリの書き込み例を表す図
である。
である。
【図３】本発明のソフトウエア処理のフローチャートを
表す図である。
表す図である。
【図４】本発明の他の実施例のソフトウエア処理のフロ
ーチャートを表す図である。
ーチャートを表す図である。
【図５】従来のデバッグ制御装置の構成を表す図であ
る。
る。
【図６】従来の情報処理装置の構成を表す図である。
１０ 情報処理装置 １２ フェッチデータバス １４ データバス １６ トレースメモリ １８ 命令アライナ ２０ ＳＡＴ端子 ２２ バッファ ２４ データバス端子 ２６ 命令デコーダ ２８ サチュレーション検出回路 ３０ ＰＳＷ ３２ フラグ生成回路 ３４ 制御記憶 ３６ マイクロ命令レジスタ ３８ 演算装置 ４０ 例外処理レジスタ ４２ 例外比較レジスタ ４４ 一致検出回路 ４６ フリップフロップ ４８ サービスプロセッサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１０月８日（１９９９．１０．
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】このデバッグ制御装置は、カウンタがオー
バーフローするときにブレークが可能となるデバッグ制
御装置を提供した。上述のブレークを用いた装置に対し
て飽和演算処理によりプログラムを動作しながらオーバ
ーフローの変化点を検出する従来の情報処理装置の一例
が、特開平７−３３４３４６号公報に記載されている。
この公報に記載の情報処理装置を、図６を参照し詳細に
説明する。図６は、従来の情報処理装置の構成を表す図
である。図６に示すように、計算結果，引数，フラグま
たはその他のデータが入出力されるデータがデータバス
１４と、命令オペレーションコードを調べ解読するデコ
ーダである命令デコーダ２６と、コンパイルされたプロ
グラムを実行する演算器と、演算器からの状態信号を入
力し情報ＯＶと符号情報Ｓの論理値の組み合わせに応じ
オーバーフローまたはアンダーフローに対応して、セレ
クタに対して正または負の最大値をデータバスへ選択し
て出力するサチュレーション検出回路２８と、プログラ
ムの実行に関する情報で、演算による桁あふれの有無や
入力結果の状態を表す様々な情報を、それぞれフラグや
コードにして１語長にまとめ、決められたビットを参照
することによりシステムの状態を判断できる情報である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）３
０と、ＰＳＷなどのフラグやビットを発生するフラグ発
生回路３２とで構成される。
バーフローするときにブレークが可能となるデバッグ制
御装置を提供した。上述のブレークを用いた装置に対し
て飽和演算処理によりプログラムを動作しながらオーバ
ーフローの変化点を検出する従来の情報処理装置の一例
が、特開平７−３３４３４６号公報に記載されている。
この公報に記載の情報処理装置を、図６を参照し詳細に
説明する。図６は、従来の情報処理装置の構成を表す図
である。図６に示すように、計算結果，引数，フラグま
たはその他のデータが入出力されるデータがデータバス
１４と、命令オペレーションコードを調べ解読するデコ
ーダである命令デコーダ２６と、コンパイルされたプロ
グラムを実行する演算器と、演算器からの状態信号を入
力し情報ＯＶと符号情報Ｓの論理値の組み合わせに応じ
オーバーフローまたはアンダーフローに対応して、セレ
クタに対して正または負の最大値をデータバスへ選択し
て出力するサチュレーション検出回路２８と、プログラ
ムの実行に関する情報で、演算による桁あふれの有無や
入力結果の状態を表す様々な情報を、それぞれフラグや
コードにして１語長にまとめ、決められたビットを参照
することによりシステムの状態を判断できる情報である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）３
０と、ＰＳＷなどのフラグやビットを発生するフラグ発
生回路３２とで構成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】プログラムをデバッグする人は、このＰＳ
Ｗの飽和演算オーバーフローフラグをみて、オーバーフ
ロー演算が発生したことを知ることができる。このよう
に飽和演算オーバーフローフラグを持った情報処理装置
は、飽和演算オーバーフローフラグがセットされると特
別な処理を行わないとリセットされない構成になってい
る。これは各演算ごとに実行する必要があったエラー処
理判断を、一連の演算処理を実行した後、一度だけ行う
ことを可能とし、処理速度の向上を図るために用意され
ている。
Ｗの飽和演算オーバーフローフラグをみて、オーバーフ
ロー演算が発生したことを知ることができる。このよう
に飽和演算オーバーフローフラグを持った情報処理装置
は、飽和演算オーバーフローフラグがセットされると特
別な処理を行わないとリセットされない構成になってい
る。これは各演算ごとに実行する必要があったエラー処
理判断を、一連の演算処理を実行した後、一度だけ行う
ことを可能とし、処理速度の向上を図るために用意され
ている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】本発明の目的は、飽和演算端子を使うこと
でブレークを掛けずにプログラムを動かし続けながら、
オーバーフローフラグの変化点をさかのぼることで飽和
演算の異常結果の原因を解析することができるインサー
キットエミュレータおよび飽和演算処理方法を提供する
ことにある。
でブレークを掛けずにプログラムを動かし続けながら、
オーバーフローフラグの変化点をさかのぼることで飽和
演算の異常結果の原因を解析することができるインサー
キットエミュレータおよび飽和演算処理方法を提供する
ことにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】本発明の飽和演算処理方法は、飽和演算命
令直後に飽和処理の有無の判断と飽和処理の記憶に要す
る処理のオーバーヘッドを不要とした演算装置を有する
情報処理装置と、プロセッサからデバック装置に送出さ
れるトレースデータを記憶する記憶領域であるトレース
メモリとを備えるインサーキットエミュレータにおける
飽和演算処理方法であって、ａ）前記トレースメモリの
飽和演算処理フラグをリセットし、プログラムが実行さ
れ実行履歴が残ると、前記トレースメモリからオーバー
フローフラグを読み込むステップと、ｂ）前記トレース
メモリのオーバーフローフラグがセットされているか否
かを判断するステップと、ｃ）判断の結果セットされて
いない場合、動作を終了するステップと、ｄ）判断の結
果セットされている場合、オーバーフローのフラグの変
化点の１つ前の飽和演算命令の検出を判断するステップ
と、ｅ）判断の結果検出されない場合ステップｄへ戻
り、判断の結果検出された場合ユーザへ通知し動作を終
了するステップとを含むことを特徴とする。
令直後に飽和処理の有無の判断と飽和処理の記憶に要す
る処理のオーバーヘッドを不要とした演算装置を有する
情報処理装置と、プロセッサからデバック装置に送出さ
れるトレースデータを記憶する記憶領域であるトレース
メモリとを備えるインサーキットエミュレータにおける
飽和演算処理方法であって、ａ）前記トレースメモリの
飽和演算処理フラグをリセットし、プログラムが実行さ
れ実行履歴が残ると、前記トレースメモリからオーバー
フローフラグを読み込むステップと、ｂ）前記トレース
メモリのオーバーフローフラグがセットされているか否
かを判断するステップと、ｃ）判断の結果セットされて
いない場合、動作を終了するステップと、ｄ）判断の結
果セットされている場合、オーバーフローのフラグの変
化点の１つ前の飽和演算命令の検出を判断するステップ
と、ｅ）判断の結果検出されない場合ステップｄへ戻
り、判断の結果検出された場合ユーザへ通知し動作を終
了するステップとを含むことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】さらに本発明のプログラムを記録した記録
媒体は、飽和演算命令直後に飽和処理の有無の判断と飽
和処理の記憶に要する処理のオーバーヘッドを不要とし
た演算装置を有する情報処理装置と、プロセッサからデ
バック装置に送出されるトレースデータを記憶する記憶
領域であるトレースメモリとを備えるインサーキットエ
ミュレータにおける飽和演算処理方法であって、ａ）前
記トレースメモリのオーバーフローフラグをクリアし、
プログラムが実行されトレーサに実行履歴が残ると、前
記トレースメモリからオーバーフローフラグを読み込む
ステップと、ｂ）飽和演算のオーバーフローフラグの変
化点があるか否かを判断するステップと、ｃ）判断の結
果セットされていない場合、動作を終了するステップ
と、ｄ）判断の結果セットされている場合、オーバーフ
ローのフラグの変化点の１つ前の飽和演算命令の検出を
判断するステップと、ｅ）判断の結果検出されない場合
ステップｄへ戻り、判断の結果検出された場合ユーザへ
通知し動作を終了するステップとを含むことを特徴とす
る。
媒体は、飽和演算命令直後に飽和処理の有無の判断と飽
和処理の記憶に要する処理のオーバーヘッドを不要とし
た演算装置を有する情報処理装置と、プロセッサからデ
バック装置に送出されるトレースデータを記憶する記憶
領域であるトレースメモリとを備えるインサーキットエ
ミュレータにおける飽和演算処理方法であって、ａ）前
記トレースメモリのオーバーフローフラグをクリアし、
プログラムが実行されトレーサに実行履歴が残ると、前
記トレースメモリからオーバーフローフラグを読み込む
ステップと、ｂ）飽和演算のオーバーフローフラグの変
化点があるか否かを判断するステップと、ｃ）判断の結
果セットされていない場合、動作を終了するステップ
と、ｄ）判断の結果セットされている場合、オーバーフ
ローのフラグの変化点の１つ前の飽和演算命令の検出を
判断するステップと、ｅ）判断の結果検出されない場合
ステップｄへ戻り、判断の結果検出された場合ユーザへ
通知し動作を終了するステップとを含むことを特徴とす
る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】マイクロコンピュータ内部のキャリーやゼ
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）の
飽和演算オーバーフローフラグは、バッファ２２を介し
てＳＡＴ端子２０に出力される。これを直接トレースメ
モリ１６に書き込む。一度セットされた飽和演算オーバ
ーフローフラグ（ＳＡＴフラグ）は、飽和演算オーバー
フローフラグ（ＳＡＴフラグ）をクリアする機能を有し
た命令が実行された時にデータバスを介してクリアされ
る。クリアする命令かどうかは命令デコーダ２６によっ
て判別される。前記のようにトレーサに記録された命令
と飽和演算オーバーフローフラグの関係付けはインサー
キットエミュレータのソフトウエアで行う。
ロフラグなどのプログラムの状態を示すｂｉｔ群である
ＰＳＷ（ｐｒｏｇｒａｍ ｓｔａｔｕｓ ｗｏｒｄ）の
飽和演算オーバーフローフラグは、バッファ２２を介し
てＳＡＴ端子２０に出力される。これを直接トレースメ
モリ１６に書き込む。一度セットされた飽和演算オーバ
ーフローフラグ（ＳＡＴフラグ）は、飽和演算オーバー
フローフラグ（ＳＡＴフラグ）をクリアする機能を有し
た命令が実行された時にデータバスを介してクリアされ
る。クリアする命令かどうかは命令デコーダ２６によっ
て判別される。前記のようにトレーサに記録された命令
と飽和演算オーバーフローフラグの関係付けはインサー
キットエミュレータのソフトウエアで行う。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月２１日（２０００．１．２
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項５】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおいて、 前記情報処理装置でおこなわれる飽和演算命令を含むプ
ログラムの実行中に、プログラムの状態を示すビット群
であるＰＳＷのビットを前記トレースメモリに格納し、
オーバーフローが起こるとどの飽和演算命令で発生した
かを通知し、 命令レジスタに入っているコマンドを読んで対象となる
アドレスを求め、命令を実行する基礎的な手続であるフ
ェッチのデータの信号経路であるフェッチデータバス
と、 前記フェッチデータバスと接続され、前記トレースメモ
リに書込む命令を命令フェッチのタイミングで捕まえ、
命令の実行タイミングに合わせて前記トレースメモリに
出力する命令アライナと、 前記情報処理装置での飽和演算の結果のオーバーフロー
フラグを前記トレースメモリへ通知するための信号を出
力するＳＡＴ端子と、 前記情報処理装置の前記ＰＳＷの信号を受信し前記ＳＡ
Ｔ端子に出力するバッファと、 データバス上の端子で前記フェッチデータバスからのデ
ータを入出力するデータバス端子と、を備える ことを特
徴とするインサーキットエミュレータ。
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおいて、 前記情報処理装置でおこなわれる飽和演算命令を含むプ
ログラムの実行中に、プログラムの状態を示すビット群
であるＰＳＷのビットを前記トレースメモリに格納し、
オーバーフローが起こるとどの飽和演算命令で発生した
かを通知し、 命令レジスタに入っているコマンドを読んで対象となる
アドレスを求め、命令を実行する基礎的な手続であるフ
ェッチのデータの信号経路であるフェッチデータバス
と、 前記フェッチデータバスと接続され、前記トレースメモ
リに書込む命令を命令フェッチのタイミングで捕まえ、
命令の実行タイミングに合わせて前記トレースメモリに
出力する命令アライナと、 前記情報処理装置での飽和演算の結果のオーバーフロー
フラグを前記トレースメモリへ通知するための信号を出
力するＳＡＴ端子と、 前記情報処理装置の前記ＰＳＷの信号を受信し前記ＳＡ
Ｔ端子に出力するバッファと、 データバス上の端子で前記フェッチデータバスからのデ
ータを入出力するデータバス端子と、を備える ことを特
徴とするインサーキットエミュレータ。
【請求項６】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおいて、 前記情報処理装置でおこなわれる飽和演算命令を含むプ
ログラムの実行中に、プログラムの状態を示すビット群
であるＰＳＷのビットを前記トレースメモリに格納し、
オーバーフローが起こるとどの飽和演算命令で発生した
かを通知し、 命令レジスタに入っているコマンドを読んで対象となる
アドレスを求め、命令を実行する基礎的な手続であるフ
ェッチのデータの信号経路であるフェッチデータバス
と、 前記フェッチデータバスと接続され、前記トレースメモ
リに書込む命令を命令フェッチのタイミングで捕まえ、
命令の実行タイミングに合わせて前記トレースメモリに
出力する命令アライナと、 前記情報処理装置での飽和演算の結果のオーバーフロー
フラグを前記トレースメモリへ通知するための信号を出
力するＳＡＴ端子と、 前記情報処理装置の前記ＰＳＷの信号を受信し前記ＳＡ
Ｔ端子に出力するバッファと、 データバス上の端子で前記フェッチデータバスからのデ
ータを入出力するデータバス端子とを備え、 前記トレースメモリは、前記ＳＡＴ端子から出力される
前記オーバーフローフラグを格納する記憶領域をもち、
前記オーバーフローが発生すると前記記憶領域を解析す
ることにより前記オーバーフローの原因の解析を可能と
することを特徴とするインサーキットエミュレータ。
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおいて、 前記情報処理装置でおこなわれる飽和演算命令を含むプ
ログラムの実行中に、プログラムの状態を示すビット群
であるＰＳＷのビットを前記トレースメモリに格納し、
オーバーフローが起こるとどの飽和演算命令で発生した
かを通知し、 命令レジスタに入っているコマンドを読んで対象となる
アドレスを求め、命令を実行する基礎的な手続であるフ
ェッチのデータの信号経路であるフェッチデータバス
と、 前記フェッチデータバスと接続され、前記トレースメモ
リに書込む命令を命令フェッチのタイミングで捕まえ、
命令の実行タイミングに合わせて前記トレースメモリに
出力する命令アライナと、 前記情報処理装置での飽和演算の結果のオーバーフロー
フラグを前記トレースメモリへ通知するための信号を出
力するＳＡＴ端子と、 前記情報処理装置の前記ＰＳＷの信号を受信し前記ＳＡ
Ｔ端子に出力するバッファと、 データバス上の端子で前記フェッチデータバスからのデ
ータを入出力するデータバス端子とを備え、 前記トレースメモリは、前記ＳＡＴ端子から出力される
前記オーバーフローフラグを格納する記憶領域をもち、
前記オーバーフローが発生すると前記記憶領域を解析す
ることにより前記オーバーフローの原因の解析を可能と
することを特徴とするインサーキットエミュレータ。
【請求項７】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリのオーバーフローフラグをクリ
アし、プログラムが実行されトレーサに実行履歴が残る
と、前記トレースメモリからオーバーフローフラグを読
み込むステップと、 ｂ）飽和演算のオーバーフローフラグの変化点があるか
否かを判断するステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とする飽和演算処理方
法。
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリのオーバーフローフラグをクリ
アし、プログラムが実行されトレーサに実行履歴が残る
と、前記トレースメモリからオーバーフローフラグを読
み込むステップと、 ｂ）飽和演算のオーバーフローフラグの変化点があるか
否かを判断するステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とする飽和演算処理方
法。
【請求項８】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とする飽和演算処理方法。
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とする飽和演算処理方法。
【請求項９】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリの飽和演算処理フラグをリセッ
トし、前記トレースメモリからオーバーフローフラグを
読み込むステップと、 ｂ）前記トレースメモリのオーバーフローフラグがセッ
トされているか否かを判断するステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とするプログラムを記録
した記録媒体。
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリの飽和演算処理フラグをリセッ
トし、前記トレースメモリからオーバーフローフラグを
読み込むステップと、 ｂ）前記トレースメモリのオーバーフローフラグがセッ
トされているか否かを判断するステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とするプログラムを記録
した記録媒体。
【請求項１０】飽和演算命令直後に飽和処理の有無の判
断と飽和処理の記憶に要する処理のオーバーヘッドを不
要とした演算装置を有する情報処理装置と、プロセッサ
からデバック装置に送出されるトレースデータを記憶す
る記憶領域であるトレースメモリとを備えるインサーキ
ットエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とするプログラムを記録した記録媒
体。
断と飽和処理の記憶に要する処理のオーバーヘッドを不
要とした演算装置を有する情報処理装置と、プロセッサ
からデバック装置に送出されるトレースデータを記憶す
る記憶領域であるトレースメモリとを備えるインサーキ
ットエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とするプログラムを記録した記録媒
体。
Claims (7)
- 【請求項１】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおいて、 前記情報処理装置でおこなわれる飽和演算命令を含むプ
ログラムの実行中に、プログラムの状態を示すビット群
であるＰＳＷのビットを前記トレースメモリに格納し、
オーバーフローが起こるとどの飽和演算命令で発生した
かを通知することを特徴とするインサーキットエミュレ
ータ。 - 【請求項２】命令レジスタに入っているコマンドを読ん
で対象となるアドレスを求め、命令を実行する基礎的な
手続であるフェッチのデータの信号経路であるフェッチ
データバスと、 前記フェッチデータバスと接続され、前記トレースメモ
リに書込む命令を命令フェッチのタイミングで捕まえ、
命令の実行タイミングに合わせて前記トレースメモリに
出力する命令アライナと、 前記情報処理装置での飽和演算の結果のオーバーフロー
フラグを前記トレースメモリへ通知するための信号を出
力するＳＡＴ端子と、 前記情報処理装置の前記ＰＳＷの信号を受信し前記ＳＡ
Ｔ端子に出力するバッファと、 データバス上の端子で前記フェッチデータバスからのデ
ータを入出力するデータバス端子と、を備えることを特
徴とする請求項１記載のインサーキットエミュレータ。 - 【請求項３】前記トレースメモリは、前記ＳＡＴ端子か
ら出力される前記オーバーフローフラグを格納する記憶
領域をもち、前記オーバーフローが発生すると前記記憶
領域を解析することにより前記オーバーフローの原因の
解析を可能とすることを特徴とする請求項２記載の飽和
演算処理方法。 - 【請求項４】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリの飽和演算処理フラグをリセッ
トし、前記トレースメモリからオーバーフローフラグを
読み込むステップと、 ｂ）ＳＡＴフラグがセットされているか否かを判断する
ステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とする飽和演算処理方
法。 - 【請求項５】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とする飽和演算処理方法。 - 【請求項６】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）前記トレースメモリの飽和演算処理フラグをリセッ
トし、前記トレースメモリからオーバーフローフラグを
読み込むステップと、 ｂ）ＳＡＴフラグがセットされているか否かを判断する
ステップと、 ｃ）判断の結果セットされていない場合、動作を終了す
るステップと、 ｄ）判断の結果セットされている場合、オーバーフロー
のフラグの変化点の１つ前の飽和演算命令の検出を判断
するステップと、 ｅ）判断の結果検出されない場合ステップｄへ戻り、判
断の結果検出された場合ユーザへ通知し動作を終了する
ステップと、を含むことを特徴とするプログラムを記録
した記録媒体。 - 【請求項７】飽和演算命令直後に飽和処理の有無の判断
と飽和処理の記憶に要する処理のオーバーヘッドを不要
とした演算装置を有する情報処理装置と、プロセッサか
らデバック装置に送出されるトレースデータを記憶する
記憶領域であるトレースメモリとを備えるインサーキッ
トエミュレータにおける飽和演算処理方法であって、 ａ）飽和演算フラグをリセットするステップと、 ｂ）命令実行アドレス、命令コードなどを前記トレース
メモリから読み出ステップと、 ｃ）飽和演算命令か否か命令デコードして判断するステ
ップと、 ｄ）判断の結果飽和演算命令でないときステップｇへ進
み、判断の結果飽和演算命令であるとき飽和演算命令処
理フラグをセットし通常のトレース表示処理をおこなう
ステップと、 ｅ）トレースメモリのオーバーフローフラグがセットさ
れているか判断するステップと、 ｆ）判断の結果オーバーフローフラグがセットされてい
ない場合、ステップｈへ進むステップと、 ｇ）判断の結果オーバーフローフラグがセットされてい
る場合、以前に実行したオーバーフローを起こした命令
を検索し、オーバーフローを起こした命令を検出する
と、オーバーフローを起した飽和演算命令であることを
ユーザに通知し、次のトレース処理のため前記処理フラ
グをリセットするステップと、 ｈ）前記トレースメモリのトレーサの実行履歴の表示を
終了したか否かを判断するステップと、 ｉ）判断の結果終了していない場合ステップｃへ戻り、
判断の結果終了していると動作を終了するステップと、
を含むことを特徴とするプログラムを記録した記録媒
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350957A JP3068578B2 (ja) | 1998-12-10 | 1998-12-10 | インサーキットエミュレータおよび飽和演算処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350957A JP3068578B2 (ja) | 1998-12-10 | 1998-12-10 | インサーキットエミュレータおよび飽和演算処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000172523A true JP2000172523A (ja) | 2000-06-23 |
| JP3068578B2 JP3068578B2 (ja) | 2000-07-24 |
Family
ID=18414069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10350957A Expired - Fee Related JP3068578B2 (ja) | 1998-12-10 | 1998-12-10 | インサーキットエミュレータおよび飽和演算処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068578B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539578A (ja) * | 2007-09-14 | 2010-12-16 | エアバス オペレーションズ （エスアーエス） | 航空機搭載のシステムのオペレーション・ソフトウェアをデバッグする方法およびその方法を実施するためのデバイス |
-
1998
- 1998-12-10 JP JP10350957A patent/JP3068578B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539578A (ja) * | 2007-09-14 | 2010-12-16 | エアバス オペレーションズ （エスアーエス） | 航空機搭載のシステムのオペレーション・ソフトウェアをデバッグする方法およびその方法を実施するためのデバイス |
| US8650547B2 (en) | 2007-09-14 | 2014-02-11 | Airbus Operations Sas | Method for debugging operational software of a system onboard an aircraft and device for implementing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068578B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| KR20070109432A (ko) | 커널 인지 디버깅 장치 및 방법 | |
| US7376820B2 (en) | Information processing unit, and exception processing method for specific application-purpose operation instruction | |
| US20070226418A1 (en) | Processor and method for controlling processor | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
| JP2006323726A (ja) | モニタプログラムおよびリアルタイムトレースシステム | |
| JPH04145544A (ja) | デバッグ装置 | |
| JPH03113648A (ja) | プログラムデバツグ方式 | |
| JP3011115B2 (ja) | デバッグシステム | |
| JP2002116926A (ja) | プログラム処理装置およびプログラム処理方法 | |
| JPH0528002A (ja) | マイクロプロセツサ | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| JPH05224989A (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
| JPH06202907A (ja) | デバッグ支援装置 | |
| JP2005267349A (ja) | プロセッシングモジュールおよびその制御方法 | |
| JPS58169262A (ja) | 構造化プログラムの実行状態データ収集方法および構造化プログラム処理装置 | |
| JPH01145740A (ja) | マルチプロセス用エミユレータ | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH07248935A (ja) | 情報処理装置の試験方法，及び試験装置 | |
| JPH07319724A (ja) | エミュレーションｃｐｕ | |
| JPH03134742A (ja) | デバッグ装置 | |
| JPH01214942A (ja) | インサーキット・エミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |