JP2000165458A - 波形整形回路 - Google Patents

波形整形回路

Info

Publication number
JP2000165458A
JP2000165458A JP10335657A JP33565798A JP2000165458A JP 2000165458 A JP2000165458 A JP 2000165458A JP 10335657 A JP10335657 A JP 10335657A JP 33565798 A JP33565798 A JP 33565798A JP 2000165458 A JP2000165458 A JP 2000165458A
Authority
JP
Japan
Prior art keywords
pulse
circuit
waveform shaping
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10335657A
Other languages
English (en)
Inventor
Fumio Matsumura
文雄 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP10335657A priority Critical patent/JP2000165458A/ja
Publication of JP2000165458A publication Critical patent/JP2000165458A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】光インターフェース回路において、バースト・
パルス信号であっても波形整形を可能とする波形整形回
路を提供することを目的とする。 【解決手段】波形整形回路は、印加電圧により発振周波
数が制御される電圧制御発振器4と、双安定マルチバイ
ブレータのn段接続よりなる分周回路5と、AND回路
と単安定マルチバイブレータが従属接続された多相パル
ス発生器6と、前記多相パルス発生回路6の出力パルス
と入力信号パルスのANDをとり相関出力の一番大きい
相関出力パルスを出力する波形整形部7と、温度補償水
晶発振器8と、位相比較を行う比較器9とにより構成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光通信伝送システム
における光インターフェイス回路の波形整形回路に関
し、特にバースト・パルス信号の再生を可能とする波形
整形回路に関する。
【0002】
【従来の技術】図3は、従来の波形整形回路の基本構成
例を示す図である。同図は、弾性表面波フィルタ1と、
パルス変換回路2と、波形整形部3とにより構成し、弾
性表面波フィルタ1により入力信号パルスにふくまれる
キャリア周波数を抽出してパルス変換回路2によりパル
ス変換を行い、波形整形部3においてキャリア周波数パ
ルスと入力信号パルスのANDをとって出力信号パルス
とする。
【0003】
【発明が解決しようとする課題】しかしながら従来の波
形整形回路においては、信号のキャリア周波数をフィル
タにより抽出するため、光スターカプラを用いてひとつ
の光ファイバの信号を時分割で複数のユーザーに供給す
るパッシブ・ダブル・スター光伝送方式等で使用される
バースト・パルス信号に対しては、キャリア周波数の抽
出ができず波形整形も不可能である。本発明は、上述し
たような従来の波形整形回路の問題を解決するためにな
されたものであって、バースト・パルス信号であっても
波形整形を可能とする波形整形回路を提供することを目
的とする。
【0004】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る波形整形回路は以下の構成をとる。電圧
制御発振器より発生するパルス信号を多段分周回路によ
り分周し、該分周回路の最終段出力パルスと温度補償水
晶発振器より発生するパルス信号とを比較器により比較
して前記多段分周回路の最終段出力パルスの周波数が温
度補償水晶発振器の出力パルス周波数と等しくなるよう
前記電圧制御発振器の発振パルス周波数を安定化させる
回路を有し、かつ前記多段分周回路の各段の出力をAN
D回路と単安定マルチバイブレータの従属接続回路より
構成される多相パルス発生回路に入力して多相パルスを
発生させ、該多相パルスと入力信号パルスの相関をAN
D回路を用いてとり、該相関の一番大きい相関出力を出
力パルスとして出力する波形整形機能を有するよう構成
する。
【0005】
【発明の実施の形態】以下、添付図面に示した実施例に
より本発明の詳細を説明する。図1は本発明に係る波形
整形回路の基本構成例を示す図である。同図において波
形整形回路は、印加電圧により発振周波数が制御される
電圧制御発振器4と、n段からなる分周回路5と、多相
パルス発生回路6と、波形整形部7と、温度補償水晶発
振器8と、位相比較を行う比較器9とにより構成する。
同図の動作を説明すると、入力信号パルスの信号キャリ
ア周波数の2n倍(nは1以上の整数)の発振周波数を
持つ電圧制御発振器4の出力パルスがn段の双安定マル
チバイブレータからなる分周回路5に接続され、該分周
回路5の各段の出力パルスはAND回路と単安定マルチ
バイブレータよりなる従属接続回路により構成される多
相パルス発生回路6に出力されており、該多相パルス発
生回路6からは同じパルス幅で位相のみが異なる相似形
のn個のパルスが波形整形部7に供給される。波形整形
部7は入力信号パルスと前記多相パルス発生回路6の出
力パルスとのANDをとり相関出力の一番大きい相関出
力パルスを出力信号パルスとして出力する機能を有して
いる。
【0006】また図1おいては電圧制御発振器4の出力
パルス周波数を安定化するため、分周回路5の最終段出
力パルス周波数を入力信号パルスと同じ発振周波数を持
つ温度補償水晶発振器8の発振パルスとを比較器9によ
り比較して、該比較器9より前記温度補償水晶発振器8
の発振パルス周波数を一定にに保持する周波数制御電圧
を供給する回路を有している。図2は、本発明に係る分
周回路と多相パルス発振回路の基本構成例を示す図であ
り、分周回路を(a)に、多相パルス発生回路を(b)
に夫々示す。同図において、分周回路は、3個の双安定
マルチバイブレータ101、102、103とにより、
又、多相パルス発生回路は、8組の3入力のAND回路
201、202、203、204と単安定マルチバイブ
レータ301、302、303、304とにより構成す
る。
【0007】前記多相パルス発生回路を構成する単安定
マルチバイブレータ301、302、303、304の
パルス幅は温度補償水晶発振器の発振周波数の周期のほ
ぼ半分の値を持っている。したがってAND回路20
1、202、203、204よりトリガーパルスが発生
されると単安定マルチバイブレータ301、302、3
03、304からはAND回路201、202、20
3、204の入力端子の信号の組み合わせより発振位相
の異なる温度補償水晶発振器の発振周波数とほぼ等し
い、即ち、入力信号パルスのキャリア周波数にほぼ等し
い発振パルスを得ることができる。
【0008】本波形整形回路においては分周回路、AN
D回路と単安定マルチバブレータの従属接続回路および
波形整形部における電子部品に起因する信号処理遅延時
間が入力信号パルスのキャリア信号周期より十分小さい
周波数範囲では、バースト・パルス信号に対しても十分
な波形整形機能を有している。
【0009】
【発明の効果】以上説明したように本発明による波形整
形回路は、入力信号パルス周波数の2 n倍(nは1以上
の整数)の発振パルス周波数を持つ温度補償水晶発振器
により発振周波数を安定化された電圧制御発振器と、n
段の双安定マルチバイブレータからなる分周回路と、2
n組のAND回路と単安定マルチバイブレータの従属接
続回路とにより構成される多相パルス発生回路から位相
の異なる相似形のパルス信号をn個発生させ、波形整形
回路部において入力信号パルスとのANDをとることで
バースト・パルス信号の波形整形を可能ならしめ、光通
信システムの開発を行う上で大きな利点を有する。
【図面の簡単な説明】
【図1】本発明に係る波形整形回路の基本構成例を示す
図である。
【図2】本発明に係る分周回路と多相パルス発生回路の
基本構成例を示す図である。
【図3】従来の波形整形回路の基本構成例を示す図であ
る。
【符号の説明】
1・・弾性表面波フィルタ、 2・・パルス変換回
路、 3・・波形整形部、 4・・電圧制御発振
器、 5・・分周回路、 6・・多相パルス発生
器、 7・・波形整形部、 8・・温度補償水晶発
振器、 9・・比較器、 101、102、103
・・双安定マルチバイブレータ、 201、202、
203、204・・AND回路、 301、302、
303、304・・単安定マルチバイブレータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電圧制御発振器より発生するパルス信号を
    多段分周回路により分周し、該分周回路の最終段出力パ
    ルスと温度補償水晶発振器より発生するパルス信号とを
    比較器により比較して前記多段分周回路の最終段出力パ
    ルスの周波数が温度補償水晶発振器の出力パルス周波数
    と等しくなるよう前記電圧制御発振器の発振パルス周波
    数を安定化させる回路を有し、かつ前記多段分周回路の
    各段の出力をAND回路と単安定マルチバイブレータの
    従属接続回路より構成される多相パルス発生回路に入力
    して多相パルスを発生させ、該多相パルスと入力信号パ
    ルスの相関をAND回路を用いてとり、該相関の一番大
    きい相関出力を出力パルスとして出力する波形整形機能
    を有することを特徴とした波形整形回路。
JP10335657A 1998-11-26 1998-11-26 波形整形回路 Pending JP2000165458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10335657A JP2000165458A (ja) 1998-11-26 1998-11-26 波形整形回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10335657A JP2000165458A (ja) 1998-11-26 1998-11-26 波形整形回路

Publications (1)

Publication Number Publication Date
JP2000165458A true JP2000165458A (ja) 2000-06-16

Family

ID=18291062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10335657A Pending JP2000165458A (ja) 1998-11-26 1998-11-26 波形整形回路

Country Status (1)

Country Link
JP (1) JP2000165458A (ja)

Similar Documents

Publication Publication Date Title
KR100307990B1 (ko) 디지털 pll 회로 및 클록 생성 방법
EP0800276B1 (en) A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages
US6407606B1 (en) Clock generating apparatus
JP2000165905A (ja) クロック発生回路
US7188131B2 (en) Random number generator
US6538516B2 (en) System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal
JP2000165458A (ja) 波形整形回路
JPH11289224A (ja) 周波数シンセサイザ
JP3185768B2 (ja) 周波数比較器及びこれを用いたクロック抽出回路
JP2002057577A (ja) Pll周波数シンセサイザ
JP3147487B2 (ja) 同期信号発生装置
JPH07170584A (ja) クロック切替回路
JPH10270999A (ja) 半導体装置
KR0176626B1 (ko) Cmos 발진기
KR0142261B1 (ko) 디지탈 정현파 발생방법 및 그 회로
JPH08204558A (ja) Da変換装置
JP2000183729A (ja) クロック発生回路
JPH0590958A (ja) Pll回路
JPH09130235A (ja) ディジタルpll回路
JPH01269331A (ja) 速度変換回路
JP2001292119A (ja) タイミング抽出回路
JPH0983350A (ja) クロック発生装置
KR20000011957U (ko) 플립플롭을 이용한 분주기
JP2003324347A (ja) 信号発生装置
JP2000022533A (ja) 周波数シンセサイザ