JP2000164459A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JP2000164459A
JP2000164459A JP10222109A JP22210998A JP2000164459A JP 2000164459 A JP2000164459 A JP 2000164459A JP 10222109 A JP10222109 A JP 10222109A JP 22210998 A JP22210998 A JP 22210998A JP 2000164459 A JP2000164459 A JP 2000164459A
Authority
JP
Japan
Prior art keywords
green sheet
base film
conductor pattern
film
end connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10222109A
Other languages
English (en)
Inventor
Tetsuya Fukai
徹也 深井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soshin Electric Co Ltd
Original Assignee
Soshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co Ltd filed Critical Soshin Electric Co Ltd
Priority to JP10222109A priority Critical patent/JP2000164459A/ja
Publication of JP2000164459A publication Critical patent/JP2000164459A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】断線やショートを生じることのない導電体パタ
ーン、特に導電体パターン各層の端部接続部を所望の厚
みおよび線幅にかつ位置精度よく形成することができる
電子部品の製造方法を提供する。 【解決手段】ベースフィルム上にポジフォトレジスト膜
を積層、露光、現像して、凹部を形成し、ついで凹部に
導電性ペーストを充填して導電体パターンを形成し、つ
いでフォトレジスト膜を除去して、導電体パターンを凸
部としてベースフィルム上に形成し、ついでベースフィ
ルム上にセラミックのスラリを積層した後乾燥して、導
電体パターン20a、20bが埋め込まれたグリーンシ
ート40を形成し、さらにベースフィルムを剥離したグ
リーンシート40を積層、焼成して電子部品44を完成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、導電体パターンが
埋め込み形成されたグリーンシートを積層したグリーン
シート積層体を焼成してなる電子部品の製造方法に関す
る。
【0002】
【従来の技術】電子部品の小型化、薄型化の要請に応え
るべく、グリーンシート(セラミックシート)を用い、
該グリーンシート上に導電体パターンを形成して、これ
を積層することにより、グリーンシート積層体とした各
種受動素子の内蔵基板等の電子部品が製造されている。
また、このグリーンシート積層体に多数の半導体素子を
装着した耐熱性に優れる電子部品も製造されている。
【0003】このようなグリーンシート積層体からなる
電子部品の製造方法としては、例えば、誘電体、磁性
体、絶縁体等の各種セラミック粉末と有機バインダ、可
塑剤、有機溶剤等を混合してスラリを調製し、ドクター
ブレード法により、樹脂製のベースフィルム上に該スラ
リを塗布した後、乾燥し、ついで該ベースフィルムを剥
離してグリーンシートを形成する。
【0004】つぎに、上記したグリーンシートを所定の
寸法に分割(裁断)し、パンチで孔開けして、アライン
メントマークとなる基準孔部およびビアホール(スルー
ホール)を形成する。このビアホールに導電性ペースト
を充填して、積層後の導電体パターン各層の端部接続部
(ビア部)となる部位を形成する。さらに、このグリー
ンシートの表面に、印刷法により、導電体パターン(導
電性ペースト)を印刷する。印刷された導電体パターン
を乾燥した後、前記アラインメントマークを基準として
位置合わせしながら該グリーンシートを積層し、所定の
雰囲気および温度で焼成してグリーンシート積層体から
なる電子部品が完成する。
【0005】この場合、グリーンシートを1層ごとに分
割した後にこれらの分割したグリーンシートを積層する
前記した方法に代えて、グリーンシートを積層した後、
ダイシンソーにより凹状溝を形成し、あるいはハーフカ
ッタによりV状溝を形成することにより焼成後分割しや
すくする、いわゆる、ハーフカット処理を施した後、グ
リーンシート積層体の焼成品をハーフカット位置で分割
(チョコレートブレイク)する方法も用いられる。
【0006】
【発明が解決しようとする課題】このようにして形成さ
れる従来のグリーンシート積層体からなる電子部品は、
印刷法によりグリーンシート上に導電体パターンを形成
しているために、導電体パターンの線幅を数十μm以下
に形成することができず、またその位置精度もよくない
という問題がある。また、導電体パターンがグリーンシ
ート上に凸状に形成されているため、積層、圧着時に局
所が加圧され、焼成後のクラック発生やグリーンシート
表面の凹凸の原因となる。
【0007】また、グリーンシート上に導電体パターン
を形成する方法として上記した印刷法に代えて薄膜法を
用いる場合、その膜厚は大きくても10μmを超えるも
のを形成することができず、導電体の抵抗を小さくする
ことができないという問題がある。
【0008】また、グリーンシートの厚みが厚くかつあ
る程度柔らかいことから、上記した印刷法や薄膜法で導
電体パターンが形成されたグリーンシートを積層時に加
圧して導電体パターンをグリーンシートに埋め込む場
合、グリーンシートの厚みが相対的に薄いと加圧により
グリーンシートが変形してしまい導電体パターンの厚み
を吸収できず、導電体パターンとグリーンシートとの間
に隙間が生じ、めっき時に端子電極よりめっき液が浸入
して導電体パターンを浸食する不具合を生じることにな
る。
【0009】また、グリーンシートを積層する際、この
導電体パターンと接続されるビアホールが押圧力により
変形し、導電体パターン各層の端部接続部が潰れ、各層
の導電体パターン間で断線する問題がある。なお、この
ビアホールを形成する方法に代えて、グリーンシート用
のスラリと感光性導電性ペーストを交互に半分ずつ、印
刷、乾燥して積み重ねていく、いわゆる、印刷多層法も
用いられているが、この方法では、一層当たり半ターン
しかコイルを巻くことができないことから印刷回数が増
大し、また、導電性ペーストを印刷した後エッチング除
去するため不経済である。
【0010】また、導電性ペーストをグリーンシートに
印刷等して導電体パターンを形成する場合、導電性ペー
スト中の溶剤がグリーンシート中の樹脂を溶解し、グリ
ーンシートを積層、焼成する際の収縮により、導電体パ
ターンの位置精度を低下させる問題があり、さらにこの
場合、グリーンシートに発生したクラックに導電性ペー
ストが侵入し、電子部品使用時にショートする原因とな
ることがある。
【0011】本発明はこのような課題を考慮してなされ
たものであり、導電体パターンを所望の厚みおよび線幅
にかつ位置精度よく形成することができ、またグリーン
シート積層時の加圧による導電体パターンの変形を生じ
ることがなく、また導電体パターン各層の端部接続部を
確実に形成することができ、さらに導電性ペースト中の
溶剤がグリーンシート中の樹脂を溶解して生じる導電体
パターンの変形や電子部品のショートの問題を生じるこ
とがない電子部品の製造方法を提供することを目的とす
る。
【0012】
【課題を解決するための手段】本発明に係る電子部品の
製造方法は、導電体パターンが埋め込み形成されたグリ
ーンシートを積層したグリーンシート積層体を焼成して
なる電子部品の製造方法であって、ベースフィルム上に
フォトレジスト膜を積層し、前記フォトレジスト膜を露
光、現像して、凹部を前記ベースフィルム上に形成し、
前記凹部に導電性ペーストを充填した後、前記フォトレ
ジスト膜を除去して、前記導電体パターンを凸部として
前記ベースフィルム上に形成し、前記ベースフィルム上
にセラミックのスラリを積層した後乾燥して、前記導電
体パターンが埋め込まれたグリーンシートを形成し、前
記グリーンシートから前記ベースフィルムを剥離するこ
とを特徴とする。
【0013】これにより、導電体パターンを所望の厚み
および線幅にかつ位置精度よく形成することができるこ
とから、電子部品の小型化を図ることができる。また、
グリーンシート積層時の加圧の際に導電体パターンの変
形がないことから、断線、ショート等の問題を生じるこ
とがない。さらに導電性ペースト中の溶剤がグリーンシ
ート中の樹脂を溶解して生じる導電体パターンの変形や
電子部品のショートの問題を生じることがない。なお、
導電体パターンの線幅の広い、所謂、ハイパワー品(大
型部品)にも本発明を好適に適用できる。
【0014】また、本発明に係る電子部品の製造方法
は、ベースフィルム上に第1のフォトレジスト膜を積層
し、前記第1のフォトレジスト膜を露光、現像して、第
1の凹部を前記ベースフィルム上に形成し、前記第1の
凹部に導電性ペーストを充填して、導電体パターンを形
成し、前記ベースフィルム上に第2のフォトレジスト膜
を積層し、前記第2のフォトレジスト膜を露光、現像し
て、前記導電体パターンの一部の上に前記第1の凹部よ
り寸法の小さい第2の凹部を形成し、前記第2の凹部に
導電性ペーストを充填して、グリーンシート積層体の導
電体パターン各層の端部接続部を形成し、前記第1およ
び第2のフォトレジスト膜を除去して、前記端部接続部
が一部に積層された前記導電体パターンを凸部としてベ
ースフィルム上に形成し、前記ベースフィルム上に前記
端部接続部の頂部が露出する厚みにセラミックのスラリ
を積層した後乾燥して、前記導電体パターンおよび端部
接続部をグリーンシートに埋め込み形成し、前記グリー
ンシートから前記ベースフィルムを剥離することを特徴
とする。
【0015】これにより、上記した本発明の効果を好適
に発揮することができる。また、導電体パターン各層の
端部接続部を確実に形成することができることから、ビ
アホール形成工程を省略することができる。さらに、グ
リーンシート積層時に導電体パターンの端部接続部(ビ
ア部)が変形して潰れることがなく、したがって、グリ
ーンシート各層の導電体パターン間で断線することがな
い。
【0016】また、本発明に係る電子部品の製造方法
は、上記した端部接続部が導電体パターン上に積層され
た前記グリーンシートを前記ベースフィルム上に形成す
る工程と、新たなベースフィルム上に第3のフォトレジ
スト膜を積層し、前記第3のフォトレジスト膜を露光、
現像して、第3の凹部を前記新たなベースフィルム上に
形成し、前記第3の凹部に導電性ペーストを充填して、
新たな端部接続部を形成し、前記第3のフォトレジスト
膜の残部を露光、現像して、該第3のフォトレジスト膜
の一部および前記新たな端部接続部を第3の凸部として
前記新たなベースフィルム上に形成し、前記新たなベー
スフィルム上に前記第3の凸部の頂部が露出する厚みに
セラミックのスラリを積層した後乾燥して、前記新たな
端部接続部および前記第3のフォトレジスト膜の一部を
第1のグリーンシート層に埋め込み形成し、前記新たな
ベースフィルム上に第4のフォトレジスト膜を積層し、
前記第4のフォトレジスト膜を露光、現像して、前記新
たな端部接続部上に前記第3の凹部よりも寸法の大きい
第4の凹部を形成し、前記第4の凹部に導電性ペースト
を充填して、新たな導電体パターンを形成し、前記第4
のフォトレジスト膜の残部を露光、現像して、該第4の
フォトレジスト膜の一部および前記新たな導電体パター
ンを第4の凸部として前記新たなベースフィルム上に形
成し、前記新たなベースフィルム上に前記第4の凸部の
頂部が露出する厚みにセラミックのスラリを積層した後
乾燥して、前記新たな導電体パターンおよび前記第4の
フォトレジスト膜の一部を第2のグリーンシート層に埋
め込み形成して、前記新たな導電体パターンが新たな端
部接続部上に形成されたグリーンシートを形成する工程
と、前記2つのグリーンシート面同士を圧着した後、そ
れぞれのベースフィルムを剥離する工程と、を有するこ
とを特徴とする。
【0017】グリーンシートを積層する際、端部接続部
同士を接続すると位置ずれを生じることがあることか
ら、好適には、導電体パターンと端部接続部とを交互に
重ねることにより、グリーンシート各層の導電体パター
ンの端部が接続される。このとき、上記した同一の製造
方法で導電体パターン上に端部接続部が形成されたグリ
ーンシートを積層するためには、予め一方のグリーンシ
ートのベースフィルムを剥離する必要がある。しかしな
がら、グリーンシート1層の厚みが薄くて剛性が低いと
ベースフィルムを剥離した後のグリーンシートの形状を
保持しつつ積層作業を行うことは困難である。この問題
を避けるために、グリーンシート各層の製造方法を変え
て、1つのグリーンシートについては端部接続部上に導
電体パターンを形成し、前記した導電体パターン上に端
部接続部が形成されたグリーンシートとグリーンシート
面同士を合わせて圧着した後それぞれのベースフィルム
を剥離する方法が考えられるが、いわゆるリフトオフに
より、端部接続部上に導電体パターンを形成することは
実質的に不可能である。これに対して、本発明の製造方
法によれば、1つのグリーンシートについては端部接続
部上に導電体パターンを確実に形成することができて好
適である。
【0018】また、本発明に係る電子部品の製造方法に
おいて、セラミックのスラリを積層する前に予め前記導
電体パターンを予め乾燥すると、導電性ペースト中の溶
剤がグリーンシート中の樹脂を溶解して生じる導電体パ
ターンの変形や電子部品のショートの問題を生じること
がなく、一層好適である。
【0019】なお、本発明に係る電子部品の製造方法に
おいて、グリーンシートに導電体パターンとともに所望
の孔部を形成することができる。
【0020】
【発明の実施の形態】以下、本発明に係る電子部品の製
造方法の好適な実施の形態例を図1A〜図19を参照し
ながら説明する。
【0021】まず、本実施の形態の第1の例に係る電子
部品の製造方法について、図1A〜図4を参照して、以
下に説明する。
【0022】外形寸法として、例えば、幅および長さが
約300mm、厚みが約300μmのPET(ポリエチ
レンテレフタレート)等のベースフィルム10を準備
し、図示しない基準孔部を設ける。図1Aに示すよう
に、暗室中で、このベースフィルム10上の全面に、感
光性アクリル樹脂およびエチルセルソルブ、トルエン、
酢酸エチル等の溶剤からなるからなるフォトレジスト液
(東京応化工業株式会社製「PMER−N」)を塗布、
乾燥して、厚みが約25μmの第1のポジフォトレジス
ト膜12を形成する。この場合、ベースフィルム10に
代えて、マイラーテープあるいはPETテープ上にレジ
スト膜が既に形成されている、いわゆる、ドライフィル
ムを用いてもよい。このようなドライフィルムは、例え
ば、25μm、38μm、50μmの各厚みのものが市
販されている。
【0023】ついで、図1Bに示すように、前記ベース
フィルム10上に、前記基準孔部を基準として、マスク
14を重ね、200〜300mJ/cm2 の光量を露
光、現像して、第1の凹部16a〜16cを形成する。
【0024】ついで、図1Cに示すように、マスク18
を重ねて前記第1の凹部16a〜16cに導電性ペース
トを充填して、導電体パターン20a、20b、導電体
層22を形成する。ここで、導電性ペーストは、Agの
粉末約90重量%にガラスフリット約10重量%および
有機ビークル、溶剤を配合して調製したものを用いる。
またAgに代えて、AgPd、AgPt、Cu、Pt、
Ni等を用いてもよい。
【0025】前記導電体パターン20aは、例えば、引
き回し配線パターンとなる細線部であって、その線幅が
約50μmおよび厚みが約25μmであり、印刷法によ
りグリーンシート上に直接導電体パターンを形成する方
法に比べて線幅が狭く精密に形成され、また薄膜法に比
べて厚肉とされており、所望の線幅と厚みが得られる。
【0026】ついで、図2Aに示すように、第1のポジ
フォトレジスト膜12の場合と同様の方法で、前記ベー
スフィルム10上に厚みが約20μmの第2のポジフォ
トレジスト膜24を形成し、マスク26を重ね、該レジ
スト膜24を露光、現像して、前記第1の凹部16bよ
りも寸法の小さい第2の凹部28aと前記第1の凹部1
6cと寸法の等しい第2の凹部28bとをそれぞれの位
置に形成する。
【0027】ついで、図2Bに示すように、前記導電体
パターン20a、20b、導電体層22の場合と同様の
条件で、マスク30を重ねて前記第2の凹部28a、2
8bに導電性ペーストを充填して、前記導電体パターン
20b上にグリーンシート各層の導電体パターン間の端
部接続部32を形成し、また、前記導電体層22上に導
電体層34を形成する。
【0028】ここで、前記第2の凹部28a、28bに
導電性ペーストを充填する方法に代えて、導電性ペース
ト材料に含まれる金属を用いて無電解めっき処理をして
もよい。このとき、前記フォトレジスト膜24の表面に
めっきが付着した場合は、研磨して除去する。なお、前
記導電体パターン20b、導電体層22の表面を活性化
させておき前記第2の凹部28a、28bのみ選択的に
めっきを行えば、研磨の必要はない。また、これらの方
法に代えて、Ag等の粉末、ガラスフリット、およびエ
チルセルロース等の有機物の粉末の混合物をスキージま
たはローラで摺り切り充填した後、バインダをスプレイ
して固定させる方法を用いてもよい。この段階、あるい
は遅くとも後述するスラリを積層する前に、導電性ペー
スト(導電体パターン20a、20b、端部接続部32
および導電体層22、34)を風乾後、約100℃の温
度で約10分間乾燥して、導電性ペースト中の溶剤を蒸
発させる。これにより、有機物がAg等の粉末およびガ
ラスフリットを固定し、スラリ塗布が可能となり、スラ
リを積層した際に、グリーンシートが溶剤によりアタッ
クされることがなく、また、導電性ペーストの有機ビー
クルとスラリの有機バインダの溶剤とが互いの溶剤と相
溶化して、スラリが流れてしまう不都合もない。
【0029】ついで、図3Aに示すように、前記ベース
フィルム10上の前記基準孔部を基準として、マスク3
6を重ね、前記第1および第2のポジフォトレジスト膜
12、24を露光、現像することにより、前記導電体パ
ターン20a、端部接続部32が積層された導電体パタ
ーン20bおよび導電体層22、34と、残存レジスト
部38とを前記ベースフィルム10上に凸部として形成
する。前記残存レジスト部38は、例えば、直径が約2
mmの円柱状であり、グリーンシート積層時の基準穴用
として、ベースフィルム10の外周に設ける。ここで、
前記残存レジスト部38を形成する方法に代えて、前記
第2の凹部28a、28bを形成する段階(図2A参
照)で該残存レジスト部38に対応する位置に凹部を形
成し、該凹部に低融点ワックス等を充填する方法を用い
てもよい。
【0030】ついで、図3Bに示すように、前記ベース
フィルム10上に前記端部接続部32、導電体層34、
残存レジスト部38の各頂部が露出する程度の厚みにな
るように該頂部以外の箇所にスクリーン印刷法でセラミ
ックのスラリを積層し、乾燥した後、前記ベースフィル
ム10を剥離することにより、前記導電体パターン20
a、端部接続部32が積層された導電体パターン20
b、導電体層22、34、および前記残存レジスト部3
8をグリーンシート40に埋め込み形成する。ここで、
グリーンシート40から前記ベースフィルム10を剥離
する際には、互いに湾曲させながら行うため、該グリー
ンシート40およびベースフィルム10には可撓性をも
たせておく。なお、グリーンシート40を大量生産する
場合には、テープ状のPET等のベースフィルム上にド
クターブレード法で連続的にスラリを塗布することもで
きる。また、これらの方法に代えてカーテンコート法等
を用いてもよい。スラリの積層は、未露光の残存レジス
トがある場合は、暗室中で行う。
【0031】ここでスラリは、シリカ(SiO2 )、ア
ルミナ(Al2 3 )等からなるセラミック粉末、ポリ
ブチルブチラール(PVB)等からなる有機バインダ、
可塑剤、有機溶剤等を混合して調製したものを用いる。
また、これに代えて、チタン酸バリウム(BaTi
3 )等の誘電体材料、フェライト(Fe2 3 )等の
磁性体材料、絶縁体材料、酸化ルテニウム(RuO2
等の抵抗体材料、バリスタ、サーミスタ等の酸化物半導
体材料およびこれらの混合物からなる材料から適宜選択
して用いてもよい。
【0032】なお、例えば、前記グリーンシート40の
厚みが薄い場合は、前記ベースフィルム10の剥離をこ
の段階で行うことなく、後述する該グリーンシート40
を積層する段階(図4参照)で該グリーンシート40の
グリーンシート面同士を圧着した後に該ベースフィルム
10を剥離すると、該グリーンシート40が変形等する
ことがなくて好適である。
【0033】ついで、図3Cに示すように、約3%の水
酸化ナトリウム液等の剥離液をスプレイして前記残存レ
ジスト部38を除去して、前記グリーンシート40に貫
通孔部42を形成する。なお、この段階で前記残存レジ
スト部38を除去せずに、該残存レジスト部38が埋め
込み形成された前記グリーンシート40を積層、圧着し
た後、グリーンシート積層体の該残存レジスト部38を
まとめて除去すると、積層、圧着時の前記貫通孔部42
が変形することを一層確実に防止できる。
【0034】そして、図4に示すように、上記の方法に
より形成されたグリーンシート40を積層し、約80℃
の温度で予熱して圧着した後、焼成炉に入れ、常温から
約600℃の温度まで30〜40℃/時間の割合で昇温
し、その温度で1時間保持して脱バインダさせた後、7
0〜80℃/時間の割合で約920℃まで昇温し、その
温度で2時間保持して焼成(焼結)することにより、第
1の本実施の形態例に係る電子部品44が完成する。こ
こで、導電性ペースト材料として、AgPd、AgP
t、Pt等の貴金属を用いる場合は酸化雰囲気で焼成
し、Cu、Ni等の卑金属を用いる場合は還元雰囲気で
焼成する。なお、焼成後、グリーンシート40の積層体
の最上層にポリイミド等の樹脂層を形成し、その上にI
C等の部品を搭載すると好適である。この部品を搭載す
るための電極を設ける場合は、約850℃まで約1時間
昇温し、10分保持して焼成する。
【0035】上記本実施の形態の第1の例に係る電子部
品44は、所望の厚みおよび線幅の導電体パターンが位
置精度よく形成されていることから、該電子部品44の
小型化が図られている。また、導電体パターンおよび導
電体パターン各層の端部接続部の変形による断線、ショ
ート等の問題を生じることがない。
【0036】つぎに、本実施の形態の第2の例に係る電
子部品の製造方法について、図5A〜図9Bを参照し
て、以下に説明する。
【0037】予め、前記した本実施の形態の第1の例に
係る電子部品の製造方法により製造した前記グリーンシ
ート40を準備する。但し、導電体パターン20b上に
端部接続部32が積層されたこのグリーンシート40
は、前記ベースフィルム10を剥離する前のものである
(図3Aから図3Bに移行する段階でベースフィルム1
0を剥離しない)。ついで、以下の方法により、前記グ
リーンシート40とは反対に端部接続部上に導電体パタ
ーンが積層されたグリーンシートを製造する。
【0038】まず、図5Aに示すように、前記した本実
施の形態の第1の例と同じ条件で、ベースフィルム20
0上にフォトレジストを塗布、乾燥して、第3のポジフ
ォトレジスト膜202を形成する。
【0039】ついで、図5Bに示すように、前記ベース
フィルム200上にマスク204を重ね、露光、現像し
て、第3の凹部206を形成する。
【0040】ついで、図5Cに示すように、前記ベース
フィルム200上にマスク208を重ねて、前記した本
実施の形態の第1の例と同じ条件で、前記第3の凹部2
06に導電性ペーストを充填して、端部接続部210を
形成する。
【0041】ついで、図6Aに示すように、前記ベース
フィルム200上にマスク212を重ねて、前記第3の
ポジフォトレジスト膜202の残部を露光、現像して、
前記端部接続部210および残存レジスト部213を第
3の凸部として形成する。
【0042】ついで、図6Bに示すように、前記した本
実施の形態の第1の例と同じ条件で、前記ベースフィル
ム200上に前記第3の凸部の頂部が露出する厚みにな
るようにセラミックのスラリを積層した後乾燥して、前
記端部接続部210および残存レジスト部213が埋め
込まれた第1のグリーンシート層214を形成する。
【0043】ついで、図6Cに示すように、前記第3の
ポジフォトレジスト膜202と同じ条件で、前記ベース
フィルム200上にフォトレジストを塗布して、第4の
ポジフォトレジスト膜216を形成する。
【0044】ついで、図7Aに示すように、前記ベース
フィルム200上にマスク218を重ねて、前記第4の
ポジフォトレジスト膜216を露光、現像して、前記端
部接続部210上に前記第3の凹部206よりも寸法の
大きい第4の凹部220を形成するとともに、他の部位
にも第4の凹部222を形成する。
【0045】ついで、図7Bに示すように、前記端部接
続部210と同じ条件で、マスク224を重ねて、前記
第4の凹部220、222に導電性ペーストを充填し
て、導電体パターン226、228を形成する。
【0046】ついで、図7Cに示すように、マスク23
0を重ねて、前記第4のポジフォトレジスト膜216の
残部を露光、現像して、残存レジスト部229および前
記導電体パターン226、228を第4の凸部としてベ
ースフィルム200上に形成する。ここで、前記第1の
グリーンシート層214を形成することなく前記第3の
ポジフォトレジスト膜202を残した場合、第3および
第4のポジフォトレジスト膜202、216を露光、現
像する際、いわゆるリフトオフにより、前記導電体パタ
ーン226のうち前記端部接続部210よりはみ出した
部分が除去されてしまい、良好な導電体パターン226
を形成することができない。
【0047】ついで、図8Aに示すように、前記第1の
グリーンシート層214と同じ条件で、前記ベースフィ
ルム200上に前記第4の凸部の頂部が露出する厚みに
なるようにセラミックのスラリを積層した後乾燥して、
前記導電体パターン226、228および残存レジスト
部229が埋め込まれた第2のグリーンシート層232
が形成される。
【0048】さらに、図8Bに示すように、マスク23
4を重ね、約3%の水酸化ナトリウム液等の剥離液をス
プレイして前記残存レジスト部213、229を溶出さ
せて、貫通孔部236を形成する。なお、この段階で前
記残存レジスト部213、229を溶出させる代わり
に、後工程で前記第2のグリーンシート層232を積
層、圧着した後にまとめて溶出させてもよく、また、焼
成時に焼失させてもよい。この結果、前記導電体パター
ン226が前記端部接続部210上に形成され、さら
に、前記導電体パターン228および前記貫通孔部23
6が形成されたグリーンシート238が完成する。な
お、ポジレジストを用いる上記の方法に代えてネガレジ
ストを用いる場合は、導電体パターンの形成やスラリの
塗布は暗室外で行うことができる。
【0049】その後、図9Aに示すように、前記グリー
ンシート238および前記した本実施の形態の第1の例
に係る電子部品の製造方法により製造した前記グリーン
シート40のグリーンシート面同士を圧着した後、図9
Bに示すように、それぞれのベースフィルム10、20
0を剥離して、グリーンシート238の導電体パターン
226にグリーンシート40の端部接続部32が接続さ
れた積層グリーンシートが形成され、所望の積層を繰り
返して本実施の形態の第2の例に係る電子部品242が
完成する。
【0050】上記本実施の形態の第2の例に係る電子部
品242は、ベースフィルム10、200を予め剥離す
ることなくグリーンシート面同士を圧着して前記グリー
ンシート238の導電体パターン226に前記グリーン
シート40の端部接続部32が接続され、各グリーンシ
ート40、238が薄膜であってもこれらグリーンシー
ト40、238が変形等することがない。
【0051】上記本実施の形態の第1または第2の例に
係る電子部品の製造方法を用いて製造した第1および第
2の実施例である電子部品を図10および図11に示
す。
【0052】図10に示す電子部品46は、グリーンシ
ート48を、例えば、6層積層して形成されており、各
グリーンシート48には、導電体パターン(内層導体)
50と、他の導電体パターン50との端部接続部(ビア
導体)52とが設けられている。前記電子部品46の下
部には、前記端部接続部52に接続して配線基板を実装
するための厚膜導体54が設けられ、一方、上部には、
同じく端部接続部52に接続して厚膜導体54が設けら
れるとともに、保護体56に被覆された抵抗体58が厚
膜導体54に接続して設けられている。
【0053】また、図11に示す電子部品60は、グリ
ーンシート62を、例えば、6層積層して形成されてお
り、上層になるにつれて該グリーンシート62が短尺化
されることによって該電子部品60の中央部に段差のあ
る凹部64が形成されている。前記電子部品60は、図
10の電子部品46の場合と同様に導電体パターン6
6、端部接続部68、厚膜導体70が設けられるととも
に、前記凹部64にはIC部品72が設けられ、該IC
部品72はワイヤボンディングにより設けられた細線7
4によって導電体パターン66に接続されている。な
お、図示しないが、前記電子部品60の内層には、焼結
温度または収縮率が同等の絶縁材(ε<10)、誘電材
(ε>20)、磁性材、抵抗材、酸化物半導体材料等が
立体的、平面的あるいは両者を組み合わせた形態で一体
的に設けられている。
【0054】つぎに、本実施の形態の第1の変形例に係
る電子部品の製造方法として、前記した本実施の形態の
第1または第2の例の方法を用いてグリーンシート積層
体の内部にシールド壁を形成する方法について、図12
を参照して、以下に説明する。
【0055】図12に示すように、本実施の形態の第1
の変形例に係る電子部品76は、グリーンシート積層体
の各グリーンシート78に導電体パターン80およびグ
リーンシート78各層の導電体パターン80の端部接続
部82とが形成されている。さらに、前記導電体パター
ン80と同一の材料を用いたシールド壁84が、該導電
体パターン80を囲う形で電子部品76の内部に上下に
貫通して形成されている。このシールド壁84は、前記
本実施の形態例における前記導電体層34に対応するも
のであり、導電性ペーストあるいはグリーンシートと同
時に焼成することが可能なフェライト等の磁性体ペース
トを用いてグリーンシート78の各層の同一の位置にグ
リーンシート78を貫通するシールド壁84に対応する
部位を形成した後、グリーンシート78を積層すること
により形成される。
【0056】電子部品76の周辺に発生する電磁波は、
前記シールド壁84によって遮断されて導電体パターン
80側へ侵入することがなく、熱となって吸収される
か、図示しない接地電極を介して該電子部品76の外部
へ放出される。また、これとは逆に、電子部品76の内
部に発生する電磁波は外部に放出されることがない。
【0057】上記した本実施の形態の第1の変形例に係
る電子部品76には、該電子部品76の内部に簡便な方
法により正確にシールド壁84が形成されている。ここ
で、シールド壁84は、特定部分をシールドするため
に、グリーンシート78の特定の層のみに設けてもよ
い。
【0058】つぎに、本実施の形態の第2の変形例に係
る電子部品の製造方法として、前記した本実施の形態例
の方法を用いてグリーンシート各層の導電体パターンの
端子を接続する接続端子を設ける方法について、図13
〜図15を参照して、以下に説明する。
【0059】まず、図13に示すように、グリーンシー
ト積層体86は、四隅に大径の貫通孔部88が形成さ
れ、また、図示しない導電体パターンの所定の単位ごと
にその四辺に小径の貫通孔部90が形成されている。前
記貫通孔部88、90は、前記した本実施の形態例の前
記貫通孔部42に対応するものであり、同一の位置に孔
部が形成されたグリーンシート各層を積層することによ
り設けられる。ここで、前記貫通孔部88は、グリーン
シート各層を積層する際に位置決めするためのアライン
メントマークであり、図示しないベース台の四隅に立設
されたピンに該孔部が挿通されるようにしてグリーンシ
ートが積層される。
【0060】ついで、図示しないダイシングソー、カッ
タ等の切断装置により、前記グリーンシート積層体86
を導電体パターンの所定の単位ごとに分割する。図14
に示すように、分割後のグリーンシート積層体86aの
周囲8箇所には、該グリーンシート積層体86aの全層
を貫通する前記小径の貫通孔部90が半円状に分割され
て溝部92a〜92hが形成されている。前記グリーン
シート積層体86aの溝部92a〜92hに図示しない
接続端子を設けて、電子部品が完成する。なお、前記小
径の貫通孔部90は、全貫通孔ではなく、一方の端子面
側の所定の層のみを貫通する半貫通孔とすることもでき
る(図15中、96e、96fはこのように形成された
半貫通孔に端子を設けた例を示す)。この場合、端子の
形成された上面と対向する下面は接続端子のない部品搭
載面となる。
【0061】図14に示すグリーンシート積層体86a
に接続端子を設けた一例として、図15に示す電子部品
100は、端子電極94a〜94fを設け、該端子電極
94a〜94fおよび図示しないグリーンシート各層の
導電体パターンの端子を接続する接続端子96a〜96
hを前記溝部92a〜92hの位置に設けた後焼成し、
さらに、グリーンシート積層体86a上に電子部品素子
98a、98bを設けることにより、該電子部品100
が完成する。なお、この場合、前記端子電極94a〜9
4fおよび接続端子96a〜96hをグリーンシート積
層体86を形成した時点で設け、その後焼成することに
より、焼成作業を二度行う煩雑さを避けることができ
る。また、ここで、前記溝部92a〜92hに対応す
る、図13中の前記貫通孔部90(すなわち、前記貫通
孔部42に対応)をグリーンシート各層に形成する際
に、導電性ペーストを、該貫通孔部42の内壁に塗布し
ておけば半円筒状の前記接続端子96a〜96hとする
ことができ、あるいは、貫通孔部42に充填しておけ
ば、半円柱状の前記接続端子96a〜96hとすること
ができる。この場合、グリーンシート積層体86aの上
下面、特に、下面に前記端子電極94a〜94fを印
刷、焼成等するのみでよく、電子部品100の製造工程
が簡略化される。
【0062】上記した本実施の形態の第2の変形例に係
る電子部品100は、前記溝部92a〜92hが簡略な
方法で正確に設けられていることから、前記接続端子9
6a〜96hを容易に取り付けることができる。
【0063】つぎに、本実施の形態の第3の変形例に係
る電子部品の製造方法として、前記した本実施の形態例
の方法を用いてハーフカット処理工程における貫通孔部
または溝部に相当する部位をグリーシートの1層毎に形
成する第1および第2の実施例について、図16、図1
7を参照して、以下に説明する。
【0064】図16に示すように、第1の実施例の電子
部品(グリーンシート積層体焼成品)102は、該電子
部品102を図示しない導電体パターンの所定の単位ご
とに容易に分割できるようにするために、該電子部品1
02の各グリーンシート104に複数の長尺な貫通孔部
106が形成されている。前記長尺な貫通孔部106
は、前記本実施の形態例の前記貫通孔部42に対応する
ものであり、各グリーンシート104の同一の位置に該
グリーンシート104を貫通する孔部が形成された後、
グリーンシート104を積層して設けられる。このと
き、前記貫通孔部106の内壁には、図14に示した半
円状または半角状の前記溝部92a〜92hに相当する
溝をそれぞれ所定の層に所定数形成し、この箇所に接続
端子を対称位置に配列してもよい。図示しない切断装置
により、前記電子部品102の前記貫通孔部106の延
長線上で交差するグリーンシート104の十字状の箇所
を切断することにより、該電子部品102を所定の単位
に分割し、その後所定の単位毎に(個片)焼成する。こ
こで、グリーンシート積層体を分割する前に焼成しても
よい。このとき、第2の実施例として、図17に示すよ
うに、電子部品(グリーンシート積層体焼成品)108
の、例えば、最下層のグリーンシート110aには孔部
を設けることなく、該グリーンシート110a以外の各
層110bにのみ十字状の孔部を形成したものを積層、
圧着して、十字状の溝部112を設け、各層110bの
連続する箇所およびグリーンシート110aの対応する
箇所のみを切断して焼成した後、所定の単位毎に(個
片)分割してもよい。また、最下層に代えて任意の中間
層のグリーンシートに孔部を設けない方法であってもよ
い。なお、前記したグリーンシート積層体焼成品102
を分割する方法に代えて、前記貫通孔部106を形成し
たグリーンシート104の各層を導電体パターンの所定
の単位ごとに分割した後、該グリーンシート104を積
層する方法を用いることもできる。
【0065】上記した本実施の形態の第3の変形例に係
る電子部品102、108は、任意の箇所に自在かつ簡
便に形成された導電体パターンを所定の単位ごとに分割
するための貫通孔部106または溝部112a〜112
cを利用して、正確かつ容易に分割して形成される。
【0066】つぎに、本実施の形態の第4の変形例に係
る電子部品の製造方法として、アラインメントマークを
形成する方法について、図18A〜図19を参照して以
下に説明する。
【0067】図18A〜図19は、前記した本実施の形
態例の方法の図1A〜図2Aの工程に対応するものであ
り、まず、図18Aに示すように、ベースフィルム11
4にフォトレジストを塗布して約10μmの厚みの第1
のポジフォトレジスト膜116を形成し、ついで、図1
8Bに示すように、該ベースフィルム114上に、マス
ク118を重ね、露光して、第1の凹部120a、12
0b、121を該ベースフィルム114上に形成し、つ
いで、図18Cに示すように、マスク122を重ねて該
第1の凹部120a、120bに導電性ペーストを充填
して、導電体パターン124a、124bを形成すると
ともに、前記第1の凹部121をアラインメントマーク
126とする。ついで、図9Aに示す第1のポジフォト
レジスト膜116の場合と同様の方法で、前記ベースフ
ィルム114上に約20μmの厚みの第2のポジフォト
レジスト膜128を形成し、前記アラインメントマーク
126を基準としてマスク130を位置決めして重ね、
該レジスト膜128を露光して、第2の凹部132を形
成する。ここで、前記ポジフォトレジスト膜116の色
とベースフィルム114の色のコントラストを大きくし
てアラインメントマーク126を容易に視認できるよう
にしておく。
【0068】上記した本実施の形態の第4の変形例に係
る電子部品は、ポジフォトレジスト膜を複数回重ねて形
成してフォトリソグラフ処理する場合に、マスクの位置
決めを簡略でかつ精度よく行われていることから、導電
体パターンが位置精度よく形成されている。
【0069】なお、上記した各本実施の形態例にかかわ
らず、本発明の電子部品の製造方法は、L、C、Rの単
体またはこれらの複合品、フィルター、ハイブリッドI
C、MCM(マルチチップモジュール)等の電子部品を
はじめとして、各種複合部品に適用できる。
【0070】
【発明の効果】以上説明したように、本発明に係る電子
部品の製造方法によれば、導電体パターンが埋め込み形
成されたグリーンシートを積層したグリーンシート積層
体を焼成してなる電子部品の製造方法であって、ベース
フィルム上にフォトレジスト膜を積層し、前記フォトレ
ジスト膜を露光、現像して、凹部を前記ベースフィルム
上に形成し、前記凹部に導電性ペーストを充填した後、
前記フォトレジスト膜を除去して、前記導電体パターン
を凸部として前記ベースフィルム上に形成し、前記ベー
スフィルム上にセラミックのスラリを積層した後乾燥し
て、前記導電体パターンが埋め込まれたグリーンシート
を形成し、前記グリーンシートから前記ベースフィルム
を剥離する。
【0071】このため、電子部品の小型化を図ることが
できる。また、導電体パターンの変形やショートのおそ
れがない。
【0072】また、本発明に係る電子部品の製造方法に
よれば、ベースフィルム上に第1のフォトレジスト膜を
積層し、前記第1のフォトレジスト膜を露光、現像し
て、第1の凹部を前記ベースフィルム上に形成し、前記
第1の凹部に導電性ペーストを充填して、導電体パター
ンを形成し、前記ベースフィルム上に第2のフォトレジ
スト膜を積層し、前記第2のフォトレジスト膜を露光、
現像して、前記導電体パターンの一部の上に前記第1の
凹部よりも寸法の小さい第2の凹部を形成し、前記第2
の凹部に導電性ペーストを充填して、グリーンシート積
層体の導電体パターン各層の端部接続部を形成し、前記
第1および第2のフォトレジスト膜を除去して、前記端
部接続部が一部に積層された前記導電体パターンを凸部
としてベースフィルム上に形成し、前記ベースフィルム
上に前記端部接続部の頂部が露出する厚みにセラミック
のスラリを積層した後乾燥して、前記導電体パターンお
よび端部接続部をグリーンシートに埋め込み形成し、前
記グリーンシートから前記ベースフィルムを剥離する。
【0073】このため、上記した本発明の効果を好適に
発揮することができる。また、ビアホール形成工程が省
略され、さらに、グリーンシート各層の導電体パターン
間で断線することがない。
【0074】また、本発明に係る電子部品の製造方法に
よれば、前記端部接続部が導電体パターン上に積層され
た前記グリーンシートを前記ベースフィルム上に形成す
る工程と、新たなベースフィルム上に第3のフォトレジ
スト膜を積層し、前記第3のフォトレジスト膜を露光、
現像して、第3の凹部を前記新たなベースフィルム上に
形成し、前記第3の凹部に導電性ペーストを充填して、
新たな端部接続部を形成し、前記第3のフォトレジスト
膜の残部を露光、現像して、該第3のフォトレジスト膜
の一部および前記新たな端部接続部を第3の凸部として
前記新たなベースフィルム上に形成し、前記新たなベー
スフィルム上に前記第3の凸部の頂部が露出する厚みに
セラミックのスラリを積層した後乾燥して、前記新たな
端部接続部および前記第3のフォトレジスト膜の一部を
第1のグリーンシート層に埋め込み形成し、前記新たな
ベースフィルム上に第4のフォトレジスト膜を積層し、
前記第4のフォトレジスト膜を露光、現像して、前記新
たな端部接続部上に前記第3の凹部よりも寸法の大きい
第4の凹部を形成し、前記第4の凹部に導電性ペースト
を充填して、新たな導電体パターンを形成し、前記第4
のフォトレジスト膜の残部を露光、現像して、該第4の
フォトレジスト膜の一部および前記新たな導電体パター
ンを第4の凸部として前記新たなベースフィルム上に形
成し、前記新たなベースフィルム上に前記第4の凸部の
頂部が露出する厚みにセラミックのスラリを積層した後
乾燥して、前記新たな導電体パターンおよび前記第4の
フォトレジスト膜の一部を第2のグリーンシート層に埋
め込み形成して、前記新たな導電体パターンが新たな端
部接続部上に形成されたグリーンシートを形成する工程
と、前記2つのグリーンシート面同士を圧着した後、そ
れぞれのベースフィルムを剥離する工程とを有する。こ
のため、グリーンシートが薄層であっても、該グリーン
シートの変形等を生じることなく、1つのグリーンシー
トの端部接続部および他の1つのグリーンシートの導電
体パターンを確実に接続することができる。
【0075】また、本発明に係る電子部品の製造方法に
おいて、セラミックのスラリを積層する前に予め前記導
電体パターンを乾燥することにより、導電体パターンの
変形やショートの問題がより確実に解消される。
【図面の簡単な説明】
【図1】図1Aは本実施の形態の第1の例に係る電子部
品の製造方法を説明するための概略工程図のうち、ベー
スフィルムにフォトレジストを塗布する工程を示す図で
あり、図1Bは図1Aにひきつづき、ポジフォトレジス
ト膜を露光、現像する工程を示す図であり、図1Cは図
1Bにひきつづき、導電性ペーストを充填する工程を示
す図である。
【図2】図2Aは図1Cにひきつづき、フォトレジスト
を塗布した後、露光する工程を示す図であり、図2Bは
図2Aにひきつづき、導電性ペーストを充填する工程を
示す図である。
【図3】図3Aは図2Bにひきつづき、ポジフォトレジ
スト膜を現像する工程を示す図であり、図3Bは図3A
にひきつづき、スラリを塗布、乾燥した後、ベースフィ
ルムを剥離する工程を示す図であり、図3Cは図3Bに
ひきつづき、固化レジスト部を除去し、グリーンシート
を完成する工程を示す図である。
【図4】図3Cにひきつづき、グリーンシートを積層、
焼成してグリーンシート積層体を完成する工程を示す図
である。
【図5】図5Aは本実施の形態の第2の例に係る電子部
品の製造方法を説明するための概略工程図のうち、ベー
スフィルムにフォトレジストを塗布する工程を示す図で
あり、図5Bは図5Aにひきつづき、ポジフォトレジス
ト膜を露光、現像する工程を示す図であり、図5Cは図
5Bにひきつづき、導電性ペーストを充填する工程を示
す図である。
【図6】図6Aは図5Cにひきつづき、ポジフォトレジ
スト膜を露光、現像する工程を示す図であり、図6Bは
図6Aにひきつづき、スラリを塗布、乾燥してグリーン
シート層を形成する工程を示す図であり、図6Cは図6
Bにひきつづき、ベースフィルムにフォトレジストを塗
布する工程を示す図である。
【図7】図7Aは図6Cにひきつづき、ポジフォトレジ
スト膜を露光、現像する工程を示す図であり、図7Bは
図7Aにひきつづき、導電性ペーストを充填する工程を
示す図であり、図7Cは図7Bにひきつづき、ポジフォ
トレジスト膜を露光、現像する工程を示す図である。
【図8】図8Aは図7Cにひきつづき、スラリを塗布、
乾燥してグリーンシート層を形成する工程を示す図であ
り、図8Bは図8Aにひきつづき、ポジフォトレジスト
膜を露光、現像する工程を示す図である。
【図9】図9Aは図8Bのグリーンシートおよび図6の
グリーンシート(但し、ベースフィルム付き)のグリー
ンシート面同士を圧着する工程を示す図であり、図9B
は各グリーンシートのベースフィルムを剥離してグリー
ンシート積層品を完成する工程を示す図である。
【図10】本実施の形態例の方法により製造した第1の
実施例の電子部品を示す図である。
【図11】本実施の形態例の方法により製造した第2の
実施例の電子部品を示す図である。
【図12】本実施の形態の第1の変形例に係る電子部品
であるシールド壁が内部に形成されたグリーンシート積
層体の断面図である。
【図13】本実施の形態の第2の変形例に係る電子部品
の製造方法を説明するための概略工程図のうち、準備し
たグリーンシート積層体の斜視図である。
【図14】図13にひきつづき、グリーンシート積層体
を分割して形成した1つのグリーンシート積層体を示す
斜視図である。
【図15】グリーンシート積層体に電子部品素子および
接続端子が設けられた電子部品の斜視図である。
【図16】本実施の形態の第3の変形例に係る電子部品
の製造方法により、ハーフカット処理工程における貫通
孔部に相当する部位が形成された第1の実施例のグリー
シート積層体の部分斜視図である。
【図17】本実施の形態の第3の変形例に係る電子部品
の製造方法により、ハーフカット処理工程における貫通
孔部に相当する部位が形成された第2の実施例のグリー
シート積層体の部分斜視図である。
【図18】図18Aは本実施の形態の第4の変形例に係
るグリーンシート積層体からなる電子部品の製造方法を
説明するための一部省略した工程図のうち、ベースフィ
ルムにフォトレジストを塗布する工程を示す図であり、
図18Bは図18Aにひきつづき、フォトレジスト膜を
露光する工程を示す図であり、図18Cは図18Bにひ
きつづき、導電性ペーストを充填して、アラインメント
マークを形成する工程を示す図である。
【図19】図18Cにひきつづき、フォトレジストを塗
布した後露光するに際し、アラインメントマークを基準
としてマスクの位置決めを行う工程を示す図である。
【符号の説明】
10、114、200…ベースフィルム 12、24、116、128、202、216…レジス
ト膜 16a〜16c、28a、28b、64、112a〜1
12c、120a、120b、121、132、20
6、220、222…凹部 20a、20b、50、66、80、124a、124
b、226、228…導電体パターン 22、34…導電体層 32、52、68、82、210…端部接続部 38、213、229…残存レジスト部 40、48、62、78、104、110a、238…
グリーンシート 42、88、90、106、236…貫通孔部 44、46、60、76、100、102、108…電
子部品 54、70…厚膜導体 56…保護体 58…抵抗体 72…IC部品 84…シールド壁 86、86a、…
グリーンシート積層体 92a〜92h…溝部 94a〜94f…
端子電極 96a〜96h…接続端子 98a、98b…
電子部品素子 126…アラインメントマーク 214…グリーン
シート層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AC04 AC05 AD04 AD05 AF03 AF06 AH01 AJ01 AJ03 AZ01 5E082 AB03 BC36 BC38 CC01 DD01 DD07 DD11 EE04 EE13 EE23 EE35 FF05 FG06 FG26 FG46 FG54 GG10 GG28 JJ02 JJ03 JJ05 JJ15 JJ23 KK01 LL02 MM21

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】導電体パターンが埋め込み形成されたグリ
    ーンシートを積層したグリーンシート積層体を焼成して
    なる電子部品の製造方法であって、 ベースフィルム上にフォトレジスト膜を積層し、 前記フォトレジスト膜を露光、現像して、凹部を前記ベ
    ースフィルム上に形成し、 前記凹部に導電性ペーストを充填した後、前記フォトレ
    ジスト膜を除去して、前記導電体パターンを凸部として
    前記ベースフィルム上に形成し、 前記ベースフィルム上にセラミックのスラリを積層した
    後乾燥して、前記導電体パターンが埋め込まれたグリー
    ンシートを形成し、 前記グリーンシートから前記ベースフィルムを剥離する
    ことを特徴とする電子部品の製造方法。
  2. 【請求項2】請求項1記載の電子部品の製造方法におい
    て、 ベースフィルム上に第1のフォトレジスト膜を積層し、 前記第1のフォトレジスト膜を露光、現像して、第1の
    凹部を前記ベースフィルム上に形成し、 前記第1の凹部に導電性ペーストを充填して、導電体パ
    ターンを形成し、 前記ベースフィルム上に第2のフォトレジスト膜を積層
    し、 前記第2のフォトレジスト膜を露光、現像して、前記導
    電体パターンの一部の上に前記第1の凹部よりも寸法の
    小さい第2の凹部を形成し、 前記第2の凹部に導電性ペーストを充填して、グリーン
    シート積層体の導電体パターン各層の端部接続部を形成
    し、 前記第1および第2のフォトレジスト膜を除去して、前
    記端部接続部が一部に積層された前記導電体パターンを
    凸部としてベースフィルム上に形成し、 前記ベースフィルム上に前記端部接続部の頂部が露出す
    る厚みにセラミックのスラリを積層した後乾燥して、前
    記導電体パターンおよび端部接続部をグリーンシートに
    埋め込み形成し、 前記グリーンシートから前記ベースフィルムを剥離する
    ことを特徴とする電子部品の製造方法。
  3. 【請求項3】請求項2記載の電子部品の製造方法におい
    て、 前記端部接続部が導電体パターン上に積層された前記グ
    リーンシートを前記ベースフィルム上に形成する工程
    と、 新たなベースフィルム上に第3のフォトレジスト膜を積
    層し、 前記第3のフォトレジスト膜を露光、現像して、第3の
    凹部を前記新たなベースフィルム上に形成し、 前記第3の凹部に導電性ペーストを充填して、新たな端
    部接続部を形成し、 前記第3のフォトレジスト膜の残部を露光、現像して、
    該第3のフォトレジスト膜の一部および前記新たな端部
    接続部を第3の凸部として前記新たなベースフィルム上
    に形成し、 前記新たなベースフィルム上に前記第3の凸部の頂部が
    露出する厚みにセラミックのスラリを積層した後乾燥し
    て、前記新たな端部接続部および前記第3のフォトレジ
    スト膜の一部を第1のグリーンシート層に埋め込み形成
    し、 前記新たなベースフィルム上に第4のフォトレジスト膜
    を積層し、 前記第4のフォトレジスト膜を露光、現像して、前記新
    たな端部接続部上に前記第3の凹部よりも寸法の大きい
    第4の凹部を形成し、 前記第4の凹部に導電性ペーストを充填して、新たな導
    電体パターンを形成し、 前記第4のフォトレジスト膜の残部を露光、現像して、
    該第4のフォトレジスト膜の一部および前記新たな導電
    体パターンを第4の凸部として前記新たなベースフィル
    ム上に形成し、 前記新たなベースフィルム上に前記第4の凸部の頂部が
    露出する厚みにセラミックのスラリを積層した後乾燥し
    て、前記新たな導電体パターンおよび前記第4のフォト
    レジスト膜の一部を第2のグリーンシート層に埋め込み
    形成して、前記新たな導電体パターンが新たな端部接続
    部上に形成されたグリーンシートを形成する工程と、 前記2つのグリーンシート面同士を圧着した後、それぞ
    れのベースフィルムを剥離する工程と、 を有することを特徴とする電子部品の製造方法。
  4. 【請求項4】請求項1〜3のいずれか1項に記載の電子
    部品の製造方法において、 セラミックのスラリを積層する前に予め前記導電体パタ
    ーンを乾燥することを特徴とする電子部品の製造方法。
JP10222109A 1998-08-05 1998-08-05 電子部品の製造方法 Pending JP2000164459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10222109A JP2000164459A (ja) 1998-08-05 1998-08-05 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10222109A JP2000164459A (ja) 1998-08-05 1998-08-05 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2000164459A true JP2000164459A (ja) 2000-06-16

Family

ID=16777294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10222109A Pending JP2000164459A (ja) 1998-08-05 1998-08-05 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2000164459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319691A (ja) * 2003-04-15 2004-11-11 Tdk Corp 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
WO2006033402A1 (ja) * 2004-09-24 2006-03-30 Nihon University セラミック電子部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319691A (ja) * 2003-04-15 2004-11-11 Tdk Corp 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP4577479B2 (ja) * 2003-04-15 2010-11-10 Tdk株式会社 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
WO2006033402A1 (ja) * 2004-09-24 2006-03-30 Nihon University セラミック電子部品の製造方法
US7743493B2 (en) 2004-09-24 2010-06-29 Nihon University Method for manufacturing a ceramic electronic component
KR101120991B1 (ko) * 2004-09-24 2012-03-13 니혼 유니버서티 세라믹 전자부품의 제조방법

Similar Documents

Publication Publication Date Title
EP0824301A2 (en) Printed circuit board, IC card, and manufacturing method thereof
JP2008211257A (ja) 集積型可融リンクを有するプリント回路板アセンブリ
JP2001189541A (ja) 電気回路の形成方法
JP5707710B2 (ja) 積層型チップ部品
JP3236782B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2004031833A (ja) 電子部品
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JP2002198654A (ja) 電気素子内蔵配線基板およびその製造方法
JP2004140285A (ja) 基板内蔵用チップ形抵抗器
JP2000164459A (ja) 電子部品の製造方法
JP2000277916A (ja) 基板および分割基板
JP2000164457A (ja) 電子部品の製造方法
JP2000323838A (ja) 多層基板の製造方法
JP2000323839A (ja) 多層基板の製造方法
JP3495203B2 (ja) 回路基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2000164458A (ja) 電子部品の製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JP2003078103A (ja) 回路基板
JPH06176965A (ja) チップ電子部品の製造方法
JP2002141646A (ja) 回路基板
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品