JP2000151462A

JP2000151462A - マルチレートのスペクトラム拡散通信用受信装置、及びビット拡張回路

Info

Publication number: JP2000151462A
Application number: JP32393098A
Authority: JP
Inventors: Satoshi Nakamura; 中村　　聡; Morihiko Minowa; 守彦箕輪; Norio Kubo; 徳郎久保; Noriyuki Kawaguchi; 紀幸川口; Hajime Hamada; 一浜田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-11-13
Filing date: 1998-11-13
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】マルチレート拡散通信において、レートによっ
て動作する必要のないビットの符号が変化することによ
る電力の消費を抑える構成を有する受信装置を提供す
る。【解決手段】ダンプ積分の積分値が大きくなることか
ら、回路の信号線のビット幅を広げる必要がある。この
場合、シンボルレートが小さいほど１シンボルに含まれ
るチップ数が多いので、積算する回数も大きくなり、有
効桁数を多く取らなければならない。逆に、シンボルレ
ートが小さい場合には、有効桁数は少なくて良い。そこ
で、ビット幅を増やす場合、シンボルレートに合わせ
て、有効桁数が少なくて良い場合には、使用しないビッ
ト線をＬｏｗレベルに固定し、電圧の変化が生じないよ
うにする。従って、ビット拡張した場合に使用する必要
のないビット線における電力の消費を抑え、受信装置の
低消費電力化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】スペクトラム拡散通信におけ
る受信装置に関する。

【０００２】

【従来の技術】移動体通信の変調方式は、以前はアナロ
グ方式、現在はデジタル方式が主に用いられている。一
般的に、アナログセルラ方式は、第１世代、ＰＤＣ（日
本標準）、ＧＳＭ（欧州標準）、ＩＳ５４（米国ＴＤＭ
Ａ標準）やＩＳ９５（米国ＣＤＭＡ標準）などのデジタ
ルセルラは第２世代と呼ばれている。第２世代までは音
声サービスが中心で、アナログ／デジタル狭帯域変復調
方式を駆使して限られた無線帯域を有効利用する方法が
とられてきた。次世代では、音声ばかりでなく、ＦＡ
Ｘ、電子メール、コンピュータ間通信や静止画、動画な
どさまざまな情報（マルチメディア情報）サービスを提
供できることが重要で、かつ移動網であると意識させな
いような高品質通信の提供が望まれている。ＤＳ−ＣＤ
ＭＡ（DirectSequence Code Division Multiple Ac
cess）方式は、このような次世代無線アクセス方式の有
力候補として注目を集めている。

【０００３】ＤＳ−ＣＤＭＡ方式は、スペクトラムを拡
散させるべき伝送信号に、それよりはるかに広帯域の符
号を直接乗算させて、スペクトラム拡散を実現する方式
である。元の信号を復元させるためには、拡散時に使用
した符号を乗算する。この操作が逆拡散とよばれる動作
である。そして、次世代移動体通信においては音声ばか
りでなく、データ伝送が必須であるため１台の受信機で
様々なシンボルレートを、及びチップレートを受信でき
るマルチレートへの対応も必須である。

【０００４】直接拡散ＣＤＭＡ（ＤＳ−ＣＤＭＡ）通信
方式では、各信号は異なった拡散符号によって拡散され
た後、送信される。

【０００５】図６は、直接拡散変調方式の一方式である
ＱＰＳＫ変調方式について説明する図である。

【０００６】拡散時にＱＰＳＫ変調方式を用いる場合に
は、データシンボルＤｉ、Ｄｑ（共に、“１”または
“−１”）を拡散コードＣｉ、Ｃｑ（共に、“１”また
は“−１”）で拡散する際に、（Ｄｉ＋ｊＤｑ）×（Ｃ
ｉ＋ｊＣｑ）という複素演算を行う形で拡散を行う方式
が一般的である。すなわち、以下の式の通りとなる。

【０００７】（ＤｉＣｉ−ＤｑＣｑ）＋ｊ（ＤｉＣｑ＋
ＤｑＣｉ）＝Ｓｉ＋ｊＳｑここで、ｊは虚数単位であ
る。以後、情報シンボル、コード共に（１、−１）をと
るものとし、拡散・逆拡散は乗算により行うものとする
が、（０、１）を用いてＥＸＯＲ演算で実現しても同様
である。

【０００８】今、複素情報シンボルＤｉ＋ｊＤｑ、複素
拡散コードＣｉ＋ｊＣｑを考えると、図６で示した拡散
は（Ｄｉ＋ｊＤｑ）×（Ｃｉ＋ｊＣｑ）という演算と等
価である。ここで、Ｃｉ＋ｊＣｑは、１＋ｊ、１−ｊ、
−１＋ｊ、−１−ｊのいずれかなので、Ｃｉ＋ｊＣｑを
かけるということは、振幅の変化を無視するとＤｉ＋ｊ
Ｄｑというベクトルを、それぞれπ／４、−π／４、３
π／４、−３π／４回転する操作である。したがって、
逆拡散時には、受信したＣｉ＋ｊＣｑの値が１＋ｊ、１
−ｊ、−１＋ｊ、−１−ｊの時に、それぞれは−π／
４、π／４、−３π／４、３π／４回転すれば元に戻
り、逆拡散は完了する。

【０００９】ここで、−π／４、π／４、−３π／４、
３π／４のかわりに、すべてにπ／４を足した、０、π
／２、−π／２、πの回転をするものとする。この場
合、逆拡散出力は、本来欲しいベクトルをπ／４回転し
たものとなる。しかし、受信信号はもともと送信側発振
器と受信側発振器との位相非同期性及び伝送路のフェー
ジングによって位相回転を受けており、これを取り除く
ためにフェージング補償部が受信機には備え付けられて
いるので、余分な一定回転を受信信号に加えても、フェ
ージング補償部で取り除くものとすれば問題は全く無
い。

【００１０】図７は、従来用いられているマルチシンボ
ルレートＣＤＭＡ受信機の構成である。

【００１１】受信信号は、フィルタ９２による帯域制限
後、Ａ／Ｄ変換器９７−１、９７−２によってデジタル
信号とされ、符号発生器によって発生される自局の拡散
コードとダンプ積分を行うことによって逆拡散を行う。
ここで、受信側の同相成分、直交成分をそれぞれ同相成
分用、直交成分用の拡散符号によって逆拡散するだけで
は、両拡散符号間の相互相関によって逆拡散後の信号の
Ｓ／Ｎが劣化するため、図７に示したように同相、直交
それぞれの成分をそれぞれのコードで逆拡散するため
に、逆拡散を計４回行ってる。

【００１２】アンテナ９０から入力された信号は、アン
プ９１で増幅され、バンドパスフィルタ９２によって帯
域制限される。このとき、信号はスペクトラム拡散され
ているので、制限する帯域は比較的広帯域となる。信号
は分岐され、それぞれ乗算器９３−１、９３−２に入力
される。発振器９４で生成された周期波は乗算器９３−
１に入力される。この周期波と、受信信号は乗算器９３
−１で乗算され、搬送波が取り除かれベースバンドの再
生が行われる。この信号をＩフェーズの信号と呼ぶ。た
だし、搬送波と全く同位相の周期波を乗算するのは不可
能であるので、この位相のずれに起因する信号の強度の
うねりを生じる。一方、発振器９４から出力された周期
波は位相遅延部９５でπ／２だけ位相がずらされて、乗
算器９３−２に入力される。この乗算器９３−２でも搬
送波を取り除き、ベースバンドが再生される処理が行わ
れるが、やはり存在する位相のずれによりうねりを生じ
る。この信号をＱフェーズの信号と呼ぶ。ただし、乗算
器９３−１に供給される周期波と乗算器９３−２に供給
される周期波とは、位相がπ／２だけずれているので、
生じるうねりも位相がπ／２ずれることになる。次に、
乗算器９３−１、９３−２でそれぞれ再生されたベース
バンド信号は、ローパスフィルタ９６−１、９６−２を
通過し、Ａ／Ｄ変換器９７−１、９７−２でデジタル信
号に変換される。

【００１３】デジタル信号に変換されたＩフェーズとＱ
フェーズの信号は、逆拡散部９８−１〜９８ー４におい
て、それぞれ、逆拡散符号Ｃｉ、Ｃｑを用いて逆拡散さ
れ、加算器９９−１、９９−２でＱＰＳＫ変調された信
号の復調が行われる。そして、復調された複素信号Ｄｉ
＋ｊＤｑの実部Ｄｉ及び虚部Ｄｑがフェージング補償部
１００に入力され、フェージングの影響が取り除かれ
る。そして、判定部１０１で受信信号のシンボル値が判
定され、受信ビット列として出力される。

【００１４】この原理を用いたＣＤＭＡ受信器のブロッ
ク図を、図８に、逆拡散部の構成を図９に示した。

【００１５】逆拡散時に用いるセレクタは、受信信号の
同相・直交成分をそのまま、あるいは符号反転させたも
のを入力し、図１０（ｂ）に示すようにＣｉ、Ｃｑの値
にしたがって選択する構成となっている。これによっ
て、簡単に位相回転が可能である。この位相回転した受
信信号を加算することで相関値を得ることができる。

【００１６】さて、あるベクトルｘ＋ｊｙを０、π／
２、−π／２、π回転すると、それぞれ、次のようにな
る。

【００１７】０→ｘ＋ｊｙ、π／２→−ｙ＋ｊｘ、−π
／２→ｙ−ｊｘ、π→−ｘ−ｊｙすなわち、もとのベクトルの同相、直交成分を交換する
演算と符号を反転することで実現できる。したがって、
複雑な回転演算がセレクタと符号反転器によって実現で
きる。もちろん、回転角度にはπ／４だけではなく、一
般に、±（２ｎ−１）×π／４（ｎは整数）を足すこと
で、全く同様に実現可能である。以下に、この原理を利
用したＣＤＭＡ受信機を示す。

【００１８】図８は、ＱＰＳＫ拡散を復調するための別
のＣＤＭＡ受信機の構成図である。

【００１９】同図において、図７と同じ構成要素には同
じ参照符号を付してある。なお、このようなＣＤＭＡ受
信器の詳細は、特願平９−２９０７２９号に記載されて
いる。

【００２０】アンテナ９０で受信された信号は、アンプ
９１で増幅され、バンドパスフィルタ９２で帯域制限さ
れて、乗算器９３−１、９３−２に送られる。発振器９
４からは周期波が出力され、乗算器９３−１に入力され
ると共に、位相遅延部９５でπ／２だけ位相がずれた周
期波が生成されて、乗算器９３−２に入力される。

【００２１】それぞれ生成されたＩフェーズ及びＱフェ
ーズの信号は、ローパスフィルタ９６−１、９６−２、
Ａ／Ｄ変換器９７−１、９７−２を経て、逆拡散部１０
２に入力される。逆拡散部１０２の構成は後述する。逆
拡散部１０２で逆拡散された信号は、フェージング補償
部１００でフェージングの影響が取り除かれ、判定部１
０１で信号判定されて受信ビット列として出力される。

【００２２】図９は、図８の逆拡散部の概略構成を示し
た図である。

【００２３】Ｉフェーズ及びＱフェーズの信号は、Ａ／
Ｄ変換器９７−１、９７−２によってデジタル信号に変
換され、逆拡散部１０２の符号反転器１１０−１、１１
０−２に入力される。符号反転器１１０−１、１１０−
２は、符号・セレクタ制御部１１３によって制御され、
符号・セレクタ制御部１１３に入力される逆拡散符号Ｃ
ｉ、Ｃｑのパターンにしたがって、入力信号の符号を反
転する。所定のパターンに従って符号反転された信号
は、セレクタ１１１に入力される。セレクタ１１１は、
同じく逆拡散符号Ｃｉ、Ｃｑのパターンに従って制御さ
れ、ＩフェーズとＱフェーズの信号を切り替えて、それ
ぞれＩ’、Ｑ’の出力に信号を出力し、ダンプ積分部１
１２−１、１１２−２に入力し、逆拡散を行う。

【００２４】図１０は、図９の符号・セレクタ制御部が
行う制御のパターンを示す図である。

【００２５】同図（ａ）に示すように、ＣｉとＣｑの符
号パターンがＡに示すものであった場合には、逆拡散す
べき複素信号の位相をπ／２回転する。同様に、符号パ
ターンがＢに示すものであった場合には、位相を回転し
ない（位相を０回転させる）。符号パターンがＣに示す
ものであった場合には、位相をπ回転させる。符号パタ
ーンがＤに示すものであった場合には、位相を−π／２
回転させる。これにより、同図（ｂ）に示すように、符
号Ｃｉ、ＣｑのパターンがＡの場合には、Ｉ’の出力
に、Ｑフェーズの信号が、Ｑ’の出力に、Ｉフェーズの
信号の符号を反転したものが出力される。同様に、符号
のパターンがＢの場合には、Ｉフェーズの信号をＩ’
に、Ｑフェーズの信号をＱ’に出力する。符号のパター
ンがＣの場合には、Ｉフェーズの信号の符号を反転した
ものがＩ’に、Ｑフェーズの信号の符号を反転したもの
がＱ’に出力される。符号のパターンがＤの場合には、
Ｑフェーズの信号の符号を反転したものをＩ’に、Ｉフ
ェーズの信号をＱ’に出力する。

【００２６】

【発明が解決しようとする課題】デジタル回路で逆拡散
回路を構成する場合、信号の強さを所定ビット幅のデー
タとして授受するため、その所定ビット幅数の信号線が
必要である。また、逆拡散処理においては、ダンプ積分
を行っているので、積算値が大きくなり、その積算値を
表すために、ビット幅を広くする必要が出てくる。とこ
ろが、１つの回路でマルチレート信号の逆拡散を実現し
ているため、レートによっては動作する必要のないビッ
トの符号が変化することにより、無駄に電力を消費して
いる。例えば、拡散率８（＝２³）時にはビット拡張回
路からビット選択回路までの１３ビット〜１５ビットま
でが必要ない。

【００２７】本発明の課題は、マルチレート拡散通信に
おいて、レートによって動作する必要のないビットの符
号が変化することによる電力の消費を抑える構成を有す
る受信装置を提供することである。

【００２８】

【課題を解決するための手段】本発明の第１の側面は、
マルチレートのスペクトラム拡散通信の受信装置におい
て、拡散通信のレートに応じて、信号線の内の不要なビ
ット線をＬｏｗレベルに固定して、逆拡散変調されたデ
ジタル信号の信号線のビット幅を拡張するビット拡張手
段と、該逆拡散されたデジタル信号を所定チップ数分積
算するダンプ積分手段と、該ビット幅が拡張された信号
線の内、所定のビット線のみを選択し、該ダンプ積分手
段の出力を送出するビット選択手段とを備えることを特
徴とする。

【００２９】本発明の第２の側面は、マルチレートのス
ペクトラム拡散通信の受信装置におけるビット拡張回路
であって、入線したビット線を分岐し、複数のビット線
を組み合わせて、拡散通信において可能な各レートに対
応した複数の信号線を構成し、該複数の信号線の中か
ら、現在の拡散通信のレートに適した信号線を選択する
セレクタを備え、拡散通信のレートに応じて、信号線の
内の不要なビット線をＬｏｗレベルに固定して、逆拡散
変調されたデジタル信号の信号線のビット幅を拡張する
ことを特徴とする。

【００３０】マルチレートのスペクトラム拡散通信の受
信装置において、ダンプ積分の積算値がレートの違いに
より大きく異なってしまう事に対応するために、信号線
のビット幅を広げる必要がある。このとき、信号線のビ
ット幅を必要となる最大のビット幅に広げる構成では、
レートによりビット幅を全部使わない場合があり、不要
なビットが変化することによる電力の無駄な消費を生じ
てしまう。

【００３１】本発明によれば、ダンプ積分した結果の積
算値の有効数字をシンボルレート、あるいは、チップレ
ートから見積り、不必要なビットの信号を送信するビッ
ト線をＬｏｗレベルに設定するので、算出途中などにお
いて不要なビットが変動することによる電力の消費を抑
えることが出来る。

【００３２】

【発明の実施の形態】本発明においては、ビット拡張の
やり方を符号ビットをレートに無条件に上位に拡張する
のではなく、レートに応じた出力となるように拡張し、
更に必要のないビットをＬｏｗ固定とすることにより必
要なビットの符号のみを変化させる。

【００３３】逆拡散回路においてシンボルレート及びチ
ップレートによらず、必要なビットのみ変化することに
より低消費電力化を図ることが可能となる。

【００３４】図１は、本発明によるマルチシンボルレー
ト逆拡散部の一実施形態である。

【００３５】ここでは、一例としてＡ／Ｄ変換のビット
数を１０ビットとしている。従って、入力ベースバンド
信号の信号線は１０ビット幅となる。同図は、入力ベー
スバンド複素信号を２の補数形式で１０ビットでオーバ
サンプリングされたタイミングでＡ／Ｄ変換した信号が
入り、逆拡散した後１０ビットの逆拡散結果が出力され
る。なお、ここで、信号線とは、信号値のデジタル表現
の少なくとも一部に必要な複数のビット線を１つのまと
まった線として呼称するものである。

【００３６】

【表１】

【００３７】表１は、図１中のビット拡張回路及びビッ
ト選択回路の動作の一例を説明するための表である。説
明のため、チップレートを１０２４ｋＨｚシンボルレー
トを１６、３２、６４、１２８、２５６、５１２ｋＨｚ
と可変する場合について説明を行う。まず、入力ベース
バンド信号は、フリップフロップ１によりチップの真ん
中（最も大きな値を示すと考えられる位置）でサンプル
される。フリップフロップ１には、メインクロック信号
ＭＣＫが入力されると共に、チップのどの位置の値をサ
ンプルするかを指示する、チップイネーブル信号ＣＣＥ
が入力される。チップイネーブル信号ＣＣＥは、フリッ
プフロップ１が信号をサンプルするタイミングを与える
ものである。そして、サンプルした信号をセレクタ２に
入力すると共に、信号の符号を反転した信号もセレクタ
２に入力する。逆拡散コードＣｉ、またはＣｑの符号の
パターンに応じて正転または反転した信号を出力するこ
とによりシンボルデータが取り出せる。例えば、逆拡散
符号（コード）が“１”である場合には、この逆拡散符
号を信号に乗算することは、入力信号の正転信号を得る
ことになるので、セレクタ２は、正転信号を選択して出
力する。逆拡散符号が“−１”である場合には、この逆
拡散符号を信号に乗算することは、信号の符号を反転さ
せることになるので、セレクタ２は、反転信号を選択し
て出力する。このようにして、逆拡散を行うことができ
る。

【００３８】ここで、表１によれば、最大の拡散率は６
４（＝２⁶）であるため、ビット拡張回路３により、信
号線のビット幅を１０ビットから１６ビットに拡張する
必要がある。これは、後のダンプ積分により、デジタル
表示すべき数値が大きくなり、信号線のビット幅が１０
ビットでは表現しきれなくなるために必要となるもので
ある。拡張のやり方は、拡散率に応じて１６ビットのビ
ット幅を有効数字を表すビットとそれ以外のビットに分
け、有効数字を示さないビットは、Ｌｏｗに固定する。
こうすることによって、余分なビットが変化することに
よる電力の消費を抑えることができる。

【００３９】加算回路４、フリップフロップ５、加算回
路６、及びフリップフロップ７によりシンボル毎の累積
加算を実現している。すなわち、加算回路４の出力は、
フリップフロップ５によって保持されるがこれが、クロ
ック信号ＭＣＫのタイミングにしたがって、保持値を出
力する。この出力された保持値は、加算回路４にフィー
ドバックされ、次に入力された逆拡散された信号に加算
される。従って、フリップフロップ５には、逆拡散され
た信号が入力される毎に、信号の累積加算値が保持され
ることになる。累積加算された値は、フリップフロップ
５から加算回路６に入力される。フリップフロップ５
は、１つのシンボル分が累積されるタイミングで入力さ
れるシンボルイネーブル信号ＳＣＥが入力され、１シン
ボル分の累積加算を行った後は、リセットされて次の１
シンボル分の累積加算を行う。シンボルイネーブル信号
ＳＣＥは、同図の逆拡散部を有する受信機が収容される
システムの管理部から通知されるシンボルレートのレー
ト情報に基づいて、タイミング制御部９で生成される。
マルチシンボルレート通信の場合には、このレート情報
を基に、適切なシンボルレートを選択して、シンボルイ
ネーブル信号を生成するようにする。また、タイミング
制御部は、ビット拡張回路３がシンボルレートに基づい
て最も好ましいビット拡張を行うことが出きるように、
ビット線を選択するための選択信号ＳＥＬを生成する。
ビット拡張回路３の構成及び動作については後述する。

【００４０】加算回路６は、１シンボル分の積分値を正
しく得る為に設けられているものである。すなわち、加
算回路４とフリップフロップ５で、１シンボル当たり１
２８回の加算を行う場合、１２８チップ分の積算値がフ
リップフロップ５に入力されたタイミングでフリップフ
ロップ５にリセット信号が印加されてしまう。従って、
フリップフロップ５から出力される積算値は、１２７チ
ップ分の積算値の次のタイミングでは、“０”すなわ
ち、リセットされた値となってしまう。つまり、１２８
チップ分の積算値を正しく求めることができない。そこ
で、フリップフロップ５から１２７チップ分の積算値が
出力された時に、１２８チップ目の値をビット拡張回路
３の出力からバイパスして、加算回路６で、１２７チッ
プ分の積算値と１２８番目のチップの値とを加算してい
る。このようにすることによって、リセットタイミング
を複雑に制御しなくても、１シンボル分（今の例では、
１２８チップ分）の積算値が得られる。この１シンボル
分の積算値は、フリップフロップ７に印加され、１シン
ボル分の積算値が加算回路６から出力されるタイミング
で保持される。そして、この積算値は、ビット選択回路
８に入力され、１６ビットにビット拡張されていたビッ
ト線から、有効数字を示すビット線のみを取り出して、
１０ビット幅の信号線として出力する。同図の構成は、
フリップフロップ５のリセットタイミングが１シンボル
分の積算値が加算回路４から入力されるタイミングと一
致してしまうために必要となるものであるが、リセット
タイミングを適当に設定することにより、加算回路６、
フリップフロップ７を使用しない構成としても良い。

【００４１】本実施形態のビット拡張のやり方は、表１
にも示されているように、レートに無条件にビットを上
位に拡張するのではなく、レートに応じて必要でないビ
ットはＬｏｗ固定とする。例えば、拡散率が８（＝
２³）の時には、０ビット〜２ビットをＬｏｗとし、Ａ
／Ｄ変換後の０ビット〜８ビットは３ビット〜１１ビッ
トとして使用し、符号ビットの９ビットを１２ビット〜
１５ビットとして使用する。そして加算回路４、フリッ
プフロップ５、加算回路６、及びフリップフロップ７に
よりシンボル毎の累積加算を実現している。ビット選択
回路８では、レートによらず常に６ビット〜１５ビット
を選択する。

【００４２】なお、ビット拡張後のビット幅は必ずしも
１６ビットである必要はなく、必要に応じて必要なだけ
ビット拡張すれば良い。また、Ａ／Ｄ変換された後の入
力信号も１０ビットである必要はない。同図のビット幅
は、一例に過ぎず、実際に構成される装置の仕様に従っ
て、適当なビット幅を設定すべきものである。

【００４３】図２は、本実施形態のビット拡張回路構成
及び動作を説明する図である。

【００４４】同図（ａ）において、１０ビット幅で入力
されたデジタル信号は、ビット拡張回路に入力される
と、９番のビット線は、そのまま、３つに分岐され、ビ
ット拡張後の１３〜１５番のビットとして使用される。
一方、０番〜８番のビット線は、シンボルレートに併せ
た有効数字を表示できるように１３ビット幅に拡張され
て、セレクタに入力される。例えば、セレクタの端子Ａ
には、０番〜８番までのビット線はそのままで、９番の
ビット線が４分岐され、これら０番〜８番のビット線と
束ねられて接続される。同様に、端子Ｂには、０番〜８
番のビット線と３分岐された９番のビット線、及び、Ｌ
ｏｗに設定された１本のビット線が束ねられて接続され
ている。ここで、Ｌｏｗに設定されたビット線は１３本
のビット線の内、ＬＳＢ（Least Significant Bit ）
に設定されている。同様に、端子、Ｃ、Ｄ、Ｅにも順
次、９番のビット線と０番〜８番のビット線及びＬｏｗ
に設定されたビット線が束ねられて接続される。この場
合にも、Ｌｏｗに設定されたビット線は、ＬＳＢから順
次高いビット数へ向かって増やされている。このように
して、拡張されたビット線は、セレクタに入力される３
ビットのセレクタ信号ＳＥＬによって選択され、０番〜
１２番までの１３ビット幅の信号として出力される。そ
して、９番のビット線を３分岐して得られた１３番〜１
５番のビット線と束ねられて、合計１６ビット幅の信号
線としてビット拡張される。

【００４５】同図（ｂ）は、セレクタ信号ＳＥＬの値に
よってどの端子Ａ〜Ｅがどのように選択されるかという
様子の一例を示した図である。

【００４６】同図に示されるように、セレクタ信号ＳＥ
Ｌの値は、シンボルレートに対応しており、最もシンボ
ルレートの低い場合（１６ｋｓｐｓ）の場合は、Ｌｏｗ
に設定された信号線を含まない端子Ａが選択される。ま
た、最もシンボルレートの高い（２５６ｋｓｐｓ）の場
合は、Ｌｏｗに設定された信号線の数が最も多い端子Ｅ
を選択している。これは、シンボルレートが大きくなる
ほど１シンボルに含まれるチップの数が少なくなる、す
なわち、拡散率が小さくなるので、１シンボル分の逆拡
散値を累積加算するダンプ積分において、累積加算値が
それほど大きくならず、有効数字が小さいままに保たれ
るので、必要なビット数も少なくて良いという見識に基
づいている。

【００４７】なお、セレクタ信号ＳＥＬは前述の通り、
タイミング制御部で生成されるが、例えば、同図（ｂ）
のようなテーブルをタイミング制御部が記憶しておき、
レート情報を取得した時に、このテーブルを参照してセ
レクタ信号ＳＥＬを出力するように構成する。

【００４８】図３は、シンボルレートだけではなくチッ
プレートも可変にした本発明によるマルチチップ／マル
チシンボルレート逆拡散部の実施形態である。

【００４９】表２は、本実施形態によるビット拡張及び
ビット選択の一例である。なお、同図において、図１と
同じ構成要素には同じ参照符号を付してある。

【００５０】

【表２】

【００５１】ここでは、説明のためチップレート１０２
４、２０４８、４０９６、８１９２、１６３８４ｋｃｐ
ｓシンボルレートを１６、３２、６４、１２８、２５
６、５１２ｋｓｐｓと可変にする場合について説明を行
う。また、同表においては、チップレートが可変で、シ
ンボルレートが固定の場合も示している。すなわち、シ
ンボルレートが６４ｋｓｐｓで固定の場合、同表を横に
見ることにより、チップレートが１０２４、２０４８、
４０９６、８１９２、１６３８４ｋｃｐｓと変化する場
合のビット拡張及びビット選択の仕方が読み取れる。

【００５２】フリップフロップ１には、Ａ／Ｄ変換した
１０ビット（必ずしも１０ビットに限らない）のベース
バンド信号が入り、フリップフロップ１はチップの真ん
中でサンプルする。フリップフロップ１は、タイミング
制御部１０から供給されるチップイネーブル信号ＣＣＥ
に従ってサンプリングを行う。本実施形態においては、
チップレートが可変であるため、タイミング制御部１０
は、レート情報としてチップレートに関する情報を得、
これに基づいてチップイネーブル信号ＣＣＥをフリップ
フロップ１に入力する。そして、セレクタ２において、
図１で説明した処理を行うことにより、逆拡散符号の符
号の値（“１”または“−１”）に応じてデータを正転
または反転すれば、シンボルデータが取り出せる。ここ
で、最大の拡散率は１０２４（＝２¹⁰）であるため、ビ
ット拡張回路１１により１０ビットから２０ビットに拡
張する（最大拡散率に基づいて適宜ビット拡張の幅を設
定すべきものであって、必ずしも２０ビットには限らな
い）。拡張のやり方は、レートに無条件に上位に拡張す
るのではなく、レートに応じて必要でないビットはＬｏ
ｗ固定とする。例えば、拡散率が１２８（＝２⁷）の時
には、０ビット〜２ビットをＬｏｗとし、Ａ／Ｄ変換後
の０ビット〜８ビットは３ビット〜１１ビットとして使
用し、符号ビットの９ビットを１２ビット〜１９ビット
として使用する。ビット拡張回路１１の構成はビット線
の数が多い他は図２で説明したものと同様である。そし
て、加算回路４、フリップフロップ５、加算回路６、及
びフリップフロップ７によりシンボル毎の累積加算を実
現している。ビット選択回路８では、レートによらず常
に１０ビット〜１９ビットを選択する。

【００５３】次に、図８に示した構成の場合に本発明を
適用した実施形態について説明する。

【００５４】図４は、本発明のマルチシンボルレート逆
拡散部の別の実施形態である。

【００５５】本実施形態においてもビット拡張とビット
選択の仕方は表１に示されるものと同様である。フリッ
プフロップ４０−１、４０−２には、Ａ／Ｄ変換された
後のＩフェーズのベースバンド信号ＩとＱフェーズのベ
ースバンド信号Ｑとがそれぞれ入力される。これらの入
力信号は、一般にＡ／Ｄ変換の際にオーバサンプリング
されており、フリップフロップ４０−１、４０−２は、
チップレートのクロック信号ＣＣＥの入力によりオーバ
サンプリングされた信号値の中から、チップレートと同
じ速度で信号値を保持する。フリップフロップ４０−
１、４０−２に保持された信号値は、正転信号と反転信
号として、それぞれセレクタ４１に入力される。セレク
タ４１は図８の逆拡散部１０２に対応し、複素逆拡散符
号Ｃｉ、Ｃｑが入力され、図９及び図１０で説明した処
理を施すことにより、ＱＰＳＫ変調された複素信号の逆
拡散を行う。

【００５６】逆拡散された信号は、ビット拡張回路４２
−１、４２−２に入力される。ビット拡張回路４２−
１、４２−２には、タイミング制御部４８からセレクタ
信号ＳＥＬが入力され、シンボルレートに応じたビット
拡張を行う指示が出される。ビット拡張回路４２−１、
４２−２でビット拡張されたビット線は、加算回路４３
−１、４３−２、フリップフロップ４４−１、４４−
２、加算回路４５−１、４５−２、及びフリップフロッ
プ４６−１、４６−２によって構成されるダンプ積分回
路に入力される。加算回路４５−１、４５−２が設けら
れているのは、図１で説明したように、フリップフロッ
プ４４−１、４４−２に１シンボル分の積算値が入力さ
れるタイミングでリセット信号が入力されてしまうの
で、最後の１チップ分の値を他のチップの積算値と加算
するためである。そして、フリップフロップ４６−１、
４６−２には、１シンボル分の積算値が保持され、ビッ
ト選択回路４７−１、４７−２に入力される。

【００５７】前述したように、本実施形態では、ビット
選択回路４７−１、４７−２では、同図における１６ビ
ットの内、予め定められた部分の１０ビットのみを選択
して出力するようにする。タイミング制御部４８は、前
述の通り、レート情報を取得したら、そのレート情報か
らシンボルレートを得て、シンボルイネーブル信号ＳＣ
Ｅとして出力する。フリップフロップ４４−１、４４−
２及びフリップフロップ４６−１、４６−２は、このシ
ンボルイネーブル信号ＳＣＥを、リセット信号ＲＥＳ及
びイネーブル信号ＣＥとして使用する。また、フリップ
フロップ４０−１、４０−２、４４−１、４４−２、４
６−１、４６ー２は、それぞれ、Ａ／Ｄ変換器のサンプ
リングレートと同じタイミングを示すメインクロック信
号ＭＣＫによって動作される。

【００５８】図５は、本発明のマルチチップ／マルチシ
ンボルレート逆拡散部の別の実施形態である。

【００５９】同図において、図４と同じ構成要素は同じ
参照符号を付している。

【００６０】本実施形態においても、ビット拡張とビッ
ト選択の仕方は表２に示したものと同様である。

【００６１】不図示のＡ／Ｄ変換器によってサンプリン
グされたベースバンド信号Ｉ及びＱは、タイミング制御
部５０がレート情報に基づいて生成するチップイネーブ
ル信号ＣＣＥにより駆動されるフリップフロップ４０−
１、４０−２に保持される。フリップフロップ４０−
１、４０−２で保持された信号値は、正転信号と反転信
号がセレクタ４１に入力され、逆拡散符号Ｃｉ、Ｃｑに
よって逆拡散される。逆拡散の方法は、図９、図１０で
説明したものと同様である。逆拡散された信号は、ビッ
ト拡張回路４２’−１、４２’−２に入力され、ビット
線の数が増やされる。ビット線の増やし方は、図２で説
明したものと同様であって、相違点は、ビット拡張後の
ビット幅が２０ビットになっていることである。これ
は、シンボルレートのみではなく、チップレートも可変
であるため、ダンプ積分において有効数字を表現するの
に必要なビット数が大きく異なると予想されるからであ
る。実際の回路は、図２の構成を、表２に基づいて手直
しすることによって行う。どのように手直しをするか
は、当業者によれば容易に想到されるであろう。

【００６２】逆拡散された信号は、加算回路４３−１、
４３−２、フリップフロップ４４−１、４４−２、加算
回路４５−１、４５−２、及びフリップフロップ４６−
１、４６−２からなるダンプ積分回路で１シンボル分、
ダンプ積分される。加算回路が２段に設けられているの
は、前述したように、フリップフロップ４４−１、４４
−２に印加されるリセット信号のタイミングの関係で、
１シンボルに含まれるチップの内、最後のチップの信号
値を積算値に正しく組み込むためである。フリップフロ
ップ４６−１、４６−２は、シンボルレートと同じタイ
ミングで供給されるシンボルイネーブル信号ＳＣＥによ
って駆動され、１シンボル分のダンプ積分値を保持す
る。この積分値はビット選択部４７−１、４７−２に送
られ、表２に示されるように、所定のビット線を選択す
ることによって、有効数字のみを欠落することなく、ビ
ット幅を減少する。本実施形態の場合には、シンボルレ
ートのみならず、チップレートも可変であるので、タイ
ミング制御部５０は、レート情報を取得すると、シンボ
ルイネーブル信号ＳＣＥと共に、チップイネーブル信号
ＣＣＥを生成し、各フリップフロップに供給すると共
に、セレクタ信号ＳＥＬを生成して、ビット拡張回路４
２’−１、４２’−２に受信しようとする信号のシンボ
ルレート及びチップレートに適したビット拡張を行うよ
うに指示する。なお、各フリップフロップに供給される
メインクロック信号ＭＣＫは、サンプリングレートに等
しいタイミングを供給するクロック信号である。

【００６３】上記実施形態においては、特定のシンボル
レート、及びチップレートを仮定してビット拡張及びビ
ット選択の方法を説明したが、本発明は、表１や表２に
限定されるものではなく、任意のシンボルレート及びチ
ップレートに対し適用され、本発明を利用する当業者に
よって、適宜最適な回路構成が採用されるべきものであ
る。

【００６４】

【発明の効果】マルチレート拡散通信の受信装置におい
て、シンボルレート及びチップレートによらず、必要な
ビットのみ信号値を変化することにより低消費電力化を
図ることが可能となる。

【図面の簡単な説明】

【図１】本発明によるマルチシンボルレート逆拡散部の
一実施形態を示す図である。

【図２】本実施形態のビット拡張回路構成及び動作を説
明する図である。

【図３】本発明によるマルチチップ／マルチシンボルレ
ート逆拡散部の実施形態を示す図である。

【図４】本発明のマルチシンボルレート逆拡散部の別の
実施形態を示す図である。

【図５】本発明のマルチチップ／マルチシンボルレート
逆拡散部の別の実施形態を示す図である。

【図６】直接拡散変調方式の一方式であるＱＰＳＫ変調
方式について説明する図である。

【図７】従来用いられているマルチシンボルレートＣＤ
ＭＡ受信機の構成を示す図である。

【図８】ＱＰＳＫ拡散を復調するための別のＣＤＭＡ受
信機の構成図である。

【図９】図８の逆拡散部の概略構成を示した図である。

【図１０】図９の符号・セレクタ制御部が行う制御のパ
ターンを示す図である。

【符号の説明】

１、５、７、４０−１、４０−２、４４−１、４４−
２、４６−１、４６−２フリップフロップ２、４１セレクタ３、１１、４２−１、４２−２、４２’−１、４２’−
２ビット拡張回路４、６、４３−１、４３−２、４５−１、４５−２
加算回路８、４７−１、４７−２ビット選択回路９、１０、４８、５０タイミング制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者久保徳郎神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者川口紀幸神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者浜田一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5K022 EE02 EE31

Claims

【特許請求の範囲】

【請求項１】マルチレートのスペクトラム拡散通信の受
信装置において、拡散通信のレートに応じて、信号線の内の不要なビット
線をＬｏｗレベルに固定して、逆拡散変調されたデジタ
ル信号の信号線のビット幅を拡張するビット拡張手段
と、該逆拡散されたデジタル信号を所定チップ数分積算する
ダンプ積分手段と、該ビット幅が拡張された信号線の内、所定のビット線の
みを選択し、該ダンプ積分手段の出力を送出するビット
選択手段と、を備えることを特徴とする装置。
【請求項２】前記マルチレート拡散通信は、シンボルレ
ートが可変であることを特徴とする請求項１に記載の装
置。
【請求項３】前記マルチレート拡散通信は、チップレー
トが可変であることを特徴とする請求項１に記載の装
置。
【請求項４】前記ビット拡張手段は、前記ダンプ積分手
段で得られる積算値の有効数字を表現するのに不必要な
数のビット線をＬｏｗレベルに設定することを特徴とす
る請求項１に記載の装置。
【請求項５】前記ダンプ積分手段は、１シンボルに含ま
れるチップ数分積算を行うことを特徴とする請求項１に
記載の装置。
【請求項６】前記ビット拡張手段は、入線したビット線
を分岐し、複数のビット線を組み合わせて、拡散通信に
おいて可能な各レートに対応した複数の信号線を構成
し、該複数の信号線の中から、現在の拡散通信のレート
に適した信号線を選択するセレクタ手段を備えることを
特徴とする請求項１に記載の装置。
【請求項７】前記セレクタ手段に、現在の拡散通信のレ
ートに適した信号線を選択させる信号を生成する制御手
段を更に備えることを特徴とする請求項６に記載の装
置。
【請求項８】マルチレートのスペクトラム拡散通信の受
信装置におけるビット拡張回路であって、入線したビット線を分岐し、複数のビット線を組み合わ
せて、拡散通信において可能な各レートに対応した複数
の信号線を構成し、該複数の信号線の中から、現在の拡
散通信のレートに適した信号線を選択するセレクタを備
え、拡散通信のレートに応じて、信号線の内の不要なビット
線をＬｏｗレベルに固定して、逆拡散変調されたデジタ
ル信号の信号線のビット幅を拡張することを特徴とする
ビット拡張回路。