JP2000150710A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000150710A
JP2000150710A JP10323667A JP32366798A JP2000150710A JP 2000150710 A JP2000150710 A JP 2000150710A JP 10323667 A JP10323667 A JP 10323667A JP 32366798 A JP32366798 A JP 32366798A JP 2000150710 A JP2000150710 A JP 2000150710A
Authority
JP
Japan
Prior art keywords
wiring pattern
film
layer
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10323667A
Other languages
English (en)
Inventor
Yoichi Harayama
洋一 原山
Kenji Kawai
謙治 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10323667A priority Critical patent/JP2000150710A/ja
Publication of JP2000150710A publication Critical patent/JP2000150710A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を接合する緩衝層を均一な厚さに
形成して、信頼性の高い半導体装置を歩留りよく製造す
る。 【解決手段】 ベースフィルム15の一方の面に、ベー
スフィルムの周縁から外方に延在するリード16と、ベ
ースフィルムの他方の面に露出して外部接続端子が接合
されるランド22と、前記リードとランドとを電気的に
接続する配線部とを有する配線パターン14aが設けら
れた配線パターンフィルム14が、配線パターン14a
を形成した面側で半導体素子10の電極端子形成面に緩
衝層34を介して接合され、前記リード16と半導体素
子の電極端子形成面に設けた電極端子18とが電気的に
接続された半導体装置において、前記緩衝層34が、配
線パターンを埋設して前記ベースフィルムの一方の面を
平坦化する平坦化処理層30aと、該平坦化処理層と前
記半導体素子の電極端子形成面との間に介在する緩衝フ
ィルム層32aとからなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子と略同サ
イズに形成する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】図3は半導体素子と略同サイズに形成し
た半導体装置の構成例で半導体素子の電極端子形成面に
設けた緩衝層を介して外部接続端子を支持した製品例を
示す。この半導体装置は緩衝層としてのエラストマー層
12を電極端子形成面に設け、エラストマー層12によ
り配線パターンフィルム14を支持したものである。配
線パターンフィルム14に設けたリード16はリードボ
ンディングにより電極端子18に電気的に接続され、樹
脂20によりリード16および電極端子18が封止され
る。配線パターンフィルム14に設けたランド22はラ
ンド22とリード16とを電気的に接続する配線部を介
して電極端子18と電気的に接続し、ランド22にはん
だボール等の外部接続端子24が接合されて半導体装置
となる。図3は半導体装置の一部を拡大して示してい
る。
【0003】図4はこの半導体装置を製造する製造工程
の概略図を示す。図4(a) はベースフィルム15の片面
にリード16およびランド22、リード16とランド2
2とを電気的に接続する配線部からなる配線パターン1
4aを形成した配線パターンフィルム14を示す。配線
パターンフィルム14を製造するには、たとえば、片面
が接着性を有するベースフィルム15にパンチングによ
りリードボンディング用およびランド形成用の孔を形成
し、接着面に銅箔をラミネートし、銅箔を所定のリード
16、ランド22等を有する配線パターン14aにエッ
チングし、配線パターン14aの表面に保護用として金
めっき、又はニッケルめっきおよび金めっきを施すこと
による。
【0004】図4(b) は配線パターンフィルム14にエ
ラストマー層12を形成した状態であり、このエラスト
マー層12に半導体素子10を接着し(図4(c))、リー
ドボンディングによって電極端子18にリード16を接
続する(図4(d))。リードボンディングはベースフィル
ム15の窓部分で支持されているリード16の端部をボ
ンディングツールによって突き切るようにして電極端子
18にリード16の端部を接合する。
【0005】
【発明が解決しようとする課題】上記の製造工程のうち
配線パターンフィルム14の配線パターン14aが形成
された面にエラストマー層12を形成する工程では、配
線パターンフィルム14にエラストマー層12となる液
状の樹脂、たとえばシリコーン系樹脂をスクリーン印刷
して形成している。図5は配線パターンフィルム14に
液状の樹脂を印刷してエラストマー層12を形成し、エ
ラストマー層12に半導体素子10を搭載する従来方法
を示す。図5(a) は液状の樹脂を印刷するため配線パタ
ーンフィルム14の配線パターン14aを形成した面に
樹脂を印刷する部位が開口したマスク5を配置した状態
である。配線パターンフィルム14に所定量の液状の樹
脂を供給し、スキージを移動させながらマスク5の開口
領域内に樹脂を押し込むようにして充填する。
【0006】ところが、スキージを移動させながら樹脂
を充填する場合に、樹脂の粘性によりスキージがの動き
とともに樹脂が移動してしまい、樹脂が均一の厚さに塗
布されないという問題が生じている。図5(b) はスキー
ジで液状の樹脂を印刷した状態を示す。樹脂が粘性によ
ってスキージに引かれることから、マスク5の開口部内
にぴったりと樹脂が充填されず、エラストマー層12の
外周縁部が曲線状になり、また、中間部が若干凹んだ形
状となっている。
【0007】エラストマー層12の厚さは150μm程
度であり、エラストマー層12を加熱して半硬化させた
状態で、エラストマー層12の表面に接着剤層13を印
刷し(図5(c))、配線パターンフィルム14に半導体素
子10を接着する際には、半導体素子10を加圧しなが
ら接着剤層13により接着する。したがって、図5(b)
に示すように、エラストマー層12が平坦面に形成され
ていないと、半導体素子10をエラストマー層12に接
着した際に、半導体素子10とエラストマー層12との
間にボイドが残留してしまったり、半導体素子10が傾
いて接合されるといった問題が生じる。また、エラスト
マー層12の厚さにばらつきが生じたような場合には、
リードボンディングの際にリードが所定の曲げ形状にな
らず、電極端子18との接続が確実になされなくなると
いった問題があった。
【0008】本発明は、以上説明した電極端子形成面に
配線パターンフィルムを支持する緩衝層を設けた半導体
装置に係るものであり、従来のエラストマー層と同等の
緩衝作用を有するとともに、好適な平坦度を有する緩衝
層を得ることを可能とし、これによって信頼性の高い製
品として得られる半導体装置及びその製造方法を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、ベースフィ
ルムの一方の面に、ベースフィルムの周縁から外方に延
在するリードと、ベースフィルムの他方の面に露出して
外部接続端子が接合されるランドと、前記リードとラン
ドとを電気的に接続する配線部とを有する配線パターン
が設けられた配線パターンフィルムが、配線パターンを
形成した面側で半導体素子の電極端子形成面に緩衝層を
介して接合され、前記リードと半導体素子の電極端子形
成面に設けた電極端子とが電気的に接続された半導体装
置において、前記緩衝層が、配線パターンを埋設して前
記ベースフィルムの一方の面を平坦化する平坦化処理層
と、該平坦化処理層と前記半導体素子の電極端子形成面
との間に介在する緩衝フィルム層とからなることを特徴
とする。また、前記平坦化処理層が液状のシリコーン樹
脂からなり、前記緩衝フィルム層がシリコーンフィルム
からなるものは、実装時の熱応力等を効果的に緩和でき
る点で好ましい。
【0010】また、半導体装置の製造方法において、ベ
ースフィルムの片面に被着された銅箔をエッチングし、
配線パターンとして、ベースフィルムの周縁から外方に
延在するリードと、外部接続端子を接合するランドと、
前記リードとランドとを電気的に接続する配線部とを備
えた配線パターンフィルムを形成し、該配線パターンフ
ィルムの配線パターンが形成された面に、該配線パター
ンによる凹凸を吸収する平坦化処理層を設け、該平坦化
処理層に、緩衝フィルムを接着して緩衝フィルム層を形
成し、該緩衝フィルム層に半導体素子を接着し、前記リ
ードを該半導体素子の電極端子にリードボンディング
し、ボンディング部を封止して半導体装置を得ることを
特徴とする。また、前記平坦化処理層を、前記配線パタ
ーンと略同厚に液状のシリコーン樹脂を塗布して形成す
ることは、平坦化処理層の平坦度が良好となり、良好な
緩衝作用が得られるという利点がある。
【0011】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図1は本発明に係
る半導体装置の製造方法の実施形態を示す説明図であ
る。図は所定の配線パターン14aを形成した配線パタ
ーンフィルム14に半導体素子10を搭載するまでの工
程を示す。
【0012】図1(a) は配線パターンフィルム14の断
面図である。ベースフィルム15の一方の面に銅箔をエ
ッチングして形成した配線パターン14a(厚さ約20
μ1m)が形成されている。16はベースフィルム15
の周縁部から外方に延出するリードである。配線パター
ンフィルム14の状態ではリード16はリードボンディ
ングするために形成した窓部分にかけ渡すように形成さ
れている。22は外部接続端子を接合するためのランド
である。配線パターン14aはこれらリード16および
ランド22およびこれらを電気的に接続する配線部を含
むものである。リード16等の配線パターン14aの表
面は保護膜として金めっきが施されている。
【0013】本実施形態では配線パターンフィルム14
で配線パターン14aを形成した面に、まず平坦化処理
として液状のシリコーン樹脂を塗布して平坦化処理層3
0aを形成する(図1(b))。平坦化処理とはベースフィ
ルム15の配線パターン14aを形成した面が配線パタ
ーン14aを設けたことによって配線パターン14aの
厚さによる凹凸が形成されているものを、液状の樹脂を
塗布することにより、凹凸を埋没させて表面を平坦面に
形成することをいう。
【0014】平坦化処理は液状のシリコーン樹脂を配線
パターン14aの厚さ分程度スクリーン印刷することに
よって行う。シリコーン樹脂の塗布量は配線パターン1
4aの厚さによる凹凸を埋没させるに必要な厚さでよ
く、配線パターン14aの表面が覆われる程度の厚さ
(20μm程度)に塗布すればよい。このように液状の
シリコーン樹脂をスクリーン印刷して平坦化処理層30
aを形成する場合は、シリコーン樹脂を厚く塗布しない
から、スキージで樹脂を充填する操作であっても隣り合
う配線パターン14a(ランドと配線部)を樹脂で確実
に充填して平坦に塗布することができる。
【0015】この平坦化処理に用いる液状の樹脂として
シリコーン樹脂を使用しているのは、所要の緩衝効果が
得られるように一定の柔軟性を有する樹脂を使用する意
味である。したがって、所要の緩衝効果が得られる樹脂
であればシリコーン樹脂以外の樹脂を使用することもも
ちろん可能である。また、本実施形態では、液状のシリ
コーン樹脂を塗布した後、加熱、キュア工程によりシリ
コーン樹脂が半硬化した状態にし、平坦化処理層30a
が接着性を保持する状態とした。なお、樹脂が半硬化し
た状態とは一定の保形性を有するとともに接着性を保持
した状態としたもので、加熱、キュア工程での温度等を
制御することにより、所要の半硬化の状態にすることが
できる。
【0016】従来も配線パターンフィルム14に緩衝層
として液状の樹脂を印刷した状態で加熱、キュアを行っ
ている。その際、液状の樹脂からガスが発生し、配線パ
ターンフィルム14のボンディング等に悪影響を及ぼす
ことが指摘されている。本実施形態のように液状のシリ
コーン樹脂30をきわめて薄く塗布した場合は、このよ
うなガスによる影響をきわめて少なく抑えることができ
るという利点もある。
【0017】次に、平坦化処理を施した配線パターンフ
ィルム14の平坦化処理面に緩衝フィルムとしてシリコ
ーン系樹脂フィルム32を接着する。液状のシリコーン
樹脂を半硬化させた平坦化処理層30aは接着性を有し
ているから、この平坦化処理層30aの接着性を利用し
てシリコーン系樹脂フィルム32を加圧して接着する。
図1(c) がシリコーン系樹脂フィルム32を接着した状
態である。シリコーン系樹脂フィルム32は100μm
程度の厚さのものである。シリコーン系樹脂フィルム3
2を接着した後、キュアする。
【0018】シリコーン系樹脂フィルム32はあらかじ
め所定の厚さに形成されているものであり、半導体装置
を実装した際の緩衝作用を奏するに必要な厚さを確保す
ることができるとともに、厚さのばらつきもなく、きわ
めて精度の高い平坦面に形成される。先の工程で液状の
シリコーン樹脂を用いて平坦化処理を施したことによっ
て半導体素子10を搭載する配線パターンフィルム14
の表面も平坦面に形成されているから、シリコーン系樹
脂フィルム32を接着して形成された平坦化処理層30
aとシリコーン系樹脂フィルム32とからなる緩衝層全
体もきわめて精度の高い平坦度が得られる。
【0019】図1(d) はシリコーン系樹脂フィルム32
を平坦化処理層30aの表面に接着した後、シリコーン
系樹脂フィルム32に半導体素子10を位置合わせして
接着した状態である。シリコーン系樹脂フィルム32と
してチップ搭載面にあらかじめ粘着層または接着層が形
成されているものを使用することにより、半導体素子1
0をシリコーン系樹脂フィルム32に加圧して接着する
ことができる。なお、シリコーン系樹脂フィルム32も
平坦化処理で用いた液状のシリコーン樹脂と同様、所要
の緩衝作用が得られる素材を使用している。シリコーン
系樹脂フィルム以外の所要の緩衝作用が得られる他のフ
ィルム、たとえばポリイミド系樹脂フィルム等を使用で
きることはもちろんである。また、フィルムの厚さ等も
適宜選択して使用できる。
【0020】シリコーン系樹脂フィルム32に半導体素
子10を接着して搭載した後、リードボンディングによ
り半導体素子10の電極端子18とリード16とを接合
し、電極端子18等を封止することによって半導体素子
10と略同サイズに形成した半導体装置が得られる。図
2にこうして得られた半導体装置の構成を示す。この半
導体装置は半導体素子10の電極端子形成面と配線パタ
ーンフィルム14との間に設ける緩衝層34を液状のシ
リコーン樹脂によって形成した平坦化処理層30aとシ
リコーン系樹脂フィルム32によって形成した緩衝フィ
ルム層32aとによって形成されていることを特徴とす
る。
【0021】平坦化処理層30aは緩衝層34の全体の
厚さの1/5程度の厚さに形成され、配線パターンフィ
ルム14に形成された配線パターン14aの隣接する隙
間部分を充填することにより、配線パターン14aの厚
さによる凹凸を平坦化している。これに対して緩衝フィ
ルム層32aは緩衝層34全体の厚さのうちの主要部を
占め、緩衝作用をなす。上述したように、平坦化処理層
30aと緩衝フィルム層32aによって緩衝層34を形
成したことにより、緩衝層34全体が平坦面に形成され
るから、半導体素子10を接合した際に半導体素子10
と緩衝層34との間にボイドが残留したり、半導体素子
10が傾いて接着されるといった問題を解消することが
できる。
【0022】また、緩衝層34の厚さのばらつきが少な
くなるから、リードボンディングを高精度で行うことが
でき、半導体素子10の電極端子18とリード16との
接続が確実になされる。これによって、安定した品質の
半導体装置製品を得ることができ、製造歩留りが向上
し、信頼性の高い半導体装置として提供することが可能
となる。
【0023】なお、半導体装置の製造方法の実施形態と
して、上述した製法の他にいくつかの方法があるので、
以下に説明する。上記実施形態では、緩衝フィルムとし
て半導体素子との接着に粘着性あるいは接着性を有する
シリコーン系樹脂フィルム32を使用したが、緩衝用の
フィルムとして接着性を有しないフィルムを使用する場
合には、平坦化処理層30aに緩衝フィルムを接着した
後、緩衝フィルムの半導体素子を接着する面に接着剤を
塗布してから半導体素子を接着すればよい。
【0024】また、上記実施形態では平坦化処理として
液状のシリコーン樹脂を印刷した後、平坦化処理層30
aが接着性を有する半硬化した状態まで加熱・キュアし
たが、平坦化処理層30aを接着性を有しない硬化状態
まで加熱・キュアした場合には、この平坦化処理層30
aに接着剤を塗布して緩衝フィルムを接着する。
【0025】また、上記実施形態では平坦化処理の目的
で液状のシリコーン樹脂を使用したが、液状の樹脂にか
えて平坦化用の薄いフィルムを使用することも可能であ
る。ここで使用する薄いフィルムは配線パターン14a
によって形成される凹凸を埋没できる厚さに形成され、
かつ隣接する配線パターン14aの隙間部分にフィルム
材が入り込んで充填される柔軟性が必要である。このよ
うな薄いフィルムを用いて平坦化する方法は、液状の樹
脂を使用する場合にくらべて作業性が良好である。ま
た、平坦化のみを目的とする薄いフィルムを使用する場
合は、緩衝層34を形成する目的を兼ねて厚い単一の緩
衝フィルムを使用する方法にくらべて、本実施形態の場
合と同様に、配線パターン14a間の隙間の封止が確実
にでき、信頼性の高い半導体装置として得ることができ
るという利点がある。
【0026】
【発明の効果】本発明に係る半導体装置及びその製造方
法によれば、上述したように、半導体素子を搭載する緩
衝層の厚さにばらつきがなく、平坦性が良好になるか
ら、半導体素子と緩衝層との間にボイドが残留したり、
半導体素子が傾いて搭載されたりすることを防止するこ
とができる。これによって、リードと半導体素子の電極
端子との接続が確実にでき、信頼性の高い製品として提
供することができ、製造工程における歩留りを向上させ
ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法を示す説明
図である。
【図2】本発明に係る半導体装置の構成を示す断面図で
ある。
【図3】従来の半導体装置の構成を示す断面図である。
【図4】従来の半導体装置の製造方法を示す説明図であ
る。
【図5】配線パターンフィルムに半導体素子を搭載する
従来方法を示す説明図である。
【符号の説明】
10 半導体素子 12 エラストマー層 14 配線パターンフィルム 14a 配線パターン 15 ベースフィルム 16 リード 18 電極端子 20 封止樹脂 22 ランド 24 外部接続端子 30 シリコーン樹脂 30a 平坦化処理層 32 シリコーン系樹脂フィルム 32a 緩衝フィルム層 34 緩衝層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ベースフィルムの一方の面に、ベースフ
    ィルムの周縁から外方に延在するリードと、ベースフィ
    ルムの他方の面に露出して外部接続端子が接合されるラ
    ンドと、前記リードとランドとを電気的に接続する配線
    部とを有する配線パターンが設けられた配線パターンフ
    ィルムが、配線パターンを形成した面側で半導体素子の
    電極端子形成面に緩衝層を介して接合され、前記リード
    と半導体素子の電極端子形成面に設けた電極端子とが電
    気的に接続された半導体装置において、 前記緩衝層が、配線パターンを埋設して前記ベースフィ
    ルムの一方の面を平坦化する平坦化処理層と、 該平坦化処理層と前記半導体素子の電極端子形成面との
    間に介在する緩衝フィルム層とからなることを特徴とす
    る半導体装置。
  2. 【請求項2】 前記平坦化処理層がシリコーン樹脂によ
    って形成され、前記緩衝フィルム層がシリコーン系樹脂
    フィルムによって形成されていることを特徴とする請求
    項1記載の半導体装置。
  3. 【請求項3】 ベースフィルムの片面に被着された銅箔
    をエッチングし、配線パターンとして、ベースフィルム
    の周縁から外方に延在するリードと、外部接続端子を接
    合するランドと、前記リードとランドとを電気的に接続
    する配線部とを備えた配線パターンフィルムを形成し、 該配線パターンフィルムの配線パターンが形成された面
    に、該配線パターンによる凹凸を吸収する平坦化処理層
    を設け、 該平坦化処理層に、緩衝フィルムを接着して緩衝フィル
    ム層を形成し、 該緩衝フィルム層に半導体素子を接着し、 前記リードを該半導体素子の電極端子にリードボンディ
    ングし、ボンディング部を封止して半導体装置を得るこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記平坦化処理層を、前記配線パターン
    と略同厚に液状のシリコーン樹脂を塗布して形成するこ
    とを特徴とする請求項3記載の半導体装置の製造方法。
JP10323667A 1998-11-13 1998-11-13 半導体装置及びその製造方法 Pending JP2000150710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10323667A JP2000150710A (ja) 1998-11-13 1998-11-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10323667A JP2000150710A (ja) 1998-11-13 1998-11-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000150710A true JP2000150710A (ja) 2000-05-30

Family

ID=18157273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10323667A Pending JP2000150710A (ja) 1998-11-13 1998-11-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000150710A (ja)

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP5064288B2 (ja) 半導体装置の製造方法
US7183124B2 (en) Surface mount saw device manufacturing method
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
US6058021A (en) Structure of mounting a semiconductor element onto a substrate
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
JP3391282B2 (ja) 電子部品の製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007922A (ja) 回路装置の製造方法
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
US6455786B1 (en) Wiring board and manufacturing method thereof and semiconductor device
JP2000150710A (ja) 半導体装置及びその製造方法
JP3611463B2 (ja) 電子部品の製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR100515101B1 (ko) 반도체패키지의 제조 방법 및 그 반도체패키지
JP2000031323A (ja) 放熱板及び補強板付きbgaの製造方法
JPS6353691B2 (ja)
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2000077433A (ja) 半導体装置およびその製造方法
JP5049676B2 (ja) 圧電部品及びその製造方法
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JP2000174039A (ja) 半導体装置及びその製造方法
JP2001030647A (ja) 印刷用マスク構造