JP2000134918A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000134918A JP2000134918A JP10299807A JP29980798A JP2000134918A JP 2000134918 A JP2000134918 A JP 2000134918A JP 10299807 A JP10299807 A JP 10299807A JP 29980798 A JP29980798 A JP 29980798A JP 2000134918 A JP2000134918 A JP 2000134918A
- Authority
- JP
- Japan
- Prior art keywords
- output
- effect transistor
- transistor
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】容量性負荷が出力端に接続された場合にも、出
力オン／オフスイッチの開閉時に安定した動作を行な
い、かつ余分な電力損出のない高品質で生産性に優れた
スイッチング電源装置を提供すること。 【解決手段】トランスＴ１と、トランスＴ１の２次側の
出力を整流平滑する整流回路Ｄ３，Ｃ３と、整流回路Ｄ
３，Ｃ３によって整流平滑された直流出力ラインに直列
に接続され、そのラインを開閉するスイッチ素子Ｑ２
と、外部からの制御信号ＥＮＢに基づいてスイッチ素子
Ｑ２の開閉を制御する制御回路Ｑ３と、スイッチ素子Ｑ
２と制御回路Ｑ３との間に接続されスイッチ素子Ｑ２の
開閉に伴う出力電流の変化を緩化する緩衝回路Ｃ５，Ｄ
５，Ｒ８と、を備えた。
力オン／オフスイッチの開閉時に安定した動作を行な
い、かつ余分な電力損出のない高品質で生産性に優れた
スイッチング電源装置を提供すること。 【解決手段】トランスＴ１と、トランスＴ１の２次側の
出力を整流平滑する整流回路Ｄ３，Ｃ３と、整流回路Ｄ
３，Ｃ３によって整流平滑された直流出力ラインに直列
に接続され、そのラインを開閉するスイッチ素子Ｑ２
と、外部からの制御信号ＥＮＢに基づいてスイッチ素子
Ｑ２の開閉を制御する制御回路Ｑ３と、スイッチ素子Ｑ
２と制御回路Ｑ３との間に接続されスイッチ素子Ｑ２の
開閉に伴う出力電流の変化を緩化する緩衝回路Ｃ５，Ｄ
５，Ｒ８と、を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は複写機やプリンタ等
のＯＡ機器等に使用されるスイッチング電源装置に関
し、特に、容量性の負荷に対する電圧供給を、機器本体
側からの制御信号によって制御するスイッチング電源装
置に関するものである。
のＯＡ機器等に使用されるスイッチング電源装置に関
し、特に、容量性の負荷に対する電圧供給を、機器本体
側からの制御信号によって制御するスイッチング電源装
置に関するものである。
【０００２】
【従来の技術】一般にＯＡ機器等においては、その制御
を行うための論理回路系の電源（一般に＋５Ｖ）と、駆
動系の電源（例えば＋２４Ｖ）の少なくとも２種類の電
源が必要となる。そこで、従来例として、交流電源を入
力とするスイッチング電源は、入力された交流電圧を全
波整流・平滑して直流電圧に変換し、その１次直流電圧
を複数の２次巻線を備えたトランスの１次巻線とスイッ
チング素子に直列に接続し、パルス幅制御された駆動パ
ルスでスイッチング素子を駆動することによって複数の
直流出力電圧（例えば第１の出力：＋２４Ｖ、第２の出
力：＋５Ｖ）が得られる多出力スイッチング装置につい
て説明する。
を行うための論理回路系の電源（一般に＋５Ｖ）と、駆
動系の電源（例えば＋２４Ｖ）の少なくとも２種類の電
源が必要となる。そこで、従来例として、交流電源を入
力とするスイッチング電源は、入力された交流電圧を全
波整流・平滑して直流電圧に変換し、その１次直流電圧
を複数の２次巻線を備えたトランスの１次巻線とスイッ
チング素子に直列に接続し、パルス幅制御された駆動パ
ルスでスイッチング素子を駆動することによって複数の
直流出力電圧（例えば第１の出力：＋２４Ｖ、第２の出
力：＋５Ｖ）が得られる多出力スイッチング装置につい
て説明する。
【０００３】この電源の出力電圧を安定化させるため
に、例えば第２の出力電圧を検出し検出した電圧に応じ
てスイッチング素子のデューティを調整する定電圧制御
を行って各出力の負荷変動や入力電圧変動を補償してい
る。
に、例えば第２の出力電圧を検出し検出した電圧に応じ
てスイッチング素子のデューティを調整する定電圧制御
を行って各出力の負荷変動や入力電圧変動を補償してい
る。
【０００４】このように構成された多出力スイッチング
電源装置中の、駆動系用の電源回路には、その電力供給
を機器側からの制御信号（ＥＮＢ）で制御するための出
力オン・オフスイッチを有するものがある。これは、機
器の待機状態での省電力化のため、または駆動系部品の
メンテナンス等でサービスマンやユーザーが手を触れる
際の安全性確保のために設けたものである。
電源装置中の、駆動系用の電源回路には、その電力供給
を機器側からの制御信号（ＥＮＢ）で制御するための出
力オン・オフスイッチを有するものがある。これは、機
器の待機状態での省電力化のため、または駆動系部品の
メンテナンス等でサービスマンやユーザーが手を触れる
際の安全性確保のために設けたものである。
【０００５】図５はこのようなスイッチング電源装置の
従来例を示す回路図である。
従来例を示す回路図である。
【０００６】第１の出力はダイオードＤ３、コンデンサ
Ｃ３によって整流平滑されて直流電圧Ｖ１となるが、そ
の出力端との間には、さらにオン・オフスイッチとして
ＰチャネルＭＯＳ＿ＦＥＴ（電界効果トランジスタＱ
２）が接続されている。電界効果トランジスタＱ２のゲ
ート・ソース間には抵抗Ｒ２が接続され、ゲートにはト
ランジスタＱ３のコレクタが接続される。機器側からの
制御信号（ＥＮＢ）は抵抗Ｒ４，Ｒ３を介してトランジ
スタＱ３のベースに入力される。
Ｃ３によって整流平滑されて直流電圧Ｖ１となるが、そ
の出力端との間には、さらにオン・オフスイッチとして
ＰチャネルＭＯＳ＿ＦＥＴ（電界効果トランジスタＱ
２）が接続されている。電界効果トランジスタＱ２のゲ
ート・ソース間には抵抗Ｒ２が接続され、ゲートにはト
ランジスタＱ３のコレクタが接続される。機器側からの
制御信号（ＥＮＢ）は抵抗Ｒ４，Ｒ３を介してトランジ
スタＱ３のベースに入力される。
【０００７】このような回路構成において、ＥＮＢ信号
が「ハイ」レベルの時、トランジスタＱ３がオンして、
電界効果トランジスタＱ２のゲートはほぼ０Ｖとなる。
したがって、電界効果トランジスタＱ２のゲート・ソー
ス間電圧が約−Ｖ１となり、電界効果トランジスタＱ２
が導通して出力端に電圧Ｖ１を供給する。ＥＮＢ信号が
「ロー」レベルの時、トランジスタＱ３がオフして、電
界効果トランジスタＱ２のゲートはＶ１となる。したが
って、電界効果トランジスタＱ２のゲート・ソース間電
圧が０となり、電界効果トランジスタＱ２が遮断して出
力端へは電力供給されなくなる。
が「ハイ」レベルの時、トランジスタＱ３がオンして、
電界効果トランジスタＱ２のゲートはほぼ０Ｖとなる。
したがって、電界効果トランジスタＱ２のゲート・ソー
ス間電圧が約−Ｖ１となり、電界効果トランジスタＱ２
が導通して出力端に電圧Ｖ１を供給する。ＥＮＢ信号が
「ロー」レベルの時、トランジスタＱ３がオフして、電
界効果トランジスタＱ２のゲートはＶ１となる。したが
って、電界効果トランジスタＱ２のゲート・ソース間電
圧が０となり、電界効果トランジスタＱ２が遮断して出
力端へは電力供給されなくなる。
【０００８】このような従来の多出力スイッチング電源
において、機器側の出力に大容量の負荷が接続されてい
る場合、ＥＮＢ信号が「ハイ」レベルになるとき、つま
り第１の出力のオン・オフスイッチがオンするときに
は、それまで約０Ｖとなっている容量に出力電圧Ｖ１が
印加される。そして、負荷の全容量が充電されるまでの
間、出力電流Ｉ１として過大な突入電流が流れ、電界効
果トランジスタＱ２が破損したり、またはその突入電流
によって他の出力電圧Ｖ２が異常に低下し、本体機器の
システムリセットが働いて、機器の動作が停止してしま
う等の問題がある。図６は従来例の回路での出力突入電
流を測定した波形を示す図である。この図から、出力突
入電流は最大２５Ａにまで達することがわかる。
において、機器側の出力に大容量の負荷が接続されてい
る場合、ＥＮＢ信号が「ハイ」レベルになるとき、つま
り第１の出力のオン・オフスイッチがオンするときに
は、それまで約０Ｖとなっている容量に出力電圧Ｖ１が
印加される。そして、負荷の全容量が充電されるまでの
間、出力電流Ｉ１として過大な突入電流が流れ、電界効
果トランジスタＱ２が破損したり、またはその突入電流
によって他の出力電圧Ｖ２が異常に低下し、本体機器の
システムリセットが働いて、機器の動作が停止してしま
う等の問題がある。図６は従来例の回路での出力突入電
流を測定した波形を示す図である。この図から、出力突
入電流は最大２５Ａにまで達することがわかる。
【０００９】このような突入電流を軽減するため、例え
ば特開平０５−２１９７３１公報に示されたように、直
流出力ラインの、スイッチ素子であるＭＯＳ＿ＦＥＴと
整流平滑回路との間に、直列に抵抗を挿入し、この抵抗
の両端の電圧が所定値を越えないようにＭＯＳ＿ＦＥＴ
の導通状態を制御するスイッチ素子制御回路を備える保
護回路を設けるという提案があった。
ば特開平０５−２１９７３１公報に示されたように、直
流出力ラインの、スイッチ素子であるＭＯＳ＿ＦＥＴと
整流平滑回路との間に、直列に抵抗を挿入し、この抵抗
の両端の電圧が所定値を越えないようにＭＯＳ＿ＦＥＴ
の導通状態を制御するスイッチ素子制御回路を備える保
護回路を設けるという提案があった。
【００１０】
【発明が解決しようとする課題】しかしながら、上記提
案では、出力ラインに直列に抵抗が挿入されているた
め、通常の動作時に、負荷電流によって電圧降下が生
じ、出力電圧の安定性が悪化する。しかも、上記抵抗で
は無駄な電力損失が生じてしまうことが問題となる。
案では、出力ラインに直列に抵抗が挿入されているた
め、通常の動作時に、負荷電流によって電圧降下が生
じ、出力電圧の安定性が悪化する。しかも、上記抵抗で
は無駄な電力損失が生じてしまうことが問題となる。
【００１１】また、容量性の負荷が出力に接続されてい
る場合、出力スイッチをオフしたとき負荷電流がない
と、出力電圧が低下せずに、電圧Ｖ１を維持した状態が
続いてしまい、第１の出力を電源とする本体機器の部品
が破損したり、機器の誤動作を招く恐れがある。
る場合、出力スイッチをオフしたとき負荷電流がない
と、出力電圧が低下せずに、電圧Ｖ１を維持した状態が
続いてしまい、第１の出力を電源とする本体機器の部品
が破損したり、機器の誤動作を招く恐れがある。
【００１２】この発明は上記の従来技術の課題を解決す
るためになされたもので、その目的とするところは、容
量性負荷が出力端に接続された場合にも、出力オン／オ
フスイッチの開閉時に安定した動作を行ない、かつ余分
な電力損出のない高品質で生産性に優れたスイッチング
電源装置を提供することにある。
るためになされたもので、その目的とするところは、容
量性負荷が出力端に接続された場合にも、出力オン／オ
フスイッチの開閉時に安定した動作を行ない、かつ余分
な電力損出のない高品質で生産性に優れたスイッチング
電源装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るスイッチング電源装置にあっては、トラ
ンスと、前記トランスの２次側の出力を整流平滑する整
流回路と、前記整流回路によって整流平滑された直流出
力ラインに直列に接続され、そのラインを開閉するスイ
ッチ素子と、外部からの制御信号に基づいて前記スイッ
チ素子の開閉を制御する制御回路と、前記スイッチ素子
と前記制御回路との間に接続され前記スイッチ素子の開
閉に伴う出力電流の変化を緩化する緩衝回路と、を備え
たことを特徴とする。
に本発明に係るスイッチング電源装置にあっては、トラ
ンスと、前記トランスの２次側の出力を整流平滑する整
流回路と、前記整流回路によって整流平滑された直流出
力ラインに直列に接続され、そのラインを開閉するスイ
ッチ素子と、外部からの制御信号に基づいて前記スイッ
チ素子の開閉を制御する制御回路と、前記スイッチ素子
と前記制御回路との間に接続され前記スイッチ素子の開
閉に伴う出力電流の変化を緩化する緩衝回路と、を備え
たことを特徴とする。
【００１４】ここで、前記スイッチ素子は、電界効果ト
ランジスタであり、前記制御回路は、前記外部からの制
御信号をそのベースに接続し、そのコレクタを抵抗を介
して前記電界効果トランジスタのゲートに接続したトラ
ンジスタであり、前記緩衝回路は、前記電界効果トラン
ジスタのゲート・ソース間に接続されたコンデンサと、
前記電界効果トランジスタのゲートと前記トランジスタ
のコレクタとの間に並列に接続された、ダイオード及び
抵抗と、を有することは好適である。
ランジスタであり、前記制御回路は、前記外部からの制
御信号をそのベースに接続し、そのコレクタを抵抗を介
して前記電界効果トランジスタのゲートに接続したトラ
ンジスタであり、前記緩衝回路は、前記電界効果トラン
ジスタのゲート・ソース間に接続されたコンデンサと、
前記電界効果トランジスタのゲートと前記トランジスタ
のコレクタとの間に並列に接続された、ダイオード及び
抵抗と、を有することは好適である。
【００１５】また、前記スイッチ素子に対する前記制御
回路からのオフ信号に伴い、前記直流出力ラインの出力
端からグランドに放電する放電回路を更に備えることも
好適である。
回路からのオフ信号に伴い、前記直流出力ラインの出力
端からグランドに放電する放電回路を更に備えることも
好適である。
【００１６】また、前記スイッチ素子は、第１の電界効
果トランジスタであり、前記制御回路は、前記外部から
の制御信号をそのベースに接続し、そのコレクタを抵抗
を介して前記第１の電界効果トランジスタのゲートに接
続したトランジスタであり、前記緩衝回路は、前記第１
の電界効果トランジスタのゲート・ソース間に接続され
たコンデンサと、前記第１の電界効果トランジスタのゲ
ートと前記トランジスタのコレクタとの間に並列に接続
された、ダイオード及び抵抗と、を有し、前記制御回路
のトランジスタのコレクタからの出力をゲートとし、ソ
ースをグランドにドレインを前記直流出力ラインの出力
端に接続された第２の電界効果トランジスタを更に備え
ることも好適である。
果トランジスタであり、前記制御回路は、前記外部から
の制御信号をそのベースに接続し、そのコレクタを抵抗
を介して前記第１の電界効果トランジスタのゲートに接
続したトランジスタであり、前記緩衝回路は、前記第１
の電界効果トランジスタのゲート・ソース間に接続され
たコンデンサと、前記第１の電界効果トランジスタのゲ
ートと前記トランジスタのコレクタとの間に並列に接続
された、ダイオード及び抵抗と、を有し、前記制御回路
のトランジスタのコレクタからの出力をゲートとし、ソ
ースをグランドにドレインを前記直流出力ラインの出力
端に接続された第２の電界効果トランジスタを更に備え
ることも好適である。
【００１７】前記第２の電界効果トランジスタのゲート
と、前記制御回路のトランジスタのコレクタとの間に積
分回路を挿入することも好適である。
と、前記制御回路のトランジスタのコレクタとの間に積
分回路を挿入することも好適である。
【００１８】
【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素等の相対
配置、数値などについては特に特定的な記載がない限り
は、本発明の範囲をそれらのみに限定する趣旨のもので
はない。
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素等の相対
配置、数値などについては特に特定的な記載がない限り
は、本発明の範囲をそれらのみに限定する趣旨のもので
はない。
【００１９】［第１の実施の形態］図１は、本発明の第
１の実施の形態としてのスイッチング電源装置を示す回
路図である。本装置は、第１の出力Ｖ１と第２の出力Ｖ
２の２つの出力を有する多出力スイッチング電源装置
で、第１の出力を本体機器からの制御信号（ＥＮＢ信
号）によってオン・オフするスイッチ回路を有する。
１の実施の形態としてのスイッチング電源装置を示す回
路図である。本装置は、第１の出力Ｖ１と第２の出力Ｖ
２の２つの出力を有する多出力スイッチング電源装置
で、第１の出力を本体機器からの制御信号（ＥＮＢ信
号）によってオン・オフするスイッチ回路を有する。
【００２０】トランスＴ１の１次巻線側には、交流入力
電源１とスイッチング素子Ｑ１、そして、このスイッチ
ング素子Ｑ１を制御する制御回路（制御ＩＣ）ＩＣ１が
設けられている。また、第２の出力Ｖ２はフォトカプラ
ＰＣ１によってその負荷変動等を補償されている。
電源１とスイッチング素子Ｑ１、そして、このスイッチ
ング素子Ｑ１を制御する制御回路（制御ＩＣ）ＩＣ１が
設けられている。また、第２の出力Ｖ２はフォトカプラ
ＰＣ１によってその負荷変動等を補償されている。
【００２１】Ｑ２は、第１の出力の整流平滑回路と出力
端との間に接続されたスイッチ素子としてのＰチャネル
ＭＯＳ＿ＦＥＴ（電界効果トランジスタ）であり、この
電界効果トランジスタＱ２のゲート・ソース間にコンデ
ンサＣ５が接続され、電界効果トランジスタＱ２のゲー
トとトランジスタＱ３のコレクタの間に抵抗Ｒ８とダイ
オードＤ５が並列に接続される。コンデンサＣ５、抵抗
Ｒ８及びダイオードＤ５は積分回路２として動作する。
端との間に接続されたスイッチ素子としてのＰチャネル
ＭＯＳ＿ＦＥＴ（電界効果トランジスタ）であり、この
電界効果トランジスタＱ２のゲート・ソース間にコンデ
ンサＣ５が接続され、電界効果トランジスタＱ２のゲー
トとトランジスタＱ３のコレクタの間に抵抗Ｒ８とダイ
オードＤ５が並列に接続される。コンデンサＣ５、抵抗
Ｒ８及びダイオードＤ５は積分回路２として動作する。
【００２２】また、Ｑ４は、ソースをグランドに、ドレ
インを抵抗Ｒ１０を介して第１の出力端に接続するＮチ
ャンネルＭＯＳ＿ＦＥＴ（電界効果トランジスタ）であ
って、トランジスタＱ３のコレクタが、抵抗Ｒ９を介し
て電界効果トランジスタＱ４のゲートに接続されてい
る。これらの抵抗Ｒ１０及び電界効果トランジスタＱ４
は、出力端に容量性負荷が接続される場合に、スイッチ
としての電界効果トランジスタＱ２をオフする際の出力
端の残留電圧を放電する放電回路３として動作する。
インを抵抗Ｒ１０を介して第１の出力端に接続するＮチ
ャンネルＭＯＳ＿ＦＥＴ（電界効果トランジスタ）であ
って、トランジスタＱ３のコレクタが、抵抗Ｒ９を介し
て電界効果トランジスタＱ４のゲートに接続されてい
る。これらの抵抗Ｒ１０及び電界効果トランジスタＱ４
は、出力端に容量性負荷が接続される場合に、スイッチ
としての電界効果トランジスタＱ２をオフする際の出力
端の残留電圧を放電する放電回路３として動作する。
【００２３】上記のような積分回路２、および放電回路
３をスイッチ素子である電界効果トランジスタＱ２の駆
動部に設けることによって、以下のような動作となる。
３をスイッチ素子である電界効果トランジスタＱ２の駆
動部に設けることによって、以下のような動作となる。
【００２４】本体機器からの制御信号（ＥＮＢ信号）が
「ロー」レベルの時には、トランジスタＱ３はオフして
おり、トランジスタＱ３のコレクタ電圧は第１の出力の
整流平滑電圧Ｖ１となり、電界効果トランジスタＱ２の
ゲート・ソース間はほぼ０Ｖとなって、スイッチがオフ
している。ここで、ＥＮＢ信号が「ハイ」レベルとなる
と、トランジスタＱ３がオンして、トランジスタＱ３の
コレクタは直ちに約０Ｖとなるが、電界効果トランジス
タＱ２のゲート電圧はコンデンサＣ５と抵抗Ｒ８の時定
数回路によって徐々に低下していく。スイッチ素子の電
界効果トランジスタＱ２のオン電圧−ＶＧＳ（ＯＮ）ま
で低下すると電界効果トランジスタＱ２は徐々に導通
し、出力端に接続された容量を充電し始める。したがっ
て、電界効果トランジスタＱ２のターンオン時の突入電
流を軽減することができる。また、この時、トランジス
タＱ３のコレクタ電圧が瞬時に０Ｖとなるため、直ちに
電界効果トランジスタＱ４はオフして放電回路３は開放
される。
「ロー」レベルの時には、トランジスタＱ３はオフして
おり、トランジスタＱ３のコレクタ電圧は第１の出力の
整流平滑電圧Ｖ１となり、電界効果トランジスタＱ２の
ゲート・ソース間はほぼ０Ｖとなって、スイッチがオフ
している。ここで、ＥＮＢ信号が「ハイ」レベルとなる
と、トランジスタＱ３がオンして、トランジスタＱ３の
コレクタは直ちに約０Ｖとなるが、電界効果トランジス
タＱ２のゲート電圧はコンデンサＣ５と抵抗Ｒ８の時定
数回路によって徐々に低下していく。スイッチ素子の電
界効果トランジスタＱ２のオン電圧−ＶＧＳ（ＯＮ）ま
で低下すると電界効果トランジスタＱ２は徐々に導通
し、出力端に接続された容量を充電し始める。したがっ
て、電界効果トランジスタＱ２のターンオン時の突入電
流を軽減することができる。また、この時、トランジス
タＱ３のコレクタ電圧が瞬時に０Ｖとなるため、直ちに
電界効果トランジスタＱ４はオフして放電回路３は開放
される。
【００２５】一方、ＥＮＢ信号が「ハイ」レベルから
「ロー」レベルになると、トランジスタＱ３はオフし、
約０Ｖであった電界効果トランジスタＱ２のゲート電圧
は、抵抗Ｒ２、ダイオードＤ５を介してコンデンサＣ５
を充電し、電界効果トランジスタＱ２のオン電圧−ＶＧ
Ｓ（ＯＮ）を越えると電界効果トランジスタＱ２はター
ンオフする。また、放電回路３は、トランジスタＱ３が
オフするため、抵抗Ｒ２，抵抗Ｒ９を介して電圧Ｖ１が
印加され電界効果トランジスタＱ４が導通して、出力端
の容量負荷の電荷を放電し始める。
「ロー」レベルになると、トランジスタＱ３はオフし、
約０Ｖであった電界効果トランジスタＱ２のゲート電圧
は、抵抗Ｒ２、ダイオードＤ５を介してコンデンサＣ５
を充電し、電界効果トランジスタＱ２のオン電圧−ＶＧ
Ｓ（ＯＮ）を越えると電界効果トランジスタＱ２はター
ンオフする。また、放電回路３は、トランジスタＱ３が
オフするため、抵抗Ｒ２，抵抗Ｒ９を介して電圧Ｖ１が
印加され電界効果トランジスタＱ４が導通して、出力端
の容量負荷の電荷を放電し始める。
【００２６】上記スイッチ動作において、電界効果トラ
ンジスタＱ２のゲートに設けた積分回路２が、スイッチ
のターンオン時、つまり積分回路の放電時には、抵抗Ｒ
８とコンデンサＣ５で決まる時定数に従っていることに
対して、スイッチのターンオフ時、つまり積分回路の充
電時には抵抗Ｒ２、ダイオードＤ５、コンデンサＣ５で
決まる時定数に従っていることが特徴である。Ｒ２に対
してＲ８を非常に大きな抵抗値に選べば、スイッチのタ
ーンオン時には、出力の突入電流をスイッチング電源装
置の過電流保護が動作する電流値以下に軽減でき、第２
の出力電圧が定格電圧以下に低下するといった問題を回
避出来る。また、スイッチのターンオフ時には、ＥＮＢ
信号が入力されてからオフするまでのタイムラグを軽減
でき、速やかに放電回路３によって出力電圧を降下する
ことが出来る。
ンジスタＱ２のゲートに設けた積分回路２が、スイッチ
のターンオン時、つまり積分回路の放電時には、抵抗Ｒ
８とコンデンサＣ５で決まる時定数に従っていることに
対して、スイッチのターンオフ時、つまり積分回路の充
電時には抵抗Ｒ２、ダイオードＤ５、コンデンサＣ５で
決まる時定数に従っていることが特徴である。Ｒ２に対
してＲ８を非常に大きな抵抗値に選べば、スイッチのタ
ーンオン時には、出力の突入電流をスイッチング電源装
置の過電流保護が動作する電流値以下に軽減でき、第２
の出力電圧が定格電圧以下に低下するといった問題を回
避出来る。また、スイッチのターンオフ時には、ＥＮＢ
信号が入力されてからオフするまでのタイムラグを軽減
でき、速やかに放電回路３によって出力電圧を降下する
ことが出来る。
【００２７】このような回路構成でのスイッチ動作を実
施したときの出力電圧および出力電流の波形を図２、図
３に示す。図２はターンオン時の波形であり、図３はタ
ーンオフ時の波形であり、共に、(Ａ)はＥＮＢ信号、
(Ｂ)は出力電圧波形、(Ｃ)は出力電流波形である。これ
らの図は、従来例として示した図６と同じ条件で電流の
変化を調べたものであり、図６と図２とを比較すれば明
らかなように出力の突入電流は１／８に低減することが
できた。
施したときの出力電圧および出力電流の波形を図２、図
３に示す。図２はターンオン時の波形であり、図３はタ
ーンオフ時の波形であり、共に、(Ａ)はＥＮＢ信号、
(Ｂ)は出力電圧波形、(Ｃ)は出力電流波形である。これ
らの図は、従来例として示した図６と同じ条件で電流の
変化を調べたものであり、図６と図２とを比較すれば明
らかなように出力の突入電流は１／８に低減することが
できた。
【００２８】このように、本実施の形態によれば、簡単
な回路構成でスイッチのオン時の突入電流を軽減するこ
とができ、スイッチ素子として定格電流値の小さな素子
を使用することが出来る。このため、装置全体としての
生産性を向上することができる。また、多出力電源の場
合にも、突入電流によって他の出力電圧の変動を引き起
こすことがなくなり、本体機器の誤動作等を回避するこ
とが可能である。と同時に、制御信号がオフした時のス
イッチターンオフのタイムラグを軽減し、速やかに出力
電圧が降下することが可能となる。また、このようなス
イッチ回路の構成とすることによって、スイッチング電
源装置の通常動作時に余分な電力損失が発生せず、さら
に出力電圧の安定性を損ねることなどがない。
な回路構成でスイッチのオン時の突入電流を軽減するこ
とができ、スイッチ素子として定格電流値の小さな素子
を使用することが出来る。このため、装置全体としての
生産性を向上することができる。また、多出力電源の場
合にも、突入電流によって他の出力電圧の変動を引き起
こすことがなくなり、本体機器の誤動作等を回避するこ
とが可能である。と同時に、制御信号がオフした時のス
イッチターンオフのタイムラグを軽減し、速やかに出力
電圧が降下することが可能となる。また、このようなス
イッチ回路の構成とすることによって、スイッチング電
源装置の通常動作時に余分な電力損失が発生せず、さら
に出力電圧の安定性を損ねることなどがない。
【００２９】［第２の実施の形態］図４は、本発明の第
２の実施の形態を示す回路図である。第１の実施の形態
の回路図に対して、放電回路３の電界効果トランジスタ
Ｑ４のゲートとグランド間にコンデンサＣ６を加えたも
のである。第１の実施の形態においては、スイッチのタ
ーンオフ時に、スイッチ素子である電界効果トランジス
タＱ２は、ＥＮＢ信号の入力に対して時間遅れをもって
オフするが、放電回路３はＥＮＢ信号の入力に対して直
ちに導通する。つまり、電界効果トランジスタＱ２、Ｑ
４が同時にオンしている時間が発生し、抵抗Ｒ１０での
損失となってしまう。
２の実施の形態を示す回路図である。第１の実施の形態
の回路図に対して、放電回路３の電界効果トランジスタ
Ｑ４のゲートとグランド間にコンデンサＣ６を加えたも
のである。第１の実施の形態においては、スイッチのタ
ーンオフ時に、スイッチ素子である電界効果トランジス
タＱ２は、ＥＮＢ信号の入力に対して時間遅れをもって
オフするが、放電回路３はＥＮＢ信号の入力に対して直
ちに導通する。つまり、電界効果トランジスタＱ２、Ｑ
４が同時にオンしている時間が発生し、抵抗Ｒ１０での
損失となってしまう。
【００３０】これに対し、本実施の形態ではコンデンサ
Ｃ６が設けられているため、抵抗Ｒ９とと共に積分回路
５として動作し、これにより、放電回路３が導通するタ
イミングを遅らせることができる。
Ｃ６が設けられているため、抵抗Ｒ９とと共に積分回路
５として動作し、これにより、放電回路３が導通するタ
イミングを遅らせることができる。
【００３１】従って、本実施の形態では、上記第１の実
施の形態の効果に加えて、更に余分な電力損失を抑える
という効果を有する。
施の形態の効果に加えて、更に余分な電力損失を抑える
という効果を有する。
【００３２】［他の実施形態］なお、上記実施の形態で
は、放電回路３の放電用トランジスタとしてＭＯＳ＿Ｆ
ＥＴを使用したが、これをバイポーラトランジスタを使
用しても同様の動作を行うことができる。
は、放電回路３の放電用トランジスタとしてＭＯＳ＿Ｆ
ＥＴを使用したが、これをバイポーラトランジスタを使
用しても同様の動作を行うことができる。
【００３３】また、上記実施の形態では、２出力のスイ
ッチング電源装置の例を説明したが、１出力または、３
出力以上のスイッチング電源装置についても適用でき
る。
ッチング電源装置の例を説明したが、１出力または、３
出力以上のスイッチング電源装置についても適用でき
る。
【００３４】
【発明の効果】以上説明してきたように、本発明によれ
ば、容量性負荷が出力端に接続された場合にも、出力オ
ン／オフスイッチの開閉時に安定した動作を行ない、か
つ余分な電力損出のない高品質で生産性に優れたスイッ
チング電源装置を提供することができる。
ば、容量性負荷が出力端に接続された場合にも、出力オ
ン／オフスイッチの開閉時に安定した動作を行ない、か
つ余分な電力損出のない高品質で生産性に優れたスイッ
チング電源装置を提供することができる。
【図１】本発明の第１の実施の形態としてのスイッチン
グ電源装置の構成を示す回路図である。
グ電源装置の構成を示す回路図である。
【図２】本発明の第１の実施の形態としてのスイッチン
グ電源装置の出力スイッチがオンするときの出力電圧、
出力電流を示す波形図である。
グ電源装置の出力スイッチがオンするときの出力電圧、
出力電流を示す波形図である。
【図３】本発明の第１の実施の形態としてのスイッチン
グ電源装置の出力スイッチがオフするときの出力電圧、
出力電流を示す波形図である。
グ電源装置の出力スイッチがオフするときの出力電圧、
出力電流を示す波形図である。
【図４】本発明の第２の実施の形態としてのスイッチン
グ電源装置の構成を示す回路図である。
グ電源装置の構成を示す回路図である。
【図５】スイッチング電源装置の従来例を示す回路図で
ある。
ある。
【図６】従来のスイッチング電源装置での出力スイッチ
がオンするときの出力突入電流を示す波形図である。
がオンするときの出力突入電流を示す波形図である。
１ 交流入力電源 ２ 出力スイッチの積分回路 ３ 放電回路 ４ 放電回路の入力積分回路 ５ ２次側のグランド点（フレームグランド） Ｒ１〜Ｒ１０ 抵抗 Ｃ１〜Ｃ６ コンデンサ Ｄ１〜Ｄ５ ダイオード Ｑ１ スイッチング素子（ＦＥＴ） Ｑ２ ＰチャネルＭＯＳ＿ＦＥＴ Ｑ３ トランジスタ Ｑ４ ＮチャネルＭＯＳ＿ＦＥＴ Ｔ１ トランス ＩＣ１ 制御回路（制御ＩＣ） ＩＣ２ シャントレギュレータ ＰＣ１ フォトカブラ Ｖ１ 第１の出力 Ｖ２ 第２の出力
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G065 DA06 FA02 GA02 HA04 JA01 KA01 KA05 KA08 LA01 MA01 MA03 MA07 MA10 NA01 NA02 NA05 NA06 5H410 CC03 DD02 DD09 DD10 EA11 EB09 EB40 FF03 FF25 LL07 5H730 AA14 BB43 BB57 CC01 DD04 EE02 EE07 EE73 FD01 FF19 FG05 VV01 XC09
Claims (5)
- 【請求項１】トランスと、 前記トランスの２次側の出力を整流平滑する整流回路
と、 前記整流回路によって整流平滑された直流出力ラインに
直列に接続され、そのラインを開閉するスイッチ素子
と、 外部からの制御信号に基づいて前記スイッチ素子の開閉
を制御する制御回路と、 前記スイッチ素子と前記制御回路との間に接続され前記
スイッチ素子の開閉に伴う出力電流の変化を緩化する緩
衝回路と、 を備えたことを特徴とするスイッチング電源装置。 - 【請求項２】前記スイッチ素子は、電界効果トランジス
タであり、 前記制御回路は、前記外部からの制御信号をそのベース
に接続し、そのコレクタを抵抗を介して前記電界効果ト
ランジスタのゲートに接続したトランジスタであり、 前記緩衝回路は、 前記電界効果トランジスタのゲート・ソース間に接続さ
れたコンデンサと、 前記電界効果トランジスタのゲートと前記トランジスタ
のコレクタとの間に並列に接続された、ダイオード及び
抵抗と、 を有することを特徴とする請求項１に記載のスイッチン
グ電源装置。 - 【請求項３】前記スイッチ素子に対する前記制御回路か
らのオフ信号に伴い、前記直流出力ラインの出力端から
グランドに放電する放電回路を更に備えることを特徴と
する請求項１に記載のスイッチング電源装置。 - 【請求項４】前記スイッチ素子は、第１の電界効果トラ
ンジスタであり、 前記制御回路は、前記外部からの制御信号をそのベース
に接続し、そのコレクタを抵抗を介して前記第１の電界
効果トランジスタのゲートに接続したトランジスタであ
り、 前記緩衝回路は、 前記第１の電界効果トランジスタのゲート・ソース間に
接続されたコンデンサと、 前記第１の電界効果トランジスタのゲートと前記トラン
ジスタのコレクタとの間に並列に接続された、ダイオー
ド及び抵抗と、 を有し、 前記制御回路のトランジスタのコレクタからの出力をゲ
ートとし、ソースをグランドにドレインを前記直流出力
ラインの出力端に接続された第２の電界効果トランジス
タを更に備えることを特徴とする請求項１に記載のスイ
ッチング電源装置。 - 【請求項５】前記第２の電界効果トランジスタのゲート
と、前記制御回路のトランジスタのコレクタとの間に積
分回路を挿入することを特徴とする請求項４に記載のス
イッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10299807A JP2000134918A (ja) | 1998-10-21 | 1998-10-21 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10299807A JP2000134918A (ja) | 1998-10-21 | 1998-10-21 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000134918A true JP2000134918A (ja) | 2000-05-12 |
Family
ID=17877175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10299807A Withdrawn JP2000134918A (ja) | 1998-10-21 | 1998-10-21 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000134918A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478842B1 (ko) * | 2002-10-02 | 2005-03-25 | 엘지전자 주식회사 | 출력전압 원격 제어회로 |
| JP2007014064A (ja) * | 2005-06-28 | 2007-01-18 | Seiko Instruments Inc | 電子機器 |
| JP2008253105A (ja) * | 2007-03-30 | 2008-10-16 | Denso Corp | 放電回路 |
| CN108923672A (zh) * | 2018-06-07 | 2018-11-30 | 广州市普今电子科技有限公司 | 一种提升启动负载能力的修正正弦波逆变器 |
| JP2021512581A (ja) * | 2018-03-21 | 2021-05-13 | ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド | 給電装置、及び車両コントローラ用バックアップ電源 |
-
1998
- 1998-10-21 JP JP10299807A patent/JP2000134918A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478842B1 (ko) * | 2002-10-02 | 2005-03-25 | 엘지전자 주식회사 | 출력전압 원격 제어회로 |
| JP2007014064A (ja) * | 2005-06-28 | 2007-01-18 | Seiko Instruments Inc | 電子機器 |
| JP2008253105A (ja) * | 2007-03-30 | 2008-10-16 | Denso Corp | 放電回路 |
| JP2021512581A (ja) * | 2018-03-21 | 2021-05-13 | ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド | 給電装置、及び車両コントローラ用バックアップ電源 |
| US11289939B2 (en) | 2018-03-21 | 2022-03-29 | Jing-Jin Electric Technologies Co., Ltd. | Power supply apparatus and standby power source for controller for vehicle |
| JP7073508B2 (ja) | 2018-03-21 | 2022-05-23 | ジン－ジン エレクトリック テクノロジーズ カンパニー リミテッド | 給電装置、及び車両コントローラ用バックアップ電源 |
| CN108923672A (zh) * | 2018-06-07 | 2018-11-30 | 广州市普今电子科技有限公司 | 一种提升启动负载能力的修正正弦波逆变器 |
| CN108923672B (zh) * | 2018-06-07 | 2024-04-16 | 广州市普今电子科技有限公司 | 一种提升启动负载能力的修正正弦波逆变器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6813171B2 (en) | Dissipative clamping of an electrical circuit with a clamp voltage varied in response to an input voltage | |
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| US7592790B2 (en) | Start-up circuit with feedforward compensation for power converters | |
| US7859864B2 (en) | Switching power supply device | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| EP0925637B1 (en) | A switched-mode power supply control circuit | |
| US20090140712A1 (en) | Self-supply circuit and method for a voltage converter | |
| US20210119526A1 (en) | Partial zero voltage switching (zvs) for flyback power converter and method therefor | |
| WO2009010802A2 (en) | Forward power converters | |
| JP6193029B2 (ja) | スイッチング素子駆動電源回路 | |
| KR101021993B1 (ko) | 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치 | |
| US6002598A (en) | Switched-mode power supply having an improved start-up circuit | |
| KR20120131521A (ko) | 전력 공급 장치 및 그 구동 방법 | |
| US20140119059A1 (en) | Split current mirror line sensing | |
| US6154377A (en) | Method and apparatus reducing overshoot in a power supply controller | |
| US20030198066A1 (en) | Switching power supply | |
| JP2000134918A (ja) | スイッチング電源装置 | |
| JP4717625B2 (ja) | 同期整流回路 | |
| JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
| JP4465713B2 (ja) | スイッチング電源装置及び同期整流回路 | |
| JPH10257759A (ja) | スイッチング電源回路 | |
| JPH06197468A (ja) | 充電装置 | |
| JPH10108457A (ja) | スイッチング電源用制御回路 | |
| JP3452745B2 (ja) | スイッチング電源 | |
| JPH08126313A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |