JP2000132504A - バス調停システム及びバス調停方法 - Google Patents
バス調停システム及びバス調停方法Info
- Publication number
- JP2000132504A JP2000132504A JP10307021A JP30702198A JP2000132504A JP 2000132504 A JP2000132504 A JP 2000132504A JP 10307021 A JP10307021 A JP 10307021A JP 30702198 A JP30702198 A JP 30702198A JP 2000132504 A JP2000132504 A JP 2000132504A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- request
- devices
- permitted
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 バスの占有時間をより短くする。
【解決手段】 ポイントａのように競合した使用要求に
ついて、共通バスの使用を許可するポイントｂの直後の
ポイントｃにおいて、その共通バスの使用が次に許可さ
れる装置を通知する。マスタデバイス２１がバス要求信
号６１を解除してバスを解放するよりも前のポイントｃ
において、その共通バスの使用が次に許可される装置を
予め通知するので、マスタデバイス内において事前に内
部処理を行うことができる。その内部処理の分だけバス
の占有時間を短くすることができる。
ついて、共通バスの使用を許可するポイントｂの直後の
ポイントｃにおいて、その共通バスの使用が次に許可さ
れる装置を通知する。マスタデバイス２１がバス要求信
号６１を解除してバスを解放するよりも前のポイントｃ
において、その共通バスの使用が次に許可される装置を
予め通知するので、マスタデバイス内において事前に内
部処理を行うことができる。その内部処理の分だけバス
の占有時間を短くすることができる。
Description
【０００１】
【発明の属する技術分野】本発明はバス調停システム及
びバス調停方法に関し、特に複数２の装置に共通に設け
られた共通バスについてそれら複数の装置からの使用要
求が競合したときにその使用要求の調停を行うバス調停
システム及びバス調停方法に関する。
びバス調停方法に関し、特に複数２の装置に共通に設け
られた共通バスについてそれら複数の装置からの使用要
求が競合したときにその使用要求の調停を行うバス調停
システム及びバス調停方法に関する。
【０００２】
【従来の技術】従来、この種のバス調停システムにおい
ては、バスを使用するマスタデバイスとバスアービタ回
路（バス調停回路）との間で、バスの使用を要求するた
めのバス要求信号及びバスの使用を許可するためのバス
許可信号を授受することによって、競合した使用要求の
調停が行われる。
ては、バスを使用するマスタデバイスとバスアービタ回
路（バス調停回路）との間で、バスの使用を要求するた
めのバス要求信号及びバスの使用を許可するためのバス
許可信号を授受することによって、競合した使用要求の
調停が行われる。
【０００３】この場合、複数のマスタデバイスからのバ
ス使用の要求が競合した時には、現在バスを使用してい
るマスタデバイスがバス要求信号を解除してバスを解放
した後、バスアービタ回路からバス許可信号が送出され
る。したがって、次にバスを使用するマスタデバイス
は、現在バスを使用しているマスタデバイスがバス要求
信号を解除してバスを解放してから、バスアービタ回路
からのバス許可信号を受取って初めて自分自身にバスの
使用が許可されたことを知ることになる。
ス使用の要求が競合した時には、現在バスを使用してい
るマスタデバイスがバス要求信号を解除してバスを解放
した後、バスアービタ回路からバス許可信号が送出され
る。したがって、次にバスを使用するマスタデバイス
は、現在バスを使用しているマスタデバイスがバス要求
信号を解除してバスを解放してから、バスアービタ回路
からのバス許可信号を受取って初めて自分自身にバスの
使用が許可されたことを知ることになる。
【０００４】すなわち図５のポイントａに示されている
ように複数のマスタデバイス１〜ｎからのバス使用の要
求が競合した場合、同図のポイントｆに示されているよ
うにマスタデバイス１がバスを解放してから、同図のポ
イントｇに示されているようにバスアービタ回路１から
のマスタデバイス２へのバス許可信号が出力されて初め
てバスの使用が認められたことを知るのである。
ように複数のマスタデバイス１〜ｎからのバス使用の要
求が競合した場合、同図のポイントｆに示されているよ
うにマスタデバイス１がバスを解放してから、同図のポ
イントｇに示されているようにバスアービタ回路１から
のマスタデバイス２へのバス許可信号が出力されて初め
てバスの使用が認められたことを知るのである。
【０００５】
【発明が解決しようとする課題】上述した従来のバス調
停システムでは、マスタデバイスは、バスアービタ回路
からのバス許可信号が出力されてから処理を開始するし
かない。バス許可信号を受取ってから行われる処理の中
には事前に処理できる内部処理も含まれているにもかか
わらず、その処理を行えないので、その分だけバスの占
有時間が長くなるという欠点がある。
停システムでは、マスタデバイスは、バスアービタ回路
からのバス許可信号が出力されてから処理を開始するし
かない。バス許可信号を受取ってから行われる処理の中
には事前に処理できる内部処理も含まれているにもかか
わらず、その処理を行えないので、その分だけバスの占
有時間が長くなるという欠点がある。
【０００６】ここで、特開平３−１１６３５１号公報に
は、通信要求時にバス上の通信要求の状態に基づき通信
を行う順番を認識し、通信開始の順番がきたことを計数
により認識し、通信を開始することにより、バス調停を
集中管理する手段を不要にする技術が記載されている。
また、特開平３−１０１５８６号公報には、通信装置の
共通バス使用要求の優先順位をアービタ装置内部で共通
データバスのトラフィック状態に合わせてダイナミック
に変更することにより、中央処理装置の負荷の軽減及び
交換機システム全体でみた処理能力を向上させる技術が
記載されている。しかしながら、これら両公報に記載さ
れている技術によってバスの占有時間を短くすることは
できず、上述した従来技術の欠点を解決することはでき
ない。
は、通信要求時にバス上の通信要求の状態に基づき通信
を行う順番を認識し、通信開始の順番がきたことを計数
により認識し、通信を開始することにより、バス調停を
集中管理する手段を不要にする技術が記載されている。
また、特開平３−１０１５８６号公報には、通信装置の
共通バス使用要求の優先順位をアービタ装置内部で共通
データバスのトラフィック状態に合わせてダイナミック
に変更することにより、中央処理装置の負荷の軽減及び
交換機システム全体でみた処理能力を向上させる技術が
記載されている。しかしながら、これら両公報に記載さ
れている技術によってバスの占有時間を短くすることは
できず、上述した従来技術の欠点を解決することはでき
ない。
【０００７】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はバスの占有時
間をより短くすることのできるバス調停システム及びバ
ス調停方法を提供することである。
るためになされたものであり、その目的はバスの占有時
間をより短くすることのできるバス調停システム及びバ
ス調停方法を提供することである。
【０００８】
【課題を解決するための手段】本発明によるバス調停シ
ステムは、第１及び第２の装置に共通に設けられた共通
バスについて前記第１及び第２の装置からの使用要求が
競合したとき該使用要求の調停を行うバス調停システム
であって、前記共通バスの使用を許可した後、前記共通
バスの使用が次に許可される装置を予め通知する通知制
御手段を含むことを特徴とする。また、前記通知制御手
段は、前記共通バスの使用が許可された第１の装置を特
定する情報を前記第１及び第２の装置に共通に設けられ
た通知専用バスに送出した直後に前記共通バスの使用が
次に許可される第２の装置を特定する情報を該通知専用
バスに送出することを特徴とする。そして、前記通知制
御手段は、前記第１の装置の使用要求の解除に応答して
前記第２の装置に前記共通バスの使用を許可するタイミ
ングを示すタイミング信号を送出することを特徴とす
る。さらに、前記タイミング信号は、前記第１及び第２
の装置に共通に設けられた信号線によって伝達されるこ
とを特徴とする。
ステムは、第１及び第２の装置に共通に設けられた共通
バスについて前記第１及び第２の装置からの使用要求が
競合したとき該使用要求の調停を行うバス調停システム
であって、前記共通バスの使用を許可した後、前記共通
バスの使用が次に許可される装置を予め通知する通知制
御手段を含むことを特徴とする。また、前記通知制御手
段は、前記共通バスの使用が許可された第１の装置を特
定する情報を前記第１及び第２の装置に共通に設けられ
た通知専用バスに送出した直後に前記共通バスの使用が
次に許可される第２の装置を特定する情報を該通知専用
バスに送出することを特徴とする。そして、前記通知制
御手段は、前記第１の装置の使用要求の解除に応答して
前記第２の装置に前記共通バスの使用を許可するタイミ
ングを示すタイミング信号を送出することを特徴とす
る。さらに、前記タイミング信号は、前記第１及び第２
の装置に共通に設けられた信号線によって伝達されるこ
とを特徴とする。
【０００９】本発明によるバス調停方法は、第１及び第
２の装置に共通に設けられた共通バスについて前記第１
及び第２の装置からの使用要求が競合したとき該使用要
求の調停を行うバス調停方法であって、前記共通バスの
使用を許可するステップと、このステップの後、前記共
通バスの使用が次に許可される装置を予め通知するステ
ップとを含むことを特徴とする。
２の装置に共通に設けられた共通バスについて前記第１
及び第２の装置からの使用要求が競合したとき該使用要
求の調停を行うバス調停方法であって、前記共通バスの
使用を許可するステップと、このステップの後、前記共
通バスの使用が次に許可される装置を予め通知するステ
ップとを含むことを特徴とする。
【００１０】要するに本バス調停システムでは、共通デ
ータバスに接続される複数のマスタデバイスと、そのマ
スタデバイスからのバス使用要求について優先順位に従
って調停を行うバスアービタ回路とを有する電子機器に
おいて、複数のマスタデバイスからのバス要求が競合し
た時、現在バスを使用しているマスタデバイスを事前に
通知しているのである。このため各マスタデバイスは、
バスの使用が実際に許可される前に必要な内部処理を行
うことができ、バスの占有時間をより短くすることがで
きるのである。
ータバスに接続される複数のマスタデバイスと、そのマ
スタデバイスからのバス使用要求について優先順位に従
って調停を行うバスアービタ回路とを有する電子機器に
おいて、複数のマスタデバイスからのバス要求が競合し
た時、現在バスを使用しているマスタデバイスを事前に
通知しているのである。このため各マスタデバイスは、
バスの使用が実際に許可される前に必要な内部処理を行
うことができ、バスの占有時間をより短くすることがで
きるのである。
【００１１】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
【００１２】図２は本発明によるバス調停システムの実
施の一形態を示すブロック図である。同図において、本
システムは、共通データバス３に接続されるｎ個のマス
タデバイス２１〜２ｎ（ｎは２以上の整数）と、バス要
求信号６１〜６ｎを受けてバス使用の優先順位を決定す
るバスアービタ回路１とを含んで構成されている。また
本システムでは、バスアービタ回路１から出力される現
在のバスの使用と次のバスを使用できるマスタデバイス
のデバイス番号を示すＡＣＫ−ＶＥＣＴＯＲバス４と、
夫々のタイミングをはかるＡＣＫ−ＴＩＭＩＮＧ信号５
とを使用する。バス要求信号６１〜６ｎは、ｎ個のマス
タデバイス２１〜２ｎから出力され、共通データバス３
の使用を要求するための信号である。
施の一形態を示すブロック図である。同図において、本
システムは、共通データバス３に接続されるｎ個のマス
タデバイス２１〜２ｎ（ｎは２以上の整数）と、バス要
求信号６１〜６ｎを受けてバス使用の優先順位を決定す
るバスアービタ回路１とを含んで構成されている。また
本システムでは、バスアービタ回路１から出力される現
在のバスの使用と次のバスを使用できるマスタデバイス
のデバイス番号を示すＡＣＫ−ＶＥＣＴＯＲバス４と、
夫々のタイミングをはかるＡＣＫ−ＴＩＭＩＮＧ信号５
とを使用する。バス要求信号６１〜６ｎは、ｎ個のマス
タデバイス２１〜２ｎから出力され、共通データバス３
の使用を要求するための信号である。
【００１３】図２中の各部の動作を示す波形が図１に示
されている。図中のポイントａにおいて、複数のマスタ
デバイス２１〜２ｎから、共通データバス３の使用を要
求するバス要求信号６１〜６ｎが競合した場合、バスア
ービタ回路１からバスの使用優先順位に従って、ポイン
トｂにおいてＡＣＫ−ＶＥＣＴＯＲバス４にデバイス番
号“１”を示す信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信
号５のレベルを“１”から“０”に変化させるタイミン
グで、マスタデバイス２１に対して共通データバス３の
使用を許可する。
されている。図中のポイントａにおいて、複数のマスタ
デバイス２１〜２ｎから、共通データバス３の使用を要
求するバス要求信号６１〜６ｎが競合した場合、バスア
ービタ回路１からバスの使用優先順位に従って、ポイン
トｂにおいてＡＣＫ−ＶＥＣＴＯＲバス４にデバイス番
号“１”を示す信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信
号５のレベルを“１”から“０”に変化させるタイミン
グで、マスタデバイス２１に対して共通データバス３の
使用を許可する。
【００１４】次に、ポイントｃにおいてＡＣＫ−ＶＥＣ
ＴＯＲバス４にデバイス番号“２”を示す信号を出力
し、ＡＣＫ−ＴＩＭＩＮＧ信号５のレベルを“０”から
“１”に変化させるタイミングで、次にバスを使用でき
るマスタデバイスがマスタデバイス２２であることを通
知する。そして、マスタデバイス２１がバス要求信号６
１を解除したことによって、バスアービタ回路１はマス
タデバイス２１が共通データバス３を解放したと判断
し、ポイントｄにおいてＡＣＫ−ＶＥＣＴＯＲバス４に
デバイス番号“２”を示す信号を出力したまま、ＡＣＫ
−ＴＩＭＩＮＧ信号５のレベルを“１”から“０”に変
化させるタイミングで、マスタデバイス２２に対して共
通データバス３の使用許可を通知する。
ＴＯＲバス４にデバイス番号“２”を示す信号を出力
し、ＡＣＫ−ＴＩＭＩＮＧ信号５のレベルを“０”から
“１”に変化させるタイミングで、次にバスを使用でき
るマスタデバイスがマスタデバイス２２であることを通
知する。そして、マスタデバイス２１がバス要求信号６
１を解除したことによって、バスアービタ回路１はマス
タデバイス２１が共通データバス３を解放したと判断
し、ポイントｄにおいてＡＣＫ−ＶＥＣＴＯＲバス４に
デバイス番号“２”を示す信号を出力したまま、ＡＣＫ
−ＴＩＭＩＮＧ信号５のレベルを“１”から“０”に変
化させるタイミングで、マスタデバイス２２に対して共
通データバス３の使用許可を通知する。
【００１５】次にポイントｅにおいて、ＡＣＫ−ＶＥＣ
ＴＯＲバス４にデバイス番号“ｎ”を示す信号を出力
し、ＡＣＫ−ＴＩＭＩＮＧ信号５のレベルを“０”から
“１”に変化させるタイミングで、次にバスを使用でき
るマスタデバイスがマスタデバイス２ｎであることを通
知する。このように本システムでは、次に共通データバ
スの使用が許可されるデバイスを事前に通知することが
できるのである。よって、マスタデバイス内において事
前に内部処理を行うことができ、その分だけバスの占有
時間を短くすることができるのである。
ＴＯＲバス４にデバイス番号“ｎ”を示す信号を出力
し、ＡＣＫ−ＴＩＭＩＮＧ信号５のレベルを“０”から
“１”に変化させるタイミングで、次にバスを使用でき
るマスタデバイスがマスタデバイス２ｎであることを通
知する。このように本システムでは、次に共通データバ
スの使用が許可されるデバイスを事前に通知することが
できるのである。よって、マスタデバイス内において事
前に内部処理を行うことができ、その分だけバスの占有
時間を短くすることができるのである。
【００１６】次に、図２中のバスアービタ回路１の構成
例について図３を参照して説明する。同図に示されてい
るように、バスアービタ回路１は、バスの優先順位を決
定するバス優先順位決定回路７と、バス要求信号の解除
を監視するバス要求解除監視回路８と、上述したＡＣＫ
−ＴＩＭＩＮＧ信号を生成するＡＣＫ−ＴＩＭＩＮＧ信
号生成回路９とを含んで構成されている。かかる構成か
らなるバスアービタ回路１の動作について、図１をも参
照して説明する。
例について図３を参照して説明する。同図に示されてい
るように、バスアービタ回路１は、バスの優先順位を決
定するバス優先順位決定回路７と、バス要求信号の解除
を監視するバス要求解除監視回路８と、上述したＡＣＫ
−ＴＩＭＩＮＧ信号を生成するＡＣＫ−ＴＩＭＩＮＧ信
号生成回路９とを含んで構成されている。かかる構成か
らなるバスアービタ回路１の動作について、図１をも参
照して説明する。
【００１７】図１中のポイントａに示されているよう
に、複数のマスタデバイス２１〜２ｎから共通データバ
ス３の使用を要求するバス要求信号６１〜６ｎが競合し
た場合、バス優先順位決定回路７は、予め定められてい
る優先順位に従ってＡＣＫ−ＶＥＣＴＯＲバス４にデバ
イス番号“１”を示す信号を出力すると共に、バス要求
解除監視回路８及びＡＣＫ−ＴＩＭＩＮＧ信号生成回路
９に対してバス優先決定信号１０を出力する。
に、複数のマスタデバイス２１〜２ｎから共通データバ
ス３の使用を要求するバス要求信号６１〜６ｎが競合し
た場合、バス優先順位決定回路７は、予め定められてい
る優先順位に従ってＡＣＫ−ＶＥＣＴＯＲバス４にデバ
イス番号“１”を示す信号を出力すると共に、バス要求
解除監視回路８及びＡＣＫ−ＴＩＭＩＮＧ信号生成回路
９に対してバス優先決定信号１０を出力する。
【００１８】次に、ポイントｂに示されているように、
ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９は、バス優先決定
信号１０を検出すると、ＡＣＫ−ＴＩＭＩＮＧ信号５を
“１”から“０”に変化させて、マスタデバイス２１に
対して共通データバス３の使用許可を通知する。これと
同時に、バス要求解除監視回路８も同様にバス優先決定
信号１０を検出すると、バス優先順位決定回路７からの
ＡＣＫ−ＶＥＣＴＯＲバス４の内容を保持し、その値に
従って入力されるバス要求信号６１のバス要求の解除を
監視する。
ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９は、バス優先決定
信号１０を検出すると、ＡＣＫ−ＴＩＭＩＮＧ信号５を
“１”から“０”に変化させて、マスタデバイス２１に
対して共通データバス３の使用許可を通知する。これと
同時に、バス要求解除監視回路８も同様にバス優先決定
信号１０を検出すると、バス優先順位決定回路７からの
ＡＣＫ−ＶＥＣＴＯＲバス４の内容を保持し、その値に
従って入力されるバス要求信号６１のバス要求の解除を
監視する。
【００１９】次に、ポイントｃに示されているように、
バス優先順位決定回路７はＡＣＫ−ＴＩＭＩＮＧ信号５
の“０”を検出すると、次にバスを使用できるデバイス
がマスタデバイス２２であることを通知するために、Ａ
ＣＫ−ＶＥＣＴＯＲバス４にデバイス番号“２”を示す
信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９に
対して次バス優先決定信号１１を出力する。ＡＣＫ−Ｔ
ＩＭＩＮＧ信号生成回路９は、その信号に従いＡＣＫ−
ＴＩＭＩＮＧ信号５を“０”から“１”に変化させ、マ
スタデバイス２２に対して、次に共通データバス３を使
用できる旨を通知する。
バス優先順位決定回路７はＡＣＫ−ＴＩＭＩＮＧ信号５
の“０”を検出すると、次にバスを使用できるデバイス
がマスタデバイス２２であることを通知するために、Ａ
ＣＫ−ＶＥＣＴＯＲバス４にデバイス番号“２”を示す
信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９に
対して次バス優先決定信号１１を出力する。ＡＣＫ−Ｔ
ＩＭＩＮＧ信号生成回路９は、その信号に従いＡＣＫ−
ＴＩＭＩＮＧ信号５を“０”から“１”に変化させ、マ
スタデバイス２２に対して、次に共通データバス３を使
用できる旨を通知する。
【００２０】次に、ポイントｆに示されているように、
最初に共通データバス４の使用権を与えたマスタデバイ
ス２１がバス要求信号６１を“０”に変化させたことに
よってバス要求解除監視回路８はバス優先決定回路７に
対してバス要求解除信号１２を出力する。バス優先順位
決定回路７は、バス要求解除信号１２を検出すると、Ａ
ＣＫ−ＴＩＭＩＮＧ信号生成回路９に対してバス優先決
定信号１０を出力する。これにより、ポイントｄに示さ
れているように、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９
は、ＡＣＫ−ＴＩＭＩＮＧ信号５を“１”から“０”に
変化させ、マスタデバイス２２に対して共通データバス
３の使用の許可を通知する。
最初に共通データバス４の使用権を与えたマスタデバイ
ス２１がバス要求信号６１を“０”に変化させたことに
よってバス要求解除監視回路８はバス優先決定回路７に
対してバス要求解除信号１２を出力する。バス優先順位
決定回路７は、バス要求解除信号１２を検出すると、Ａ
ＣＫ−ＴＩＭＩＮＧ信号生成回路９に対してバス優先決
定信号１０を出力する。これにより、ポイントｄに示さ
れているように、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９
は、ＡＣＫ−ＴＩＭＩＮＧ信号５を“１”から“０”に
変化させ、マスタデバイス２２に対して共通データバス
３の使用の許可を通知する。
【００２１】次に、ポイントｅに示されているように、
バス優先順位決定回路７はＡＣＫ−ＴＩＭＩＮＧ信号５
の“０”を検出すると、次にバスを使用できるデバイス
がマスタデバイス２ｎであることを通知するために、Ａ
ＣＫ−ＶＥＣＴＯＲバス４にデバイス番号“ｎ”を示す
信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９に
対して次バス優先決定信号１１を出力する。ＡＣＫ−Ｔ
ＩＭＩＮＧ信号生成回路９は、その信号に従いＡＣＫ−
ＴＩＭＩＮＧ信号５を“０”から“１”に変化させ、マ
スタデバイス２ｎに対して、次に共通データバス３を使
用できる旨を通知する。
バス優先順位決定回路７はＡＣＫ−ＴＩＭＩＮＧ信号５
の“０”を検出すると、次にバスを使用できるデバイス
がマスタデバイス２ｎであることを通知するために、Ａ
ＣＫ−ＶＥＣＴＯＲバス４にデバイス番号“ｎ”を示す
信号を出力し、ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９に
対して次バス優先決定信号１１を出力する。ＡＣＫ−Ｔ
ＩＭＩＮＧ信号生成回路９は、その信号に従いＡＣＫ−
ＴＩＭＩＮＧ信号５を“０”から“１”に変化させ、マ
スタデバイス２ｎに対して、次に共通データバス３を使
用できる旨を通知する。
【００２２】以上のように本システムによれば、使用要
求が解除されて実際にバスを使用できるよりも前に、次
にバスを使用できるマスタデバイスを通知することがで
きるのである。つまり本システムにおいては、共通バス
の使用を許可するステップと、このステップの後、その
共通バスの使用が次に許可される装置を予め通知するス
テップとを含むバス調停方法が行われているのである。
求が解除されて実際にバスを使用できるよりも前に、次
にバスを使用できるマスタデバイスを通知することがで
きるのである。つまり本システムにおいては、共通バス
の使用を許可するステップと、このステップの後、その
共通バスの使用が次に許可される装置を予め通知するス
テップとを含むバス調停方法が行われているのである。
【００２３】ここで、図３中のバス優先決定回路７、バ
ス要求解除監視回路８及びＡＣＫ−ＴＩＭＩＮＧ信号生
成回路９の各内部構成例について説明する。
ス要求解除監視回路８及びＡＣＫ−ＴＩＭＩＮＧ信号生
成回路９の各内部構成例について説明する。
【００２４】バス優先決定回路７においては、バス要求
信号６１〜６ｎが競合した場合には予め定められたアル
ゴリズムに従い、バスの使用を許可するマスタデバイス
を決定する。このアルゴリズムには、ラウンドロビン方
式、ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅ
ｄ）方式等、周知の調停アルゴリズムを用いることがで
きる。そして、この決定されたマスタデバイスのデバイ
ス番号をＡＣＫ−ＶＥＣＴＯＲバス４に送出する。
信号６１〜６ｎが競合した場合には予め定められたアル
ゴリズムに従い、バスの使用を許可するマスタデバイス
を決定する。このアルゴリズムには、ラウンドロビン方
式、ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅ
ｄ）方式等、周知の調停アルゴリズムを用いることがで
きる。そして、この決定されたマスタデバイスのデバイ
ス番号をＡＣＫ−ＶＥＣＴＯＲバス４に送出する。
【００２５】また、バス優先決定回路７は、入力される
ＡＣＫ−ＴＩＭＩＮＧ信号５を保持する保持回路を有
し、この保持回路の出力を次バス優先決定信号１１とす
る。この保持回路には、周知のＤ型フリップフロップを
用いれば良い。
ＡＣＫ−ＴＩＭＩＮＧ信号５を保持する保持回路を有
し、この保持回路の出力を次バス優先決定信号１１とす
る。この保持回路には、周知のＤ型フリップフロップを
用いれば良い。
【００２６】図４はバス要求解除監視回路８の内部構成
例を示すブロック図である。同図において、バス優先決
定回路７からＡＣＫ−ＶＥＣＴＯＲバス４に送出された
デバイス番号は、デコーダ８１においてデコードされ
る。そして、このデコード出力に応じて解除検出回路８
２−１〜８２−ｎのうちのいずれかがイネーブル状態に
なる。そして、このイネーブル状態になった解除検出回
路の出力がオアゲート８３を介してバス要求解除信号１
２として出力される。
例を示すブロック図である。同図において、バス優先決
定回路７からＡＣＫ−ＶＥＣＴＯＲバス４に送出された
デバイス番号は、デコーダ８１においてデコードされ
る。そして、このデコード出力に応じて解除検出回路８
２−１〜８２−ｎのうちのいずれかがイネーブル状態に
なる。そして、このイネーブル状態になった解除検出回
路の出力がオアゲート８３を介してバス要求解除信号１
２として出力される。
【００２７】解除検出回路８２−１は、デコーダ８１の
デコード出力及びバス要求信号６１を入力とするアンド
ゲート８４と、このアンドゲート８４の出力を保持する
ためのＤ型フリップフロップ８５と、このフリップフロ
ップ８５とアンドゲート８４との出力論理レベル同士を
比較するための排他的論理和ゲート８６とを含んで構成
されている。Ｄ型フリップフロップ８５に入力するクロ
ックの繰返し周波数を、バス要求信号６１の変化よりも
十分に短くすれば、バス要求信号６１の論理レベル遷移
を検出することができる。他の解除検出回路８２−２〜
８２−ｎも、以上と同様の構成であるものとする。
デコード出力及びバス要求信号６１を入力とするアンド
ゲート８４と、このアンドゲート８４の出力を保持する
ためのＤ型フリップフロップ８５と、このフリップフロ
ップ８５とアンドゲート８４との出力論理レベル同士を
比較するための排他的論理和ゲート８６とを含んで構成
されている。Ｄ型フリップフロップ８５に入力するクロ
ックの繰返し周波数を、バス要求信号６１の変化よりも
十分に短くすれば、バス要求信号６１の論理レベル遷移
を検出することができる。他の解除検出回路８２−２〜
８２−ｎも、以上と同様の構成であるものとする。
【００２８】ＡＣＫ−ＴＩＭＩＮＧ信号生成回路９に
は、次バス優先決定信号１１をセット入力、バス優先決
定信号１０をリセット入力とする周知のＲＳフリップフ
ロップを用いれば良い。そして、その出力ＱからＡＣＫ
−ＴＩＭＩＮＧ信号５を導出すれば良い。
は、次バス優先決定信号１１をセット入力、バス優先決
定信号１０をリセット入力とする周知のＲＳフリップフ
ロップを用いれば良い。そして、その出力ＱからＡＣＫ
−ＴＩＭＩＮＧ信号５を導出すれば良い。
【００２９】以上のように、本システムにおいては、他
のマスタデバイスがバスを占有している間に次にバスを
使用するマスタデバイスに対して事前に処理可能な内部
処理を行わせるために、次にバスを使用するマスタデバ
イスを事前に通知するのである。このため各マスタデバ
イスは、バスの使用が実際に許可される前に必要な内部
処理を行うことができ、バスの占有時間をより短くする
ことができるのである。
のマスタデバイスがバスを占有している間に次にバスを
使用するマスタデバイスに対して事前に処理可能な内部
処理を行わせるために、次にバスを使用するマスタデバ
イスを事前に通知するのである。このため各マスタデバ
イスは、バスの使用が実際に許可される前に必要な内部
処理を行うことができ、バスの占有時間をより短くする
ことができるのである。
【００３０】
【発明の効果】以上説明したように本発明は、共通バス
を次に使用できる装置を事前に通知することにより、共
通バスが次に使用できるようになる間での間に処理可能
な内部処理を行えるので、共通バスの占有時間を短縮す
ることができ、効率良く共通バスを使用できるという効
果がある。
を次に使用できる装置を事前に通知することにより、共
通バスが次に使用できるようになる間での間に処理可能
な内部処理を行えるので、共通バスの占有時間を短縮す
ることができ、効率良く共通バスを使用できるという効
果がある。
【図１】本発明の実施の一形態によるバス調停システム
の動作を示すタイムチャートである。
の動作を示すタイムチャートである。
【図２】本発明の実施の一形態によるバス調停システム
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】図２中のバスアービタ回路の内部構成例を示す
ブロック図である。
ブロック図である。
【図４】図３中のバス要求解除監視回路の内部構成例を
示すブロック図である。
示すブロック図である。
【図５】従来のバス調停システムの動作を示すタイムチ
ャートである。
ャートである。
１ バスアービタ回路 ２１〜２ｎ マスタデバイス ３ 共通データバス ４ ＡＣＫ−ＶＥＣＴＯＲバス ７ バス優先決定回路 ８ バス要求解除監視回路 ９ ＡＣＫ−ＴＩＭＩＮＧ信号生成回路
Claims (6)
- 【請求項１】 第１及び第２の装置に共通に設けられた
共通バスについて前記第１及び第２の装置からの使用要
求が競合したとき該使用要求の調停を行うバス調停シス
テムであって、前記共通バスの使用を許可した後、前記
共通バスの使用が次に許可される装置を予め通知する通
知制御手段を含むことを特徴とするバス調停システム。 - 【請求項２】 前記通知制御手段は、前記共通バスの使
用が許可された第１の装置を特定する情報を前記第１及
び第２の装置に共通に設けられた通知専用バスに送出し
た直後に前記共通バスの使用が次に許可される第２の装
置を特定する情報を該通知専用バスに送出することを特
徴とする請求項１記載のバス調停システム。 - 【請求項３】 前記通知制御手段は、前記第１の装置の
使用要求の解除に応答して前記第２の装置に前記共通バ
スの使用を許可するタイミングを示すタイミング信号を
送出することを特徴とする請求項２記載のバス調停シス
テム。 - 【請求項４】 前記タイミング信号は、前記第１及び第
２の装置に共通に設けられた信号線によって伝達される
ことを特徴とする請求項３記載のバス調停システム。 - 【請求項５】 前記通知制御手段は、前記第１及び第２
の装置からの使用要求が競合したとき所定の優先順位に
従って前記共通バスの使用を許可する装置を決定するバ
ス優先順位決定回路と、前記第１及び第２の装置からの
使用要求の解除を監視するバス要求解除監視回路と、前
記バス優先順位決定回路の決定出力及び前記バス要求解
除監視回路の解除出力に応じて前記タイミング信号を生
成するタイミング信号生成回路とを含むことを特徴とす
る請求項３又は４記載のバス調停システム。 - 【請求項６】 第１及び第２の装置に共通に設けられた
共通バスについて前記第１及び第２の装置からの使用要
求が競合したとき該使用要求の調停を行うバス調停方法
であって、前記共通バスの使用を許可するステップと、
このステップの後、前記共通バスの使用が次に許可され
る装置を予め通知するステップとを含むことを特徴とす
るバス調停方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10307021A JP2000132504A (ja) | 1998-10-28 | 1998-10-28 | バス調停システム及びバス調停方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10307021A JP2000132504A (ja) | 1998-10-28 | 1998-10-28 | バス調停システム及びバス調停方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000132504A true JP2000132504A (ja) | 2000-05-12 |
Family
ID=17964081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10307021A Withdrawn JP2000132504A (ja) | 1998-10-28 | 1998-10-28 | バス調停システム及びバス調停方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000132504A (ja) |
-
1998
- 1998-10-28 JP JP10307021A patent/JP2000132504A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6907491B2 (en) | Methods and structure for state preservation to improve fairness in bus arbitration | |
| JPH05257877A (ja) | 直列データ伝送用アクセス仲裁方法およびバス | |
| JP2003157227A (ja) | バスアクセス調停装置及びバスアクセス調停方法 | |
| JPH0696015A (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
| US7013355B2 (en) | Device and method for improved serial bus transaction using incremental address decode | |
| JPS5857770B2 (ja) | 情報転送制御方式 | |
| KR960042385A (ko) | 엘알유(lru)에 의한 중재기 | |
| JPH1185668A (ja) | バス制御装置 | |
| JP2908147B2 (ja) | バス制御装置及び方法 | |
| JP2000132504A (ja) | バス調停システム及びバス調停方法 | |
| JP2000035954A (ja) | マルチプロセッサおよびそのバス調停方法 | |
| JP3852882B2 (ja) | マスタスレーブ装置 | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
| JP2003006146A (ja) | バス調停回路 | |
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPS5818727A (ja) | 分散形優先競合の自己制御方法および装置 | |
| JPH07129503A (ja) | 調停装置 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPH06110831A (ja) | データ転送装置 | |
| JPH0660017A (ja) | 競合回路 | |
| JP2002049581A (ja) | バス調停方法及びバス制御装置 | |
| JPH08149148A (ja) | ループ状シリアル通信手順及びループ状シリアル通信網 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |