JP2000127526A

JP2000127526A - 画像処理方法及び装置

Info

Publication number: JP2000127526A
Application number: JP10321444A
Authority: JP
Inventors: Tadashi Kawaguchi; 匡川口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-10-27
Filing date: 1998-10-27
Publication date: 2000-05-09

Abstract

(57)【要約】【課題】ビデオ信号変換部の回路構成を簡素化し得る
と共に、アクセスの切れ目の発生を抑制してアクセス効
率を向上し得る画像処理方法及び装置を提供する。【解決手段】マルチビーム対応のプリントエンジンを
制御する際にメモリ２０１へのマッピングを変更するア
ドレス加工部２０３と、メモリ２０１から取り込んだデ
ータを最下位アドレスによりビーム毎に振り分けてビデ
オ信号に変換するビデオ信号変換部２０６と、ＤＭＡ
（ダイレクトメモリアクセス）アドレスの加算値をメモ
リ２０１から一度に取り込むワード幅に対応して可変に
するメモリコントローラ２０８とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチビーム対応
のプリントエンジンに画像データを出力する画像処理方
法及び装置に関する。

【０００２】

【従来の技術】従来の画像処理装置は、外部機器から印
字用データを受信すると、描画処理を行ってドットパタ
ーンを作成して、それをライン単位でページメモリ内の
主走査方向にアドレスが増加するように埋めていく構成
をとっていた。

【０００３】図７に従来のメモリマッピングの構成を示
す。同図（ａ）はページメモリ全体を示す図であり、同
図（ｂ）はページメモリの一部を拡大した図である。同
図（ａ）において、７０１はページメモリで、横軸は主
走査方向を、縦軸は副走査方向をそれぞれ示す。また、
同図（ｂ）において、７０２は１ライン分抽出した部分
を示し、記載された数値はＡｏからのオフセット値
（ｈ）である。なお、同図において、１ワード３２ビッ
トであるが、アドレスは８ビット単位になっているの
で、アドレスが４ずつ増加している。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来例にあっては、マルチビーム対応のプリントエン
ジンを制御する際に、複数あるビームそれぞれのマッピ
ングに対して、ビデオ信号に変換するためのパラメータ
を設定しなければならず、ビデオ信号変換部の回路構成
が複雑化すると共に、ライン間でそれぞれのマッピング
に対して必ずアクセスの切れ目が発生し、アクセス効率
が低下するという問題点があった。

【０００５】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その目的と
するところは、ビデオ信号変換部の回路構成を簡素化し
得ると共に、アクセスの切れ目の発生を抑制してアクセ
ス効率を向上し得る画像処理方法及び装置を提供しよう
とするものである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の画像処理方法は、マルチビーム対応の
プリントエンジンに、メモリに記憶された画像データを
出力する画像処理方法において、前記メモリから取り込
んだデータをアドレスの所定ビットによりビーム毎に振
り分けてビデオ信号に変換する変換工程と、ＤＭＡ（ダ
イレクトメモリアクセス）アドレスの加算値を前記メモ
リから一度に取り込むワード幅に対応して可変にする可
変工程とを有することを特徴とする。

【０００７】また、上記目的を達成するために請求項２
記載の画像処理方法は、請求項１記載の画像処理方法に
おいて、前記プリントエンジンはｎビーム対応のプリン
トエンジンであり、前記メモリはページメモリであり、
ｎライン単位で前記アドレスを前記ページメモリの副走
査方向に増加するようにマッピングし、シッピングの際
にｎライン一度にデータを取り込むことを特徴とする。

【０００８】また、上記目的を達成するために請求項３
記載の画像処理方法は、請求項１記載の画像処理方法に
おいて、前記プリントエンジンはｎビーム対応のプリン
トエンジンであり、前記メモリはページメモリであり、
ｎライン単位で前記アドレスを前記ページメモリの副走
査方向に増加するようにマッピングし、シッピングの際
にｎ回のバーストアクセスでデータを取り込むことを特
徴とする。

【０００９】また、上記目的を達成するために請求項４
記載の画像処理方法は、請求項１記載の画像処理方法に
おいて、複数バンドにより１ページを構成し、前記メモ
リをバンドメモリとしたことを特徴とする。

【００１０】また、上記目的を達成するために請求項５
記載の画像処理装置は、マルチビーム対応のプリントエ
ンジンに、メモリ記憶された画像データを出力する画像
処理装置において、前記メモリから取り込んだデータを
アドレスの所定ビットによりビーム毎に振り分けてビデ
オ信号に変換する変換手段と、ＤＭＡ（ダイレクトメモ
リアクセス）アドレスの加算値を前記メモリから一度に
取り込むワード幅に対応して可変にする可変手段とを有
することを特徴とする。

【００１１】また、上記目的を達成するために請求項６
記載の画像処理装置は、請求項５記載の画像処理装置に
おいて、前記プリントエンジンはｎビーム対応のプリン
トエンジンであり、前記メモリはページメモリであり、
ｎライン単位で前記アドレスを前記ページメモリの副走
査方向に増加するようにマッピングし、シッピングの際
にｎライン一度にデータを取り込むことを特徴とする。

【００１２】また、上記目的を達成するために請求項７
記載の画像処理装置は、請求項５記載の画像処理装置に
おいて、前記プリントエンジンはｎビーム対応のプリン
トエンジンであり、前記メモリはページメモリであり、
ｎライン単位で前記アドレスを前記ページメモリの副走
査方向に増加するようにマッピングし、シッピングの際
にｎ回のバーストアクセスでデータを取り込むことを特
徴とする。

【００１３】

【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図６に基づき説明する。

【００１４】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１〜図５に基づき説明する。

【００１５】図１は、本実施の形態に係る画像処理装置
におけるページメモリを示す図であり、同図（ａ）は、
ページメモリ全体の構成を示す図、同図（ｂ）は、ペー
ジメモリの一部を拡大した図である。同図（ａ）におい
て、１０１はページメモリで、横軸は主走査方向を、縦
軸は副走査方向をそれぞれ示す。また、同図（ｂ）にお
いて、１０２はペーシメモリ１０１の２ライン分抽出し
た部分あり、記載された数値はＡｏからのオフセット値
（ｈ）である。また、同図は、２ビーム対応のプリント
エンジンを制御する場合を示す。なお、同図において、
１ワード３２ビットである８ビット単位のアドレスであ
るが、ワード数、アドレスの単位はこれに限るものでは
ない。

【００１６】図１（本実施の形態におけるメモリマッピ
ング）及び図７（従来のメモリマッピング）は、メモリ
バスが３２ビットであるシステムについての図で、メモ
リへＣＰＵがアクセスしても、ハードウェアが直接アク
セスしても、描画は３２ビット単位で行うものと仮定し
ているので、図１及び図７のように先頭アドレスからの
オフセット値は４（ｈ）ずつ増えていく。よって、アド
レスオフセットは０→４→８→Ｃ→１０→…と加算して
いくよう動作させなければならない。

【００１７】ここで、従来のシングルビーム用メモリマ
ッピングをマルチビームに対応させると、図７上で１ラ
イン目の最後のワードと２ライン目の最初のワードは、
メモリ内の絶対アドレスとしては連続しているので、制
御のためには１ライン目（奇数ライン）のパラメータと
２ライン目（偶数ライン）のパラメータを独立して持た
せるか、もしくは単独で持たせたとしても、１ライン目
の最後のワードアクセスでバーストアクセスの切れ目が
発生し、２ライン目の最初のワードからバーストアクセ
スを再度起動させる必要がある。よって、本実施の形態
では、マルチビームエンジンに新たに対応するために、
ビーム毎に副走査方向側にアドレスが増えていくように
ページメモリを作っている（図１の通り）。

【００１８】同図（ａ）において、ページメモリ１０１
は、プリントエンジンに印字出力するためのドットパタ
ーンをページ単位で展開するためのものである。同図
（ｂ）において、１０２はページメモリ１０１の中で１
回のマルチビーム走査を制御するのに必要なライン数分
だけ抽出した部分（本実施の形態では２ビーム対応のプ
リントエンジンを制御するため２ライン分としてある）
である。

【００１９】先に述べたマルチビーム対応のメモリマッ
ピングを用いると、１ワード（３２ビット）単位でシッ
ピングした場合に、メモリ側のバーストアクセス長との
関係で、奇数ラインで１アクセスが終了する場合と偶数
ラインで１アクセスが終了する場合とが発生し、次のア
クセスの起動時にビームの制御方法が変わってしまい、
そのためビデオ信号変換部２０６の構成が複雑になる。

【００２０】また、マルチビームエンジン対応であるの
で、従来と比較してエンジン側の印字スピードは上がっ
ているので、当然ビデオ信号変換部２０６でのシッピン
グが間に合わない（オーバーラン）という現象が起き易
くなってしまう。

【００２１】そこで、本実施の形態では加算器３０１の
構成を変更して、２ビームの場合、２ワード（３２ビッ
ト×２）単位でシッピングすることで、上記不具合を解
決している。

【００２２】即ち、２ワード単位でメモリからデータを
取り込むため、バーストアクセス長に拘らず必ず偶数ラ
インで１アクセスが終了し、次のアクセスは奇数ライン
から始まる、よって、ビデオ信号変換部２０６の構成が
簡素化し、且つバーストアクセス時にマルチビーム間で
アクセスの切れ目が発生しないので効率も良くなる。図
２は、本実施の形態に係る画像処理装置を具備したシス
テムの構成を示すブロッ図であり、同図において、２０
１は読み出し／書き込み可能なメモリで、このメモリ２
０１は図１に示すページメモリ１０１を含み、更にプロ
グラムのスタックを退避したり、ＣＰＵ（中央演算処理
装置）、ＤＭＡ（ダイレクトメモリアクセス）の制御結
果を格納したりするものである。２０２はアドレスセレ
クタで、ＣＰＵもしくは複数あるＤＭＡユニットのうち
どれがメモリ２０１にアドレスを出力するかを決定する
ものである。２０３はアドレス加工部で、アドレスセレ
クタ２０２により選択されたアドレスに対してをアクセ
スしたワード数に基づき加算等の加工を行うものであ
る。

【００２３】２０４はラッチで、アドレス加工部２０３
により加工されたアドレスをアクセスしたユニット毎に
保持するものである。２０５はバスコントローラで、後
述するデータバス２０７に接続される全てのユニットの
中で、データを流す経路を決定するものである。２０６
はビデオ信号変換部で、メモリ２０１から出力されるデ
ータをマルチビーム対応のプリントエンジンが制御可能
なようにビデオ信号に変換するものである。このビデオ
信号変換部２０６は、メモリ２０１の最下位アドレスが
“０”のときはビームＡ用データを出力し、メモリ２０
１の最下位アドレスが“１”のときはビームＢ用データ
を出力する。２０７はデータバスで、本システムのデー
タ全般を管理するものである。２０８はメモリコントロ
ーラで、メモリ２０１のタイミングを制御し、読み出し
／書き込みを可能にするものである。

【００２４】図３は、アドレス加工部２０３の構成を示
すブロック図であり、同図において、３０１は加算器、
３０２はセレクト付きＦ／Ｆ（フリップフロップ）Ａ、
３０３はセレクト付きＦ／Ｆ（フリップフロップ）Ｂ、
３０４はセレクタである。

【００２５】図４は、加算器３０１の構成を示すブロッ
ク図であり、同図において、４０１はＥＯＲ１、４０２
はＥＯＲ２、４０３はＥＯＲ３、４０４はＥＯＲ４、４
０５はＯＲ、４０６はＡＮＤ１、４０７はＡＮＤ２、４
０８はＡＮＤ３、４０９はＩＮＶである。

【００２６】次に、本実施の形態に係る画像処理装置の
動作を図５のフローチャートに基づき説明する。

【００２７】まず、ホストコンピュータ等から外部イン
タフェースを通して印字用データが転送されると、従来
通りの描画処理を行い、プリントエンジンに出力するた
めのドットパターンを作成していく。

【００２８】このドットパターンをページメモリ１０１
へ展開する際に、印字出力するプリントエンジンがシン
グルビーム対応であるかマルチビーム対応であるかをス
テップＳ５０１で判断する。そして、プリントエンジン
がシングルビーム対応である場合は、ステップＳ５０２
でページメモリ１０１へのマッピング時にライン単位で
主走査方向に埋めていき、次のステップＳ５０３へ進
む。

【００２９】一方、前記ステップＳ５０１においてプリ
ントエンジンがマルチビーム対応である場合は、ステッ
プＳ５０５でページメモリ１０１へのマッピング時にビ
ーム毎にアドレスが本実施の形態では３２ビット単位に
交互になるように埋めていく。そして、プリントエンジ
ンにビデオ信号の形でパラレル→シリアル変換を行い出
力する（以降、この動作をシッピングと記述する）際
に、ビデオ信号変換部２０６の取り込みビット幅によ
り、図３及び図４に示す回路構成になる加算器３０１の
加算値を変更する必要があるか否かをステップＳ５０６
で判断する。そして、加算器３０１の加算値を変更する
必要が無い場合は、ステップＳ５０３へ進む。また、前
記ステップＳ５０６において加算器３０１の加算値を変
更する必要がある場合は、ステップＳ５０７でレジスタ
アクセスして加算器３０１の加算値を変更した後、ステ
ップＳ５０３へ進む。ステップＳ５０３では、シッピン
グに必要な先頭アドレス、ページ幅、ページ高さ等のパ
ラメータを設定し、ビデオ信号変換部２０６を起動させ
る。

【００３０】ビデオ信号変換部２０６は、図２からも分
かるように，メモリ２０１から取り込んだデータのう
ち、最下位アドレスが“０”のときのデータと、最下位
アドレスが“１”のときのデータとを判別して、ステッ
プＳ５０４でそれぞれ別系統のデータとしてプリントエ
ンジンにビデオ信号を出力し、それぞれのビームに対応
して制御を行った後、本処理動作を終了する。

【００３１】ここで、先に述べた加算器３０１の加算値
の変更が必要な理由としては、ビームのオン／オフ制
御、印刷用紙の搬送スピード、ビーム間の同期制御の兼
ね合いで、ビデオ信号変換部２０６のシッピングが間に
合わない、もしくはメモリ２０１からのデータ取り込み
時に最下位アドレスが奇数で終了すると、ビデオ信号変
換部２０６の構成が複雑になることが挙げられる。

【００３２】したがって、このような場合には、ビデオ
信号変換部２０６のＤＭＡ時に２ワード単位でデータ取
り込みを行い必ず２ビーム用のデータを一緒に取り込む
ようにし、加算器３０１の加算値が２倍となるような構
成になる。

【００３３】以上説明したように、マルチビーム対応の
プリントエンジンを制御する際に、ページメモリへのマ
ッピングを変更し、メモリから取り込んだデータを最下
位アドレスによりビーム毎にふり分け、ＤＭＡのアドレ
スの加算値をメモリから１度に取り込むワード幅に対応
して可変することにより、複数あるビームそれぞれのメ
モリマッピングに対応するパラメータを１度で共用する
ことが可能となり、また、従来のＤＭＡ制御回路に対し
て加算器の簡易な変更のみでパフォーマンスを落とすこ
となく、マルチビーム対応のプリントエンジンを制御可
能となり、更に、ライン間でメモリアクセスの切れ目が
発生し難くなり、アクセス効率が低下するのを防止する
ことができる等の効果を奏する。

【００３４】なお、ページメモリへのマッピングは、Ｃ
ＰＵが直接行っても、ハードウェアがＤＭＡによって行
っても、その効果が同一であることはいうまでもない。

【００３５】（第２の実施の形態）次に、本発明の第２
の実施の形態を図６に基づき説明する。

【００３６】なお、本実施の形態に係る画像処理装置を
具備したシステムの構成は、上述した第１の実施の形態
の図２と同一であるから、同図を流用して説明する。

【００３７】第１の実施の形態が２ビーム対応のプリン
トエンジンを制御するのに対して、本実施の形態はｎビ
ーム対応のプリントエンジンを制御するようにしたもの
である。

【００３８】即ち、図６に示す通りｎライン単位でアド
レスをページメモリの副走査方向に増加できるようにｎ
ライン分抽出したページメモリ６０１にマッピングし、
シッピングの際にｎライン一度にデータを取り込むか、
もしくはｎ回のバーストアクセスでデータを取り込むよ
うにする。

【００３９】その際、ビデオ信号変換部２０６の加算器
３０１の加算値は、メモリ２０１からのデータ取り込み
ワード数に応じて可変になっている事はいうまでもな
い。

【００４０】本実施の形態によれば、プリントエンジン
の高速化が進み、２ビーム以上のマルチビーム対応とな
っても、第１の実施の形態と同様の効果が得られる。

【００４１】（第３の実施の形態）描画処理により作成
されたドットパターンをページ単位でページメモリ１０
１へ展開するのではなく、複数バンドで１ページを構成
するようにし、あるバンドを展開中に別のバンドのシッ
ピングを行うようなバンドメモリ制御を用いるシステム
であっても、ページメモリがバンドメモリになっただけ
で、メモリへのマッピング及びビデオ信号変換部２０６
の構成は変ることなく、第１の実施の形態と同様の効果
が得られる。

【００４２】

【発明の効果】以上詳述したように本発明の画像処理方
法及び装置によれば、複数あるビームそれぞれのマッピ
ングに対するパラメータを一度で共用することにより、
ビデオ信号変換部の回路構成が簡素化され且つメモリア
クセスの切れ目の発生を減少することができ、アクセス
効率を向上することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る画像処理装置
におけるメモリマッピングの構成を示す図である。

【図２】本発明の第１の実施の形態に係る画像処理装置
を具備したシステムの構成を示すブロック図である。

【図３】本発明の第１の実施の形態に係る画像処理装置
におけるアドレス加工部の構成を示すブロック図であ
る。

【図４】本発明の第１の実施の形態に係る画像処理装置
における加算器の構成を示すブロック図である。

【図５】本発明の第１の実施の形態に係る画像処理装置
の動作の流れを示すフローチャートである。

【図６】本発明の第２の実施の形態に係る画像処理装置
におけるメモリマッピングの構成を示す図である。

【図７】従来の画像処理装置におけるメモリマッピング
の構成を示す図である。

【符号の説明】

１０１ページメモリ１０２２ライン分抽出したページメモリ２０１メモリ２０２アドレスセレクタ２０３アドレス加工部２０４ラッチ２０５バスコントローラ２０６ビデオ信号変換部２０７データバス２０８メモリコントローラ３０１加算器３０２セレクト付きＦ／Ｆ（フリップフロップ）Ａ３０３セレクト付きＦ／Ｆ（フリップフロップ）Ｂ４０１ＥＯＲ１４０２ＥＯＲ２４０３ＥＯＲ３４０４ＥＯＲ４４０５ＯＲ４０６ＡＮＤ１４０７ＡＮＤ２４０８ＡＮＤ３４０９ＩＮＶ６０１ｎライン分抽出したページメモリ

Claims

【特許請求の範囲】

【請求項１】マルチビーム対応のプリントエンジン
に、メモリに記憶された画像データを出力する画像処理
方法において、前記メモリから取り込んだデータをアド
レスの所定ビットによりビーム毎に振り分けてビデオ信
号に変換する変換工程と、ＤＭＡ（ダイレクトメモリア
クセス）アドレスの加算値を前記メモリから一度に取り
込むワード幅に対応して可変にする可変工程とを有する
ことを特徴とする画像処理方法。
【請求項２】前記プリントエンジンはｎビーム対応の
プリントエンジンであり、前記メモリはページメモリで
あり、ｎライン単位で前記アドレスを前記ページメモリ
の副走査方向に増加するようにマッピングし、シッピン
グの際にｎライン一度にデータを取り込むことを特徴と
する請求項１記載の画像処理方法。
【請求項３】前記プリントエンジンはｎビーム対応の
プリントエンジンであり、前記メモリはページメモリで
あり、ｎライン単位で前記アドレスを前記ページメモリ
の副走査方向に増加するようにマッピングし、シッピン
グの際にｎ回のバーストアクセスでデータを取り込むこ
とを特徴とする請求項１記載の画像処理方法。
【請求項４】複数バンドにより１ページを構成し、前
記メモリをバンドメモリとしたことを特徴とする請求項
１記載の画像処理方法。
【請求項５】マルチビーム対応のプリントエンジン
に、メモリ記憶された画像データを出力する画像処理装
置において、前記メモリから取り込んだデータをアドレ
スの所定ビットによりビーム毎に振り分けてビデオ信号
に変換する変換手段と、ＤＭＡ（ダイレクトメモリアク
セス）アドレスの加算値を前記メモリから一度に取り込
むワード幅に対応して可変にする可変手段とを有するこ
とを特徴とする画像処理装置。
【請求項６】前記プリントエンジンはｎビーム対応の
プリントエンジンであり、前記メモリはページメモリで
あり、ｎライン単位で前記アドレスを前記ページメモリ
の副走査方向に増加するようにマッピングし、シッピン
グの際にｎライン一度にデータを取り込むことを特徴と
する請求項５記載の画像処理装置。
【請求項７】前記プリントエンジンはｎビーム対応の
プリントエンジンであり、前記メモリはページメモリで
あり、ｎライン単位で前記アドレスを前記ページメモリ
の副走査方向に増加するようにマッピングし、シッピン
グの際にｎ回のバーストアクセスでデータを取り込むこ
とを特徴とする請求項５記載の画像処理装置。