JP2000122611A - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP2000122611A JP2000122611A JP10300031A JP30003198A JP2000122611A JP 2000122611 A JP2000122611 A JP 2000122611A JP 10300031 A JP10300031 A JP 10300031A JP 30003198 A JP30003198 A JP 30003198A JP 2000122611 A JP2000122611 A JP 2000122611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- scanning
- driving means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 走査電極の両側から２つのロウドライバＩＣ
によって走査電圧を同時に印加するようにしたＥＬ表示
装置において、２つのロウドライバＩＣの短絡を防止す
る。 【解決手段】 走査電極１１の両側に第１、第２のロウ
ドライバＩＣ２、３を接続して、走査電極１１の両側か
ら走査電圧を同時に印加するようにし、その走査電圧を
出力する前後の期間において、第１、第２のロウドライ
バＩＣ２、３のそれぞれの出力をハインピーダンス状態
にした。
によって走査電圧を同時に印加するようにしたＥＬ表示
装置において、２つのロウドライバＩＣの短絡を防止す
る。 【解決手段】 走査電極１１の両側に第１、第２のロウ
ドライバＩＣ２、３を接続して、走査電極１１の両側か
ら走査電圧を同時に印加するようにし、その走査電圧を
出力する前後の期間において、第１、第２のロウドライ
バＩＣ２、３のそれぞれの出力をハインピーダンス状態
にした。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示を
行うマトリクス型表示装置に関する。
行うマトリクス型表示装置に関する。
【０００２】
【従来の技術】従来、この種のマトリクス型表示装置に
おいては、表示パネルに走査電極とデータ電極を直交す
るように配置し、走査電極とデータ電極が交差する位置
に形成される画素によってマトリクス表示を行うように
したものが種々提案されている。
おいては、表示パネルに走査電極とデータ電極を直交す
るように配置し、走査電極とデータ電極が交差する位置
に形成される画素によってマトリクス表示を行うように
したものが種々提案されている。
【０００３】このようなマトリクス型表示装置において
は、走査電極、データ電極の少なくとも一方をＩＴＯな
どを用いた透明電極としている。この透明電極は、金属
電極に比べて比抵抗が高いため、その配線抵抗によって
電極の電圧印加側から他端に向けて電圧になまりが生
じ、輝度むらが生じるという問題がある。このような問
題を解決するため、特開平２−８８号公報においては、
走査電極の一端および他端を、それぞれ第１、第２の走
査電極駆動回路に接続して、走査電極の両側から走査電
圧を同時に印加するようにしたものが開示されている。
は、走査電極、データ電極の少なくとも一方をＩＴＯな
どを用いた透明電極としている。この透明電極は、金属
電極に比べて比抵抗が高いため、その配線抵抗によって
電極の電圧印加側から他端に向けて電圧になまりが生
じ、輝度むらが生じるという問題がある。このような問
題を解決するため、特開平２−８８号公報においては、
走査電極の一端および他端を、それぞれ第１、第２の走
査電極駆動回路に接続して、走査電極の両側から走査電
圧を同時に印加するようにしたものが開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、走査電
極の両側から別々の走査電極駆動回路で走査電圧を印加
するようにした場合、一方の走査電極駆動回路から出力
される走査電圧と他方の走査電極駆動回路から出力され
る走査電圧の立ち上がりと立ち下がりに、時間的なずれ
が生じると、２つの走査電極駆動回路が短絡し、過大電
流が流れるなどの問題が生じる。
極の両側から別々の走査電極駆動回路で走査電圧を印加
するようにした場合、一方の走査電極駆動回路から出力
される走査電圧と他方の走査電極駆動回路から出力され
る走査電圧の立ち上がりと立ち下がりに、時間的なずれ
が生じると、２つの走査電極駆動回路が短絡し、過大電
流が流れるなどの問題が生じる。
【０００５】本発明は上記問題に鑑みたもので、電極の
両側から別々の駆動回路によって電圧を同時に印加する
マトリクス型表示装置において、２つの駆動回路の短絡
を確実に防止できるようにすることを目的とする。
両側から別々の駆動回路によって電圧を同時に印加する
マトリクス型表示装置において、２つの駆動回路の短絡
を確実に防止できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１、２に記載の発明においては、互いに直交
するように配置された第１、第２の電極（１１、１２）
の少なくとも一方の電極（１１）において、その一端に
第１の駆動手段（２）から電圧パルスが出力されると同
時に、他端に第２の駆動手段（３）から電圧パルスが出
力されるようになっており、第１、第２の駆動手段のそ
れぞれの出力を、前記電圧パルスを出力する前後の期間
においてハイインピーダンス状態になるようにしたこと
を特徴としている。
め、請求項１、２に記載の発明においては、互いに直交
するように配置された第１、第２の電極（１１、１２）
の少なくとも一方の電極（１１）において、その一端に
第１の駆動手段（２）から電圧パルスが出力されると同
時に、他端に第２の駆動手段（３）から電圧パルスが出
力されるようになっており、第１、第２の駆動手段のそ
れぞれの出力を、前記電圧パルスを出力する前後の期間
においてハイインピーダンス状態になるようにしたこと
を特徴としている。
【０００７】この発明によれば、電圧パルスを出力する
前後の期間をハイインピーダンス状態にしているから、
第１の駆動手段（２）、第２の駆動手段（３）から出力
される電圧パルスの出力タイミングを合わせることがで
き、２つの駆動手段（２、３）の短絡を防止することが
できる。また、請求項３に記載の発明においては、請求
項１に記載の発明をマトリクス型のＥＬ表示装置に適用
し、第１の走査電極駆動手段（２）と第２の走査電極駆
動手段（３）から出力される走査電圧の出力タイミング
を合わせて、２つの走査電極駆動手段（２、３）の短絡
を防止することができる。
前後の期間をハイインピーダンス状態にしているから、
第１の駆動手段（２）、第２の駆動手段（３）から出力
される電圧パルスの出力タイミングを合わせることがで
き、２つの駆動手段（２、３）の短絡を防止することが
できる。また、請求項３に記載の発明においては、請求
項１に記載の発明をマトリクス型のＥＬ表示装置に適用
し、第１の走査電極駆動手段（２）と第２の走査電極駆
動手段（３）から出力される走査電圧の出力タイミング
を合わせて、２つの走査電極駆動手段（２、３）の短絡
を防止することができる。
【０００８】なお、上記した括弧内の符号は、後述する
実施形態記載の具体的手段との対応関係を示すものであ
る。
実施形態記載の具体的手段との対応関係を示すものであ
る。
【０００９】
【発明の実施の形態】図１に本発明の一実施形態を示す
ＥＬ表示装置の全体構成を示す。ＥＬパネル１は、発光
層を挟んで、一方の側に走査電極１１が複数形成され、
他方の側にデータ電極１２が複数形成されたもので、走
査電極１１とデータ電極１２の交差領域には、画素とし
てのＥＬ素子がマトリクス状に形成されている。なお、
ＥＬ素子は容量性の素子であるため、図ではコンデンサ
の記号で表している。
ＥＬ表示装置の全体構成を示す。ＥＬパネル１は、発光
層を挟んで、一方の側に走査電極１１が複数形成され、
他方の側にデータ電極１２が複数形成されたもので、走
査電極１１とデータ電極１２の交差領域には、画素とし
てのＥＬ素子がマトリクス状に形成されている。なお、
ＥＬ素子は容量性の素子であるため、図ではコンデンサ
の記号で表している。
【００１０】走査電極１１は、ＩＴＯなどの透明電極で
構成されており、走査電極１１における左側端部、右側
端部がＣｕなどの金属の通電線５、６を介してロウドラ
イバＩＣ２、３にそれぞれ接続されている。また、デー
タ電極１２も、ＩＴＯなどの透明電極で構成されてお
り、Ｃｕなどの金属の通電線７を介してカラムドライバ
ＩＣ４に接続されている。なお、Ｃｕなどの金属の通電
線５〜７の比抵抗は、ＩＴＯなどの透明電極に比べて略
１／１０以下となっている。
構成されており、走査電極１１における左側端部、右側
端部がＣｕなどの金属の通電線５、６を介してロウドラ
イバＩＣ２、３にそれぞれ接続されている。また、デー
タ電極１２も、ＩＴＯなどの透明電極で構成されてお
り、Ｃｕなどの金属の通電線７を介してカラムドライバ
ＩＣ４に接続されている。なお、Ｃｕなどの金属の通電
線５〜７の比抵抗は、ＩＴＯなどの透明電極に比べて略
１／１０以下となっている。
【００１１】ロウドライバＩＣ（走査電極駆動回路）
２、３は、走査電極１１のそれぞれに両側から走査電圧
を順次印加する線順次走査を行い、カラムドライバＩＣ
（データ電極駆動回路）４は、データ電極１２のそれぞ
れに変調電圧（データ電圧）を印加する。このような走
査電圧と変調電圧により各ＥＬ素子に発光、非発光の電
圧パルスを印加して、ＥＬパネル１にマトリクス表示を
行わせる。なお、ロウドライバＩＣ２、３、カラムドラ
イバＩＣ４は、フィールド毎に正負に極性反転する電圧
パルスを各ＥＬ素子に印加して、その発光駆動を行うよ
うにしている。
２、３は、走査電極１１のそれぞれに両側から走査電圧
を順次印加する線順次走査を行い、カラムドライバＩＣ
（データ電極駆動回路）４は、データ電極１２のそれぞ
れに変調電圧（データ電圧）を印加する。このような走
査電圧と変調電圧により各ＥＬ素子に発光、非発光の電
圧パルスを印加して、ＥＬパネル１にマトリクス表示を
行わせる。なお、ロウドライバＩＣ２、３、カラムドラ
イバＩＣ４は、フィールド毎に正負に極性反転する電圧
パルスを各ＥＬ素子に印加して、その発光駆動を行うよ
うにしている。
【００１２】次に、上記したロウドライバＩＣ２、３に
よる駆動について説明する。ロウドライバＩＣ２、３は
同一構成のもので、図２に示すような構成になってい
る。このロウドライバＩＣ２、３としては、μＰＤ１６
３０２として市販されているロウドライバＩＣを用いる
ことができる。このロウドライバＩＣは、走査電圧を出
力するための出力段にＰチャネルＦＥＴ２１、Ｎチャネ
ルＦＥＴ２２を有しており、ＰチャネルＦＥＴ２１がオ
ンしているときには出力Ｏからハイレベルの電圧（ＶＤ
Ｄの電圧）を出力し、ＮチャネルＦＥＴ２２がオンして
いるときには出力Ｏからローレベルの電圧（ＶＳＳの電
圧）を出力し、ＰチャネルＦＥＴ２１、ＮチャネルＦＥ
Ｔ２２が共にオフしているときには出力Ｏがハイインピ
ーダンス状態になるものである。
よる駆動について説明する。ロウドライバＩＣ２、３は
同一構成のもので、図２に示すような構成になってい
る。このロウドライバＩＣ２、３としては、μＰＤ１６
３０２として市販されているロウドライバＩＣを用いる
ことができる。このロウドライバＩＣは、走査電圧を出
力するための出力段にＰチャネルＦＥＴ２１、Ｎチャネ
ルＦＥＴ２２を有しており、ＰチャネルＦＥＴ２１がオ
ンしているときには出力Ｏからハイレベルの電圧（ＶＤ
Ｄの電圧）を出力し、ＮチャネルＦＥＴ２２がオンして
いるときには出力Ｏからローレベルの電圧（ＶＳＳの電
圧）を出力し、ＰチャネルＦＥＴ２１、ＮチャネルＦＥ
Ｔ２２が共にオフしているときには出力Ｏがハイインピ
ーダンス状態になるものである。
【００１３】また、このロウドライバＩＣは、シフトレ
ジスタ２３を有しており、このシフトレジスタ２３は、
そのＲ／Ｌバー端子がハイレベルのとき、データ入力端
子Ａに行選択パルス信号（周期が垂直同期信号に相当す
る信号）が入力されると、ＣＬＫ信号の立ち上がりタイ
ミングでＳ1 端子、…、Ｓ40端子から順にハイレベル信
号を出力する。なお、図では４０個の出力を行う１つの
シフトレジスタについて示しているが、このシフトレジ
スタの出力端子Ｂを、後段のシフトレジスタのデータ入
力端子Ａに接続するようにすれば、複数のシフトレジス
タにて所望数の出力を得ることができる。
ジスタ２３を有しており、このシフトレジスタ２３は、
そのＲ／Ｌバー端子がハイレベルのとき、データ入力端
子Ａに行選択パルス信号（周期が垂直同期信号に相当す
る信号）が入力されると、ＣＬＫ信号の立ち上がりタイ
ミングでＳ1 端子、…、Ｓ40端子から順にハイレベル信
号を出力する。なお、図では４０個の出力を行う１つの
シフトレジスタについて示しているが、このシフトレジ
スタの出力端子Ｂを、後段のシフトレジスタのデータ入
力端子Ａに接続するようにすれば、複数のシフトレジス
タにて所望数の出力を得ることができる。
【００１４】シフトレジスタ２３のＳ1 端子、…、Ｓ40
端子の出力は、ＡＮＤゲート２４の一方の入力端子に入
力される。また、ＡＮＤゲート２４の他方の入力端子に
は、ＯＥバー信号（バーは図に示すように負論理信号を
表す、以下同じ）をインバータ２５で反転した信号が入
力される。ＯＥバー信号は、出力イネーブル信号であっ
て、この実施形態では、ＰチャネルＦＥＴ２１、Ｎチャ
ネルＦＥＴ２２をオフして出力Ｏをハイインピーダンス
状態にするための制御信号として用いられている。
端子の出力は、ＡＮＤゲート２４の一方の入力端子に入
力される。また、ＡＮＤゲート２４の他方の入力端子に
は、ＯＥバー信号（バーは図に示すように負論理信号を
表す、以下同じ）をインバータ２５で反転した信号が入
力される。ＯＥバー信号は、出力イネーブル信号であっ
て、この実施形態では、ＰチャネルＦＥＴ２１、Ｎチャ
ネルＦＥＴ２２をオフして出力Ｏをハイインピーダンス
状態にするための制御信号として用いられている。
【００１５】また、ＡＮＤゲート２４の出力は、ＮＡＮ
Ｄゲート２６、ＮＯＲゲート２７のそれぞれの一方の入
力端子に入力される。また、ＮＡＮＤゲート２６、ＮＯ
Ｒゲート２７のそれぞれの他方の入力端子には、ＰＣバ
ー信号が入力される。このＰＣバー信号は、Ｐチャネル
ＦＥＴ２１、ＮチャネルＦＥＴ２２を選択する信号とし
て用いられる。
Ｄゲート２６、ＮＯＲゲート２７のそれぞれの一方の入
力端子に入力される。また、ＮＡＮＤゲート２６、ＮＯ
Ｒゲート２７のそれぞれの他方の入力端子には、ＰＣバ
ー信号が入力される。このＰＣバー信号は、Ｐチャネル
ＦＥＴ２１、ＮチャネルＦＥＴ２２を選択する信号とし
て用いられる。
【００１６】次に、ロウドライバＩＣ２、３の作動につ
いて図３に示すタイミングチャートを参照して説明す
る。上記した行選択パルス信号、ＣＬＫ信号、ＰＣバー
信号、ＯＥバー信号は、図示しない外部回路によって図
３に示す信号として出力される。ここで、行選択パルス
信号がシフトレジスタ２３に入力されると、ＣＬＫ信号
の立ち上がりタイミングでＳ1 端子、…、Ｓ40端子から
順にハイレベル信号が出力される。なお、それぞれの端
子から出力されるハイレベル信号は、次のＣＬＫ信号の
立ち上がりまで維持される。
いて図３に示すタイミングチャートを参照して説明す
る。上記した行選択パルス信号、ＣＬＫ信号、ＰＣバー
信号、ＯＥバー信号は、図示しない外部回路によって図
３に示す信号として出力される。ここで、行選択パルス
信号がシフトレジスタ２３に入力されると、ＣＬＫ信号
の立ち上がりタイミングでＳ1 端子、…、Ｓ40端子から
順にハイレベル信号が出力される。なお、それぞれの端
子から出力されるハイレベル信号は、次のＣＬＫ信号の
立ち上がりまで維持される。
【００１７】また、ＣＬＫ信号の立ち上がりタイミング
からの所定期間Ｔ1 と立ち下がりタイミングからの所定
期間Ｔ2 においては、ＯＥバー信号がハイレベルにな
る。ＯＥバー信号がハイレベルになっているときには、
ＡＮＤゲート２４が閉じてその出力がローレベルになる
ため、ＮＡＮＤゲート２６の出力がハイレベル、ＮＯＲ
ゲート２７の出力がローレベルになり、ＰチャネルＦＥ
Ｔ２１、ＮチャネルＦＥＴ２２が共にオフして出力Ｏが
ハイインピーダンス状態になる。
からの所定期間Ｔ1 と立ち下がりタイミングからの所定
期間Ｔ2 においては、ＯＥバー信号がハイレベルにな
る。ＯＥバー信号がハイレベルになっているときには、
ＡＮＤゲート２４が閉じてその出力がローレベルになる
ため、ＮＡＮＤゲート２６の出力がハイレベル、ＮＯＲ
ゲート２７の出力がローレベルになり、ＰチャネルＦＥ
Ｔ２１、ＮチャネルＦＥＴ２２が共にオフして出力Ｏが
ハイインピーダンス状態になる。
【００１８】また、ＯＥバー信号がローレベルになって
いるときには、ＡＮＤゲートが開いているため、シフト
レジスタ２３のＳ1 端子、…、Ｓ40端子のうちハイレベ
ル信号を出力している端子に接続されたＡＮＤゲート２
４からハイレベル信号が出力される。そして、そのハイ
レベル信号を入力とするＮＡＮＤゲート２６、ＮＯＲゲ
ート２７においては、ＰＣバー信号がハイレベルのとき
両出力ともローレベルになり、またＰＣバー信号がロー
レベルのとき両出力ともハイレベルになる。そして、Ｎ
ＡＮＤゲート２６、ＮＯＲゲート２７の両出力が共にロ
ーレベルのとき、ＰチャネルＦＥＴ２１がオン、Ｎチャ
ネルＦＥＴ２２がオフして出力Ｏからハイレベルの電圧
が出力され、ＮＡＮＤゲート２６、ＮＯＲゲート２７の
両出力が共にハイレベルのとき、ＰチャネルＦＥＴ２１
がオフ、ＮチャネルＦＥＴ２２がオンして出力Ｏからロ
ーレベルの電圧が出力される。
いるときには、ＡＮＤゲートが開いているため、シフト
レジスタ２３のＳ1 端子、…、Ｓ40端子のうちハイレベ
ル信号を出力している端子に接続されたＡＮＤゲート２
４からハイレベル信号が出力される。そして、そのハイ
レベル信号を入力とするＮＡＮＤゲート２６、ＮＯＲゲ
ート２７においては、ＰＣバー信号がハイレベルのとき
両出力ともローレベルになり、またＰＣバー信号がロー
レベルのとき両出力ともハイレベルになる。そして、Ｎ
ＡＮＤゲート２６、ＮＯＲゲート２７の両出力が共にロ
ーレベルのとき、ＰチャネルＦＥＴ２１がオン、Ｎチャ
ネルＦＥＴ２２がオフして出力Ｏからハイレベルの電圧
が出力され、ＮＡＮＤゲート２６、ＮＯＲゲート２７の
両出力が共にハイレベルのとき、ＰチャネルＦＥＴ２１
がオフ、ＮチャネルＦＥＴ２２がオンして出力Ｏからロ
ーレベルの電圧が出力される。
【００１９】なお、図３において、Ｚはハイインピーダ
ンスの期間を示し、ＰはＰチャネルＦＥＴ２１をオンさ
せている期間を示し、ＮはＮチャネルＦＥＴ２２をオン
させている期間を示している。このようにして、ロード
ライバＩＣ２、３の出力端子Ｏ1 、…、Ｏ40から走査電
圧が順に出力される。この場合、各走査電極１１の両側
から走査電圧が同時に印加されるため、走査電極１１の
配線抵抗による電圧のなまりが低減され、輝度むらを少
なくすることができる。なお、図３では正フィールドに
おける動作状態を示しているが、負フィールドにおいて
は、ＰＣバー信号のハイレベル、ローレベルが正フィー
ルドの場合と逆になって、負フィールドでの走査電圧が
出力されるようなっている。
ンスの期間を示し、ＰはＰチャネルＦＥＴ２１をオンさ
せている期間を示し、ＮはＮチャネルＦＥＴ２２をオン
させている期間を示している。このようにして、ロード
ライバＩＣ２、３の出力端子Ｏ1 、…、Ｏ40から走査電
圧が順に出力される。この場合、各走査電極１１の両側
から走査電圧が同時に印加されるため、走査電極１１の
配線抵抗による電圧のなまりが低減され、輝度むらを少
なくすることができる。なお、図３では正フィールドに
おける動作状態を示しているが、負フィールドにおいて
は、ＰＣバー信号のハイレベル、ローレベルが正フィー
ルドの場合と逆になって、負フィールドでの走査電圧が
出力されるようなっている。
【００２０】また、この実施形態においては、上記した
ように走査電圧を出力する前後の期間において出力Ｏが
ハイインピーダンス状態になるようにしているから、ロ
ウドライバＩＣ２、３から出力される走査電圧の立ち上
がり、立ち下がりタイミングを同じにして、走査電極１
１の両側から同じ波形の走査電圧を同時に印加すること
ができる。従って、ロウドライバＩＣ２、３における回
路動作上の遅延、例えばゲート遅延、配線遅延などによ
り一方の出力がハイレベル、他方の出力がローレベルに
なってロウドライバＩＣ２、３が短絡し、過大電流が流
れるのを防止することができる。特に、ＥＬディスプレ
イのような比較的高電圧で駆動するディスプレイや、走
査電極が抵抗の低い金属で形成されたディスプレイにお
いて効果が大きい。
ように走査電圧を出力する前後の期間において出力Ｏが
ハイインピーダンス状態になるようにしているから、ロ
ウドライバＩＣ２、３から出力される走査電圧の立ち上
がり、立ち下がりタイミングを同じにして、走査電極１
１の両側から同じ波形の走査電圧を同時に印加すること
ができる。従って、ロウドライバＩＣ２、３における回
路動作上の遅延、例えばゲート遅延、配線遅延などによ
り一方の出力がハイレベル、他方の出力がローレベルに
なってロウドライバＩＣ２、３が短絡し、過大電流が流
れるのを防止することができる。特に、ＥＬディスプレ
イのような比較的高電圧で駆動するディスプレイや、走
査電極が抵抗の低い金属で形成されたディスプレイにお
いて効果が大きい。
【００２１】なお、上記した実施形態においては、走査
電極１１に対してその両側から走査電圧を印加するもの
を示したが、データ電極１２において電圧波形のなまり
が問題になるのであればその両側にカラムドライバＩＣ
４を設けてデータ電極１２の両側からデータ電圧を同時
に印加するようにしてもよく、また走査電極１１および
データ電極１２のそれぞれに対して両側から同じドライ
バＩＣの出力電圧を同時に印加するようにしてもよい。
電極１１に対してその両側から走査電圧を印加するもの
を示したが、データ電極１２において電圧波形のなまり
が問題になるのであればその両側にカラムドライバＩＣ
４を設けてデータ電極１２の両側からデータ電圧を同時
に印加するようにしてもよく、また走査電極１１および
データ電極１２のそれぞれに対して両側から同じドライ
バＩＣの出力電圧を同時に印加するようにしてもよい。
【００２２】また、ＥＬ素子によるマトリクス型の表示
装置以外に、液晶によるマトリクス型の表示装置に本発
明を適用するようにしてもよい。
装置以外に、液晶によるマトリクス型の表示装置に本発
明を適用するようにしてもよい。
【図１】本発明の一実施形態にかかるＥＬ表示装置の構
成図である。
成図である。
【図２】ロウドライバＩＣ２、３の具体的構成を示す回
路図である。
路図である。
【図３】ロウドライバ２、３の作動説明に供するタイミ
ングチャートである。
ングチャートである。
１…ＥＬ表示パネル、２、３…ロウドライバＩＣ、４…
カラムドライバＩＣ、５〜７…通電線。
カラムドライバＩＣ、５〜７…通電線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (72)発明者 長田 雅彦 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 2H092 GA05 HA04 HA12 PA06 2H093 NA20 NA33 NA43 NB12 NC12 NC16 NC22 ND53 5C006 AC02 AC22 AF42 AF50 AF71 BB12 BC03 BF26 BF34 FA16 FA22 5C080 AA06 AA10 BB05 DD05 DD19 EE25 FF07 FF12 JJ02 JJ03 JJ04
Claims (3)
- 【請求項１】 互いに直交するように配置された第１、
第２の電極（１１、１２）を有する表示パネル（１）を
備え、前記第１、第２の電極（１１、１２）の交差位置
にて形成される画素によってマトリクス表示を行うよう
にしたマトリクス型表示装置において、 前記第１、第２の電極（１１、１２）の少なくとも一方
の電極（１１）において、その一端に第１の駆動手段
（２）から電圧パルスが出力されると同時に、他端に第
２の駆動手段（３）から電圧パルスが出力されるように
なっており、 前記第１、第２の駆動手段のそれぞれは、前記電圧パル
スを出力する前後の期間において出力がハイインピーダ
ンス状態になるようになっていることを特徴とするマト
リクス型表示装置。 - 【請求項２】 前記第１、第２の駆動手段（２、３）の
それぞれは、前記電極（１１）にハイレベルの電圧を出
力するための第１のスイッチング手段（２１）と、前記
電極（１１）にローレベルの電圧を出力するための第２
のスイッチング手段（２２）を有しており、前記第１、
第２の駆動手段（２、３）は、それぞれの第１、第２の
スイッチング手段（２１、２２）が同一の制御信号によ
りオフして前記ハイインピーダンス状態になるようにな
っていることを特徴とする請求項１に記載のマトリクス
型表示装置。 - 【請求項３】 走査電極（１１）とデータ電極（１２）
がマトリクス状に配置されたＥＬパネル（１）と、 前記走査電極（１１）に走査電圧を出力する走査電極駆
動手段（２、３）と、 前記データ電極（１２）に変調電圧を出力するデータ電
極駆動手段（４）とを備え、 前記走査電極駆動手段（２、３）は、前記走査電極の一
端に前記走査電圧を出力する第１の走査電極駆動手段
（２）と、前記走査電極の他端に前記走査電圧を出力す
る第２の走査電極駆動手段（３）とを備えて、前記走査
電極の両端から前記走査電圧を同時に印加するようにな
っており、 前記第１、第２の走査電極駆動手段（２、３）のそれぞ
れは、前記走査電圧を出力する前後の期間において出力
がハイインピーダンス状態になるようになっていること
を特徴とするマトリクス型表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30003198A JP3879275B2 (ja) | 1998-10-21 | 1998-10-21 | マトリクス型表示装置 |
| US09/244,736 US6504520B1 (en) | 1998-03-19 | 1999-02-10 | Electroluminescent display device having equalized luminance |
| DE19912492A DE19912492B4 (de) | 1998-03-19 | 1999-03-19 | Elektrolumineszenz-Anzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30003198A JP3879275B2 (ja) | 1998-10-21 | 1998-10-21 | マトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122611A true JP2000122611A (ja) | 2000-04-28 |
| JP3879275B2 JP3879275B2 (ja) | 2007-02-07 |
Family
ID=17879883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30003198A Expired - Fee Related JP3879275B2 (ja) | 1998-03-19 | 1998-10-21 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879275B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044013A (ja) * | 2001-07-31 | 2003-02-14 | Toshiba Corp | 駆動回路、電極基板及び液晶表示装置 |
| JP2007513365A (ja) * | 2003-11-14 | 2007-05-24 | ユニ−ピクセル ディスプレイズ， インコーポレイテッド | ディスプレイにおけるシンプルマトリクスアドレス指定 |
| JP2007241028A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
| JP2007241027A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
| JPWO2015008424A1 (ja) * | 2013-07-18 | 2017-03-02 | 株式会社Ｊｏｌｅｄ | Ｅｌ表示装置 |
| US10714046B2 (en) | 2018-07-06 | 2020-07-14 | Seiko Epson Corporation | Display driver, electro-optical device, and electronic apparatus |
-
1998
- 1998-10-21 JP JP30003198A patent/JP3879275B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044013A (ja) * | 2001-07-31 | 2003-02-14 | Toshiba Corp | 駆動回路、電極基板及び液晶表示装置 |
| JP2007513365A (ja) * | 2003-11-14 | 2007-05-24 | ユニ−ピクセル ディスプレイズ， インコーポレイテッド | ディスプレイにおけるシンプルマトリクスアドレス指定 |
| US7764281B2 (en) | 2003-11-14 | 2010-07-27 | Rambus International Ltd. | Simple matrix addressing in a display |
| US8085260B2 (en) | 2003-11-14 | 2011-12-27 | Rambus, Inc. | Simple matrix addressing in a display |
| JP2007241028A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
| JP2007241027A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
| JPWO2015008424A1 (ja) * | 2013-07-18 | 2017-03-02 | 株式会社Ｊｏｌｅｄ | Ｅｌ表示装置 |
| US9773452B2 (en) | 2013-07-18 | 2017-09-26 | Joled Inc. | EL display apparatus having a control circuit for protection of a gate driver circuit |
| US10714046B2 (en) | 2018-07-06 | 2020-07-14 | Seiko Epson Corporation | Display driver, electro-optical device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3879275B2 (ja) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426594B1 (en) | Electro-optical device and method for driving the same | |
| EP0079496B1 (en) | Matrix display and driving method therefor | |
| US6937216B1 (en) | Electro-optical device, and electronic apparatus and display driver IC using the same | |
| US5253091A (en) | Liquid crystal display having reduced flicker | |
| JP4165907B2 (ja) | 二方向シフトレジスタ | |
| US6040815A (en) | LCD drive IC with pixel inversion operation | |
| JPS59111197A (ja) | マトリクス型表示装置の駆動回路 | |
| US7075528B2 (en) | Display panel drive circuit and plasma display | |
| KR101297241B1 (ko) | 액정표시장치의 구동장치 | |
| JPH06138851A (ja) | アクティブマトリクス液晶ディスプレイ | |
| US6504520B1 (en) | Electroluminescent display device having equalized luminance | |
| KR930005371B1 (ko) | 평판 표시장치 및 그 구동방법. | |
| JP2000122611A (ja) | マトリクス型表示装置 | |
| JP3953544B2 (ja) | Ｅｌ表示装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| JPH11272234A (ja) | Ｅｌ表示装置 | |
| JPH07140439A (ja) | 表示装置 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP2002072974A (ja) | 液晶駆動装置の駆動方法 | |
| JP2002175055A (ja) | 平面表示装置 | |
| JP2656465B2 (ja) | マトリクス表示装置の駆動回路 | |
| JP2002351429A (ja) | 走査信号出力回路、ゲート駆動回路、表示装置、表示装置の製造方法 | |
| JPS62135812A (ja) | 液晶表示装置用駆動回路 | |
| JPH05333815A (ja) | 表示装置の駆動方法 | |
| JP2001033813A (ja) | 液晶表示装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |