JP2000105733A - 遊技機のデータ伝送システム - Google Patents
遊技機のデータ伝送システムInfo
- Publication number
- JP2000105733A JP2000105733A JP10273580A JP27358098A JP2000105733A JP 2000105733 A JP2000105733 A JP 2000105733A JP 10273580 A JP10273580 A JP 10273580A JP 27358098 A JP27358098 A JP 27358098A JP 2000105733 A JP2000105733 A JP 2000105733A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control board
- data
- auxiliary control
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】 遊技機の主制御基板から複数の補助制御基板
へのデータ伝送路を簡単にすること。 【解決手段】 遊技機の主制御基板１０から複数の補助
制御基板２１，２２，２３にデータを伝送する遊技機の
データ伝送システムにおいて、前記主制御基板１０の送
信回路１１と前記複数の補助制御基板２１，２２，２３
の受信回路２１ｒ，２２ｒ，２３ｒとを１つの伝送路１
２で接続し、前記データに前記複数の補助制御基板２
１，２２，２３のそれぞれに対応したアドレスを付加
し、前記各受信回路２１ｒ，２２ｒ，２３ｒは該各受信
回路２１ｒ，２２ｒ，２３ｒを備えた補助制御基板２
１，２２，２３に対応したアドレスが付加された前記デ
ータのみを受信することを特徴とする遊技機のデータ伝
送システム。
へのデータ伝送路を簡単にすること。 【解決手段】 遊技機の主制御基板１０から複数の補助
制御基板２１，２２，２３にデータを伝送する遊技機の
データ伝送システムにおいて、前記主制御基板１０の送
信回路１１と前記複数の補助制御基板２１，２２，２３
の受信回路２１ｒ，２２ｒ，２３ｒとを１つの伝送路１
２で接続し、前記データに前記複数の補助制御基板２
１，２２，２３のそれぞれに対応したアドレスを付加
し、前記各受信回路２１ｒ，２２ｒ，２３ｒは該各受信
回路２１ｒ，２２ｒ，２３ｒを備えた補助制御基板２
１，２２，２３に対応したアドレスが付加された前記デ
ータのみを受信することを特徴とする遊技機のデータ伝
送システム。
Description
【０００１】
【発明の属する技術分野】本発明は遊技機のデータ伝送
システムに関し、特に、簡単な構成により主制御基板か
ら複数の補助制御基板にデータを伝送する技術に関す
る。
システムに関し、特に、簡単な構成により主制御基板か
ら複数の補助制御基板にデータを伝送する技術に関す
る。
【０００２】
【従来の技術】遊技機は主制御基板と該主制御基板から
デジタルデータを受信する複数の補助制御基板を備えて
いる。該複数の補助制御基板は、例えばランプを制御す
る補助制御基板、変動図柄表示装置を制御する補助制御
基板、音声出力を制御する補助制御基板等である。
デジタルデータを受信する複数の補助制御基板を備えて
いる。該複数の補助制御基板は、例えばランプを制御す
る補助制御基板、変動図柄表示装置を制御する補助制御
基板、音声出力を制御する補助制御基板等である。
【０００３】図４はこの場合の従来例を示している。図
４において、パチンコ機等の遊技機の主制御基板７０
は、図示しない主制御回路とともに該主制御回路からの
データ送信用送信回路７１，７２，７３を備えている。
送信回路７１は例えば８ビット伝送回路７１ａにより補
助制御基板としての「制御基板Ａ」８１の受信回路８１
ｒに接続され、送信回路７２は８ビット伝送回路７２ａ
により補助制御基板としての「制御基板Ｂ」８２の受信
回路８２ｒに接続されている。更に、送信回路７３は８
ビット伝送回路７３ａにより補助制御基板としての「制
御基板Ｃ」８３の受信回路８３ｒに接続されている。
４において、パチンコ機等の遊技機の主制御基板７０
は、図示しない主制御回路とともに該主制御回路からの
データ送信用送信回路７１，７２，７３を備えている。
送信回路７１は例えば８ビット伝送回路７１ａにより補
助制御基板としての「制御基板Ａ」８１の受信回路８１
ｒに接続され、送信回路７２は８ビット伝送回路７２ａ
により補助制御基板としての「制御基板Ｂ」８２の受信
回路８２ｒに接続されている。更に、送信回路７３は８
ビット伝送回路７３ａにより補助制御基板としての「制
御基板Ｃ」８３の受信回路８３ｒに接続されている。
【０００４】
【発明が解決しようとする課題】しかし、上述の従来例
では、主制御基板７０から補助制御基板８１〜８３への
数分の通信のために、３つの送信回路７１，７２，７３
及び３つの８ビット伝送回路７１ａ〜７３ａが必要にな
る。そのため、遊技機の主制御基板７０が大きくなり、
スペースに制約がある遊技機にこの主制御基板７０を設
置すると、遊技機を構成する他の機器の設置スペースを
確保することが難しく、設計に苦慮するという問題があ
る。本発明はこのような点に鑑みてなされたものであ
り、その課題は、主制御基板から複数の補助制御基板に
送信する伝送路の構成を簡単にすることができる遊技機
のデータ伝送システムを提供することである。
では、主制御基板７０から補助制御基板８１〜８３への
数分の通信のために、３つの送信回路７１，７２，７３
及び３つの８ビット伝送回路７１ａ〜７３ａが必要にな
る。そのため、遊技機の主制御基板７０が大きくなり、
スペースに制約がある遊技機にこの主制御基板７０を設
置すると、遊技機を構成する他の機器の設置スペースを
確保することが難しく、設計に苦慮するという問題があ
る。本発明はこのような点に鑑みてなされたものであ
り、その課題は、主制御基板から複数の補助制御基板に
送信する伝送路の構成を簡単にすることができる遊技機
のデータ伝送システムを提供することである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本願の第１の発明は、遊技機の主制御基板から複数
の補助制御基板にデータを伝送する遊技機のデータ伝送
システムにおいて、前記主制御基板はデータ送信用送信
回路を備え、前記複数の補助制御基板は前記データ受信
用受信回路を備え、前記送信回路と前記複数の補助制御
基板の前記受信回路とを１つの伝送路で接続し、前記デ
ータに前記複数の補助制御基板のそれぞれに対応したア
ドレスを付加し、前記各受信回路は該各受信回路を備え
た補助制御基板に対応したアドレスが付加された前記デ
ータのみを受信することを特徴とする遊技機のデータ伝
送システムである。
め、本願の第１の発明は、遊技機の主制御基板から複数
の補助制御基板にデータを伝送する遊技機のデータ伝送
システムにおいて、前記主制御基板はデータ送信用送信
回路を備え、前記複数の補助制御基板は前記データ受信
用受信回路を備え、前記送信回路と前記複数の補助制御
基板の前記受信回路とを１つの伝送路で接続し、前記デ
ータに前記複数の補助制御基板のそれぞれに対応したア
ドレスを付加し、前記各受信回路は該各受信回路を備え
た補助制御基板に対応したアドレスが付加された前記デ
ータのみを受信することを特徴とする遊技機のデータ伝
送システムである。
【０００６】上記第１の発明の構成により、伝送データ
に前記複数の補助制御基板のそれぞれに対応したアドレ
スを付加し、前記各補助制御基板の受信回路は該各受信
回路を備えた補助制御基板に対応したアドレスが付加さ
れた伝送データのみを取り込んで受信するので、前記主
制御基板の送信回路と前記複数の補助制御基板の受信回
路とを１つの伝送路で接続することができる。
に前記複数の補助制御基板のそれぞれに対応したアドレ
スを付加し、前記各補助制御基板の受信回路は該各受信
回路を備えた補助制御基板に対応したアドレスが付加さ
れた伝送データのみを取り込んで受信するので、前記主
制御基板の送信回路と前記複数の補助制御基板の受信回
路とを１つの伝送路で接続することができる。
【０００７】更に、第２の発明の構成は、主制御基板か
ら複数の補助制御基板にデータを伝送する遊技機のデー
タ伝送システムにおいて、前記主制御基板がデータの送
信回路と出力選択回路とを備え、前記補助制御基板は受
信回路を備え、前記送信回路は前記複数の補助制御基板
の各受信回路と１つの伝送路で接続され、前記出力選択
回路は前記複数の補助制御基板の各受信回路と前記複数
の補助制御基板の受信回路毎に個別の伝送路で接続さ
れ、前記出力選択回路はイネーブル信号を出力し、前記
複数の補助制御基板の各受信回路は前記イネーブル信号
に従って前記データを受信することを特徴とするデータ
伝送システムである。
ら複数の補助制御基板にデータを伝送する遊技機のデー
タ伝送システムにおいて、前記主制御基板がデータの送
信回路と出力選択回路とを備え、前記補助制御基板は受
信回路を備え、前記送信回路は前記複数の補助制御基板
の各受信回路と１つの伝送路で接続され、前記出力選択
回路は前記複数の補助制御基板の各受信回路と前記複数
の補助制御基板の受信回路毎に個別の伝送路で接続さ
れ、前記出力選択回路はイネーブル信号を出力し、前記
複数の補助制御基板の各受信回路は前記イネーブル信号
に従って前記データを受信することを特徴とするデータ
伝送システムである。
【０００８】上記第２の発明の構成により、主制御基板
の送信回路は複数の補助制御基板の受信回路とデータ伝
送路で接続され、主制御基板の出力選択回路は前記複数
の補助制御基板の受信回路と該受信回路毎に個別の伝送
路で接続され、前記出力選択回路はイネーブル信号を出
力し、前記補助制御基板の受信回路は前記イネーブル信
号に従って伝送データを受信するので、前記主制御基板
の送信回路は前記複数の補助制御基板の受信回路と１つ
のデータ伝送路で接続することができる。
の送信回路は複数の補助制御基板の受信回路とデータ伝
送路で接続され、主制御基板の出力選択回路は前記複数
の補助制御基板の受信回路と該受信回路毎に個別の伝送
路で接続され、前記出力選択回路はイネーブル信号を出
力し、前記補助制御基板の受信回路は前記イネーブル信
号に従って伝送データを受信するので、前記主制御基板
の送信回路は前記複数の補助制御基板の受信回路と１つ
のデータ伝送路で接続することができる。
【０００９】
【発明の実施の形態】以下、本発明における実施の形態
を図面に基づいて説明する。図１は本願発明の第１の実
施の形態を示し、図２は該第１の実施の形態に使用され
る伝送データのフォーマットを示している。図１及び図
２において、パチンコ機等の遊技機は主制御基板１０と
該主制御基板からデジタルデータを受信する複数の補助
制御基板（例えばランプを制御する「制御基板Ａ」２
１、変動図柄表示装置を制御する「制御基板Ｂ」２２、
音声出力を制御する「制御基板Ｃ」２３等）を備えてい
る。
を図面に基づいて説明する。図１は本願発明の第１の実
施の形態を示し、図２は該第１の実施の形態に使用され
る伝送データのフォーマットを示している。図１及び図
２において、パチンコ機等の遊技機は主制御基板１０と
該主制御基板からデジタルデータを受信する複数の補助
制御基板（例えばランプを制御する「制御基板Ａ」２
１、変動図柄表示装置を制御する「制御基板Ｂ」２２、
音声出力を制御する「制御基板Ｃ」２３等）を備えてい
る。
【００１０】主制御基板１０は、図示しない主制御回路
及び該主制御回路から送信するデータを受ける送信回路
１１を備えている。「制御基板Ａ」２１は、受信回路２
１ｒ及び該受信回路２１ｒから受信データを受けてラン
プを制御する、図示しない補助制御回路を備えている。
「制御基板Ｂ」２２は、受信回路２２ｒ及び該受信回路
２２ｒから受信データを受けて変動図柄表示装置を制御
する、図示しない補助制御回路を備えている。「制御基
板Ｃ」２３は、受信回路２３ｒ及び該受信回路２３ｒか
ら受信データを受けて音声出力を制御する、図示しない
補助制御回路を備えている。
及び該主制御回路から送信するデータを受ける送信回路
１１を備えている。「制御基板Ａ」２１は、受信回路２
１ｒ及び該受信回路２１ｒから受信データを受けてラン
プを制御する、図示しない補助制御回路を備えている。
「制御基板Ｂ」２２は、受信回路２２ｒ及び該受信回路
２２ｒから受信データを受けて変動図柄表示装置を制御
する、図示しない補助制御回路を備えている。「制御基
板Ｃ」２３は、受信回路２３ｒ及び該受信回路２３ｒか
ら受信データを受けて音声出力を制御する、図示しない
補助制御回路を備えている。
【００１１】送信回路１１は８ビット伝送回路１２によ
り「制御基板Ａ」２１の受信回路２１ｒ，「制御基板
Ｂ」２２の受信回路２２ｒ及び「制御基板Ｃ」２３の受
信回路２３ｒに接続されている。伝送データのフォーマ
ット３０は、アドレス３１と伝送データ３２とを組み合
わせたものである。アドレス３１は、例えば「制御基板
Ａ」２１に対しては「０１Ｈ」であり、「制御基板Ｂ」
２２に対しては「０２Ｈ」であり、「制御基板Ｃ」２３
に対しては「０３Ｈ」である。
り「制御基板Ａ」２１の受信回路２１ｒ，「制御基板
Ｂ」２２の受信回路２２ｒ及び「制御基板Ｃ」２３の受
信回路２３ｒに接続されている。伝送データのフォーマ
ット３０は、アドレス３１と伝送データ３２とを組み合
わせたものである。アドレス３１は、例えば「制御基板
Ａ」２１に対しては「０１Ｈ」であり、「制御基板Ｂ」
２２に対しては「０２Ｈ」であり、「制御基板Ｃ」２３
に対しては「０３Ｈ」である。
【００１２】以上の構成により、伝送データ３２に前記
複数の補助制御基板２１，２２，２３のそれぞれに対応
したアドレス３１を付加し、前記各補助制御基板２１，
２２，２３の受信回路２１ｒ，２２ｒ，２３ｒは該各受
信回路２１ｒ，２２ｒ，２３ｒを備えた補助制御基板２
１，２２，２３に対応したアドレス３１が付加された伝
送データ３２のみを取り込んで受信するので、前記主制
御基板１０の送信回路１１と前記複数の補助制御基板２
１，２２，２３の受信回路２１ｒ，２２ｒ，２３ｒとを
１つのデータ伝送路１２で接続することができる。
複数の補助制御基板２１，２２，２３のそれぞれに対応
したアドレス３１を付加し、前記各補助制御基板２１，
２２，２３の受信回路２１ｒ，２２ｒ，２３ｒは該各受
信回路２１ｒ，２２ｒ，２３ｒを備えた補助制御基板２
１，２２，２３に対応したアドレス３１が付加された伝
送データ３２のみを取り込んで受信するので、前記主制
御基板１０の送信回路１１と前記複数の補助制御基板２
１，２２，２３の受信回路２１ｒ，２２ｒ，２３ｒとを
１つのデータ伝送路１２で接続することができる。
【００１３】図３は本願の第２の実施の形態を示してい
る。図３において、主制御基板４０は前記主制御基板１
０に対応し、「制御基板Ａ」６１は前記「制御基板Ａ」
２１に対応し、「制御基板Ｂ」６２は前記「制御基板
Ｂ」２２に対応し、「制御基板Ｃ」６３は前記「制御基
板Ｃ」２３に対応している。
る。図３において、主制御基板４０は前記主制御基板１
０に対応し、「制御基板Ａ」６１は前記「制御基板Ａ」
２１に対応し、「制御基板Ｂ」６２は前記「制御基板
Ｂ」２２に対応し、「制御基板Ｃ」６３は前記「制御基
板Ｃ」２３に対応している。
【００１４】主制御基板４０は図示しない主制御回路、
該主制御回路から送信するデータを受ける送信回路４１
及び出力選択回路５１を具備している。送信回路４１は
８ビットデータ伝送路４２により「制御基板Ａ」６１の
受信回路６１ｒ、「制御基板Ｂ」６２の受信回路６２ｒ
及び「制御基板Ｃ」６３の受信回路６３ｒに接続されて
いる。出力選択回路５１は、伝送路５２により受信回路
６１ｒに接続され、更に伝送路５３により受信回路６２
ｒに接続され、更に伝送路５４により受信回路６３ｒに
接続されている。出力選択回路５１は、通信イネーブル
信号を各受信回路６１ｒ，６２ｒ，６３ｒに出力してい
る。通信イネーブル信号は、「１」又は「０」であり、
例えば「１」の時は受信回路６２ｒ，６３ｒ，６４ｒは
伝送データを受信でき、「０」の時は受信回路６２ｒ，
６３ｒ，６４ｒは伝送データを受信できない。
該主制御回路から送信するデータを受ける送信回路４１
及び出力選択回路５１を具備している。送信回路４１は
８ビットデータ伝送路４２により「制御基板Ａ」６１の
受信回路６１ｒ、「制御基板Ｂ」６２の受信回路６２ｒ
及び「制御基板Ｃ」６３の受信回路６３ｒに接続されて
いる。出力選択回路５１は、伝送路５２により受信回路
６１ｒに接続され、更に伝送路５３により受信回路６２
ｒに接続され、更に伝送路５４により受信回路６３ｒに
接続されている。出力選択回路５１は、通信イネーブル
信号を各受信回路６１ｒ，６２ｒ，６３ｒに出力してい
る。通信イネーブル信号は、「１」又は「０」であり、
例えば「１」の時は受信回路６２ｒ，６３ｒ，６４ｒは
伝送データを受信でき、「０」の時は受信回路６２ｒ，
６３ｒ，６４ｒは伝送データを受信できない。
【００１５】以上の構成により、主制御基板４０の送信
回路４１は複数の補助制御基板６１，６２，６３の受信
回路６１ｒ，６２ｒ，６３ｒとデータ伝送路４２で接続
され、主制御基板４０の出力選択回路５１は前記受信回
路６１ｒ，６２ｒ，６３ｒと該受信回路６１ｒ，６２
ｒ，６３ｒ毎に個別の伝送路５２，５３，５４で接続さ
れ、前記出力選択回路５１はイネーブル信号を出力し、
前記受信回路６１ｒ，６２ｒ，６３ｒは前記イネーブル
信号に従って伝送データを取り込んで受信するので、前
記主制御基板４０の送信回路４１は前記複数の受信回路
６１ｒ，６２ｒ，６３ｒと１つのデータ伝送路４２で接
続することができる。なお、伝送路５２，５３，５４は
イネーブル信号用なので、１ビットのものでよい。
回路４１は複数の補助制御基板６１，６２，６３の受信
回路６１ｒ，６２ｒ，６３ｒとデータ伝送路４２で接続
され、主制御基板４０の出力選択回路５１は前記受信回
路６１ｒ，６２ｒ，６３ｒと該受信回路６１ｒ，６２
ｒ，６３ｒ毎に個別の伝送路５２，５３，５４で接続さ
れ、前記出力選択回路５１はイネーブル信号を出力し、
前記受信回路６１ｒ，６２ｒ，６３ｒは前記イネーブル
信号に従って伝送データを取り込んで受信するので、前
記主制御基板４０の送信回路４１は前記複数の受信回路
６１ｒ，６２ｒ，６３ｒと１つのデータ伝送路４２で接
続することができる。なお、伝送路５２，５３，５４は
イネーブル信号用なので、１ビットのものでよい。
【００１６】
【発明の効果】本願の第１の発明によれば、遊技機の主
制御基板から遊技機の各部分を制御する複数の補助制御
基板に１つの伝送路でデータを伝送できるので、伝送路
を簡単にできる。更に、主制御基板の大きさが過大にな
ることを防ぐことができるので、遊技機内の限りあるス
ペースを有効に利用できる。
制御基板から遊技機の各部分を制御する複数の補助制御
基板に１つの伝送路でデータを伝送できるので、伝送路
を簡単にできる。更に、主制御基板の大きさが過大にな
ることを防ぐことができるので、遊技機内の限りあるス
ペースを有効に利用できる。
【００１７】更に、第２の発明によっても、遊技機の主
制御基板から前記複数の補助制御基板に１つの伝送路で
データを伝送できるので、伝送路を簡単にできる。な
お、この場合、イネーブル信号用伝送路は、１ビットで
すむので、簡単なものになる。更に、主制御基板の大き
さが過大になることを防ぐことができるので、遊技機内
の限りあるスペースを有効に利用できる。
制御基板から前記複数の補助制御基板に１つの伝送路で
データを伝送できるので、伝送路を簡単にできる。な
お、この場合、イネーブル信号用伝送路は、１ビットで
すむので、簡単なものになる。更に、主制御基板の大き
さが過大になることを防ぐことができるので、遊技機内
の限りあるスペースを有効に利用できる。
【図１】本願発明の第１の実施の形態を示すブロック図
である。
である。
【図２】前記第１の実施の形態に使用するデータフォー
マットの説明図である。
マットの説明図である。
【図３】本願発明の第２の実施の形態を示すブロック図
である。
である。
【図４】従来例を示すブロック図である。
１０ 主制御基板 １１ 送信回路 １２ データ伝送路 ２１ 制御基板Ａ ２１ｒ 受信回路 ２２ 制御基板Ｂ ２２ｒ 受信回路 ２３ 制御基板Ｃ ２３ｒ 受信回路 ３１ アドレス ３２ 伝送データ ４０ 主制御基板 ４１ 送信回路 ４２ データ伝送路 ５１ 出力選択回路 ６１ 制御基板Ａ ６１ｒ 受信回路 ６２ 制御基板Ｂ ６２ｒ 受信回路 ６３ 制御基板Ｃ ６３ｒ 受信回路
Claims (2)
- 【請求項１】 遊技機の主制御基板から複数の補助制御
基板にデータを伝送する遊技機のデータ伝送システムに
おいて、 前記主制御基板はデータ送信用送信回路を備え、前記複
数の補助制御基板は前記データ受信用受信回路を備え、 前記送信回路と前記複数の補助制御基板の前記受信回路
とを１つの伝送路で接続し、 前記データに前記複数の補助制御基板のそれぞれに対応
したアドレスを付加し、前記各受信回路は該各受信回路
を備えた補助制御基板に対応したアドレスが付加された
前記データのみを受信することを特徴とする遊技機のデ
ータ伝送システム。 - 【請求項２】 主制御基板から複数の補助制御基板にデ
ータを伝送する遊技機のデータ伝送システムにおいて、 前記主制御基板がデータの送信回路と出力選択回路とを
備え、前記補助制御基板は受信回路を備え、 前記送信回路は前記複数の補助制御基板の各受信回路と
１つの伝送路で接続され、 前記出力選択回路は前記複数の補助制御基板の各受信回
路と前記複数の補助制御基板の受信回路毎に個別の伝送
路で接続され、 前記出力選択回路はイネーブル信号を出力し、前記複数
の補助制御基板の各受信回路は前記イネーブル信号に従
って前記データを受信することを特徴とするデータ伝送
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273580A JP2000105733A (ja) | 1998-09-28 | 1998-09-28 | 遊技機のデータ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273580A JP2000105733A (ja) | 1998-09-28 | 1998-09-28 | 遊技機のデータ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000105733A true JP2000105733A (ja) | 2000-04-11 |
| JP2000105733A5 JP2000105733A5 (ja) | 2005-12-02 |
Family
ID=17529788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10273580A Pending JP2000105733A (ja) | 1998-09-28 | 1998-09-28 | 遊技機のデータ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000105733A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003010487A (ja) * | 2001-06-29 | 2003-01-14 | Newgin Corp | パチンコ遊技機 |
| JP2022090480A (ja) * | 2020-12-07 | 2022-06-17 | 株式会社三洋物産 | 遊技機 |
-
1998
- 1998-09-28 JP JP10273580A patent/JP2000105733A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003010487A (ja) * | 2001-06-29 | 2003-01-14 | Newgin Corp | パチンコ遊技機 |
| JP2022090480A (ja) * | 2020-12-07 | 2022-06-17 | 株式会社三洋物産 | 遊技機 |
| JP7294307B2 (ja) | 2020-12-07 | 2023-06-20 | 株式会社三洋物産 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637022A (en) | Internally register-modelled, serially-bussed radio system | |
| JP2000105733A (ja) | 遊技機のデータ伝送システム | |
| US5964850A (en) | System for increasing functionality through a predefined interface by use of an interconnection device to switch a non-standard echo cancellation processor onto the interface | |
| JP2000105733A5 (ja) | ||
| CA1058764A (en) | Serial data reception system | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JPH0243846A (ja) | 回線終端装置 | |
| JPH0591115A (ja) | データ送受信方式 | |
| KR100263978B1 (ko) | 내장형의 멀티 모뎀 시스템 | |
| US6628656B1 (en) | Circuit, method and/or architecture for improving the performance of a serial communication link | |
| KR0149643B1 (ko) | 아날로그 가입자 보오드의 링 릴레이 제어방법 및 그 장치 | |
| JPH06224977A (ja) | 外部インターフェイス選択装置 | |
| KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
| JPH10243045A (ja) | マルチプロトコルインタフェース回路 | |
| JPH10256935A (ja) | 送受信装置 | |
| JP2000112331A (ja) | 航空管制シミュレータ装置用模擬通信装置 | |
| JPH0775345B2 (ja) | シリアルインターフェイス | |
| JPS60105182A (ja) | コネクタ装置 | |
| JPH05151118A (ja) | ボード間接続における経路選択法 | |
| JPH01108822A (ja) | 補助伝送路用送信回路 | |
| KR19980015117A (ko) | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 방법(method for confirming printed circuit board mountin position in full electronic switching system) | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH0262067B2 (ja) | ||
| JPH05153675A (ja) | 時分割交換機の通話路制御装置 | |
| JPS5825743A (ja) | デ−タ送受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |