JP2000100821A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JP2000100821A JP2000100821A JP27295398A JP27295398A JP2000100821A JP 2000100821 A JP2000100821 A JP 2000100821A JP 27295398 A JP27295398 A JP 27295398A JP 27295398 A JP27295398 A JP 27295398A JP 2000100821 A JP2000100821 A JP 2000100821A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- conductive paste
- solder balls
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に係り、特に、ボールグリッドアレ
イ型の半導体装置及び半導体装置の製造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device, and more particularly to a ball grid array type semiconductor device and a method of manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】従来、内部に有する電子部品を装置の外
部に接続する複数の半田ボールを有するボールグリッド
アレイ型のチップスケールパッケージである半導体装置
50,60を、図23と図24とにそれぞれ示す。図示
のごとく、半導体装置50では、電子部品が形成された
チップ51上に接着テープ52によりリードフレーム5
3を装備し、さらに、リードフレーム53上に半田ボー
ル54が装備されている。リードフレーム53は、チッ
プ51上の各電子部品と通じているパッド56とワイヤ
ボンディングにより接続されている。そして、半田ボー
ル54を除いて全体が封止樹脂55に封止されている。2. Description of the Related Art Conventionally, semiconductor devices 50 and 60 which are chip scale packages of a ball grid array type having a plurality of solder balls for connecting internal electronic components to the outside of the device are shown in FIGS. 23 and 24, respectively. Show. As shown in the figure, in the semiconductor device 50, the lead frame 5
3 and a solder ball 54 on a lead frame 53. The lead frame 53 is connected by wire bonding to a pad 56 communicating with each electronic component on the chip 51. Except for the solder balls 54, the whole is sealed with a sealing resin 55.
【0003】また、半導体装置60は、チップ61上に
エラストマ(接着用弾性体)62を介してリードフレー
ム63が装備され、このリードフレーム63から延設さ
れたロードビーム63aがチップ61上に設けられたパ
ッド64に接続されている。リードフレーム63上には
半田ボール65が装備され、当該半田ボール65以外の
領域はポリイミド基材66により被覆されている。ま
た、ロードビーム63aは、封止樹脂67により封止さ
れている。A semiconductor device 60 has a lead frame 63 mounted on a chip 61 via an elastomer (adhesive body) 62, and a load beam 63 a extending from the lead frame 63 is provided on the chip 61. Connected to the pad 64. A solder ball 65 is provided on the lead frame 63, and a region other than the solder ball 65 is covered with a polyimide base material 66. The load beam 63a is sealed by a sealing resin 67.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記各
半導体装置50,60やその他の従来の半導体装置で
は、プリント基板、接着テープ、リードフレーム等の配
線基盤を中継し、さらにそこからロードビーム、ワイヤ
ボンディング等を利用して、パッドと半田ボールの接続
を行っていた。However, in each of the above semiconductor devices 50 and 60 and other conventional semiconductor devices, a wiring board such as a printed board, an adhesive tape, and a lead frame is relayed, and a load beam and a wire are further connected therefrom. The connection between the pad and the solder ball has been performed using bonding or the like.
【0005】このため、半導体装置のパッケージの構成
材料として、リードフレーム等の配線基盤とその接着手
段およびボンディングワイヤやロードビーム等の接続手
段が必要不可欠であり、これらが半導体装置のパッケー
ジ資材のコスト低減の大きな障害となるという不都合が
生じていた。For this reason, as a constituent material of a package of a semiconductor device, a wiring board such as a lead frame and a bonding means thereof and a connecting means such as a bonding wire and a load beam are indispensable, and these are costs of the package material of the semiconductor device. There has been an inconvenience that it becomes a major obstacle to reduction.
【0006】また、既存のリードフレームに応じてチッ
プを設計しなければならず、設計自由度の制限となると
共にチップの小型化の妨げともなっていた。Further, the chip must be designed according to the existing lead frame, which limits the degree of freedom in designing and hinders the miniaturization of the chip.
【0007】さらに、従来の半導体装置は、封止樹脂に
黒色又はこれに準じた色合いのものが使用されるため、
ウェハーからチップを切り出す前に封止樹脂を塗布する
と、切り出し位置の確認が困難となるため、切り出し後
に個別にチップを樹脂封止をしなければならず、生産性
が悪いという不都合があった。Further, in a conventional semiconductor device, a sealing resin having a black color or a color similar thereto is used.
If the sealing resin is applied before cutting out the chips from the wafer, it is difficult to confirm the cutting position. Therefore, the chips must be individually resin-sealed after the cutting, which has a disadvantage of low productivity.
【0008】[0008]
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、パッケージ資材のコスト低減に好適で、生産
性の高い半導体装置及び半導体装置の製造方法を提供す
ることを、その目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device and a method of manufacturing a semiconductor device which can solve the disadvantages of the conventional example, is suitable for reducing the cost of package materials, and has high productivity. .
【0009】[0009]
【課題を解決するための手段】本願発明では、一平面上
に複数の電子部品が形成されたチップと、各電子部品を
装置の外部に接続する複数の半田ボールと、各電子部品
と各半田ボールとを接続する配線部とを備え、配線部を
導電性ペーストで形成するという構成を採っている。こ
の場合、導電性ペーストを、特にスクリーン印刷により
チップの一平面上に形成することが望ましい。According to the present invention, there are provided a chip having a plurality of electronic components formed on one plane, a plurality of solder balls for connecting each electronic component to the outside of the device, each electronic component and each solder. And a wiring portion for connecting to a ball, and the wiring portion is formed of a conductive paste. In this case, it is desirable to form the conductive paste on one plane of the chip, particularly by screen printing.
【0010】かかる構成の場合、リードフレームに替わ
って、導電性ペーストが電子部品と半田ボールとを接続
する。In such a configuration, the conductive paste connects the electronic component and the solder ball instead of the lead frame.
【0011】また、上記構成に加えて、チップの一平面
上に、各電子部品を配線部と結線する複数のパッドを形
成し、各パッド上に凸状の金属バンプを設け、その上か
ら配線部を形成する構成としても良い。ここで、パッド
とはいわゆる電極を示すものである。そして、金属バン
プにより、配線部との接触面積を広く確保され、配線部
をチップ上で強固に固定する。Further, in addition to the above configuration, a plurality of pads for connecting each electronic component to the wiring portion are formed on one plane of the chip, and a convex metal bump is provided on each pad, and the wiring is formed from above. It is good also as composition which forms a part. Here, the pad indicates a so-called electrode. A large contact area with the wiring portion is secured by the metal bump, and the wiring portion is firmly fixed on the chip.
【0012】とくに、この金属バンプのパッドとの密着
面の近傍の形状を、当該密着面から離れるにつれてその
断面積が広がる形状に設定すると、金属バンプとパッド
との隙間に導電性ペーストが入り込み、配線部を強固に
固定する。In particular, when the shape of the metal bump in the vicinity of the contact surface with the pad is set to a shape in which the cross-sectional area increases as the distance from the contact surface increases, the conductive paste enters the gap between the metal bump and the pad, Fix the wiring part firmly.
【0013】また、上述の各半田ボールを、配線部上で
金属薄板を介して装備してもよい。Further, each of the above-mentioned solder balls may be provided on the wiring portion via a thin metal plate.
【0014】さらに、上述の配線部及び各半田ボールを
チップの一平面上に全て形成し、各半田ボールを除い
た、チップの一平面上を封止樹脂にて被覆する構成とし
ても良い。この場合、封止樹脂が透明であることが望ま
しい。特に、封止樹脂が透明であれば、封止後のチップ
上の一平面の配線部を観察して、ウェハーからチップの
切り出しを行われるので、切り出し後に個別に樹脂封止
を行う必要がなくなる。Further, the above-mentioned wiring portion and each solder ball may be entirely formed on one plane of the chip, and one plane of the chip excluding each solder ball may be covered with a sealing resin. In this case, it is desirable that the sealing resin is transparent. In particular, if the sealing resin is transparent, the chip is cut out from the wafer by observing the wiring portion on one plane on the chip after the sealing, so that it is not necessary to individually perform resin sealing after the cutting. .
【0015】また、半導体装置の製造方法については、
複数のチップの材料となり、その一平面に各チップの電
子部品と当該各電子部品の配線接続用の複数のパッドと
が形成されたウェハーに対して、配線パターンが飾刻さ
れた印刷用のマスクを位置決めして装着し、マスクを介
して導電性ペーストをウェハー上にスクリーン印刷し、
マスク除去後,導電性ペースト上に,各電子部品を装置
の外部に接続する複数の半田ボールを装備し、ウェハー
から各チップを分割することにより行われる。Further, regarding a method of manufacturing a semiconductor device,
A printing mask on which a wiring pattern is engraved on a wafer on which the electronic components of each chip and a plurality of pads for wiring connection of each electronic component are formed on one plane of the material of the plurality of chips. Position and mount, screen printing conductive paste on the wafer through the mask,
After the mask is removed, a plurality of solder balls for connecting each electronic component to the outside of the device are provided on the conductive paste, and each chip is divided from the wafer.
【0016】このとき、マスクの装着前に、各パッド上
に凸状の金属バンプを設けると共に、導電性ペーストを
各金属バンプの上から印刷する行程を加えても良い。ま
た、半田ボールを装備する前に、導電性ペースト上の各
半田ボールの装備予定位置に、金属薄板の装備を行って
も良い。At this time, before mounting the mask, a convex metal bump may be provided on each pad, and a step of printing a conductive paste from above each metal bump may be added. Before mounting the solder balls, a thin metal plate may be mounted on the conductive paste at a position where each solder ball is to be mounted.
【0017】さらに、各半田ボールの装備後であって各
チップの切断前に、当該各半田ボールを除いて導電性ペ
ーストを封止する封止樹脂をチップの一面上に塗布して
も良い。このとき、封止樹脂は、透明であることが望ま
しい。Further, after each solder ball is mounted and before each chip is cut, a sealing resin for sealing the conductive paste except for each solder ball may be applied to one surface of the chip. At this time, the sealing resin is desirably transparent.
【0018】本発明は、上述した各構成によって前述し
た目的を達成しようとするものである。The present invention is intended to achieve the above-mentioned object by each of the above-mentioned constitutions.
【0019】[0019]
【発明の実施の形態】本発明の第一の実施形態を図1乃
至図11に基づいて説明する。図1(A)は、本実施形
態たる半導体装置10の一部を断面で示した正面図を示
している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. FIG. 1A is a front view showing a cross section of a part of the semiconductor device 10 according to the present embodiment.
【0020】この半導体装置10は、ボールグリッドア
レイ型のチップスケールパッケージであり、一平面2a
上に複数の電子部品(図示略)が形成されたチップ2
と、各電子部品を装置の外部に接続する複数の半田ボー
ル3と、各電子部品と各半田ボール3とを接続する配線
部4と、チップ2の電子部品が形成された一平面2a上
を被覆する封止樹脂5とを備えている。The semiconductor device 10 is a ball grid array type chip scale package, and has a flat surface 2a.
Chip 2 on which a plurality of electronic components (not shown) are formed
And a plurality of solder balls 3 for connecting each electronic component to the outside of the device, a wiring portion 4 for connecting each electronic component and each solder ball 3, and a plane 2a on which the electronic components of the chip 2 are formed. And a sealing resin 5 for coating.
【0021】以下各部を詳説する。Hereinafter, each part will be described in detail.
【0022】まず、チップ2は、後述するシリコンウェ
ハー20から切り出されたものであり、その一平面2a
上に、無数の電子部品(半導体素子)が形成されてい
る。さらに、チップ2の一平面2a上には、これらの各
電子部品を配線部4と結線する複数のパッド21が形成
されている。複数のパッド21は、チップ2のほぼ中央
を通って一列に並んで設けられている。First, the chip 2 is cut out from a silicon wafer 20, which will be described later, and has a flat surface 2a.
An infinite number of electronic components (semiconductor elements) are formed thereon. Further, a plurality of pads 21 for connecting these electronic components to the wiring section 4 are formed on one plane 2a of the chip 2. The plurality of pads 21 are provided in a line in a row passing substantially through the center of the chip 2.
【0023】図1(B)は、パッド21の周囲部分の拡
大説明図である。この図に示すように、各パッド21の
一平面2a上には、それぞれ凸状の金属バンプ22が設
けられている。この金属バンプ22は、金や半田等から
なり、当該金属バンプ22を包み込むようにして、その
上から配線部4が形成されている。この金属バンプ22
は、金属リボンを打ち抜いて形成される円筒形のバンプ
よりも、ボールボンディングで形成される、ボールを押
しつぶした形状のバンプを使用することが望ましい。FIG. 1B is an enlarged explanatory view of a portion around the pad 21. As shown in this figure, a convex metal bump 22 is provided on one plane 2 a of each pad 21. The metal bump 22 is made of gold, solder, or the like, and the wiring portion 4 is formed on the metal bump 22 so as to surround the metal bump 22. This metal bump 22
It is preferable to use a bump formed by ball bonding and having a shape crushed by a ball, rather than a cylindrical bump formed by punching a metal ribbon.
【0024】かかる形状を採ることにより、金属バンプ
22のパッド21との密着面22aの近傍(金属バンプ
22の下部)の形状が、当該密着面22aから離れるに
つれて密着面と平行な断面の面積が大きくなる形状とな
る。このため、配線部4を構成する導電性ペーストの塗
布時において、金属バンプ22の密着面22aの周囲の
面とパッドの上面との間の領域Bに、導電性ペースト4
が侵入する。従って、導電性ペーストが固化した後に
は、金属バンプ22が、導電性ペースト4とパッド21
とを接合するくさびとして機能するため、当該導電性ペ
ースト4は、パッド21の上面に強固に固定される。ま
た、金属バンプ22が設けられたことにより、金属バン
プ22と導電性ペースト4との間の接触面積が、広く確
保され、これによっても、導電性ペースト4は強固に保
持される。By adopting such a shape, the shape of the vicinity of the contact surface 22a of the metal bump 22 with the pad 21 (the lower part of the metal bump 22) becomes larger as the distance from the contact surface 22a increases. The shape becomes larger. Therefore, when the conductive paste forming the wiring portion 4 is applied, the conductive paste 4 is applied to the region B between the surface around the contact surface 22a of the metal bump 22 and the upper surface of the pad.
Invades. Therefore, after the conductive paste is solidified, the metal bumps 22 are connected to the conductive paste 4 and the pads 21.
The conductive paste 4 is firmly fixed to the upper surface of the pad 21 so as to function as a wedge for joining the conductive paste 4 and the conductive paste 4. Further, since the metal bumps 22 are provided, a large contact area between the metal bumps 22 and the conductive paste 4 is ensured, so that the conductive paste 4 is firmly held.
【0025】次に、配線部4について説明する。この配
線部4は、チップ2の一平面2a上にスクリーン印刷で
パターンニングされた導電性ペーストの配線41から形
成されている。この導電性ペーストには、例えば、銀ペ
ーストが使用される。各導電性ペーストの配線41は、
チップ2の一平面2a上において、当該チップ2の中央
部から端部近くまで延設されている。導電性ペーストの
各配線41の一方の端部は、前述したように、金属バン
プ22を介してパッド21と接続されている。また、各
配線41の他方の端部は、円板状の金属薄板であるラン
ド42が装備されている。ランド42には、42合金
(Ni含有率が42%のNi−鉄合金)やCu合金が使
用される。Next, the wiring section 4 will be described. The wiring portion 4 is formed from a conductive paste wiring 41 patterned on the one plane 2a of the chip 2 by screen printing. As the conductive paste, for example, a silver paste is used. The wiring 41 of each conductive paste is
On one plane 2a of the chip 2, the chip 2 extends from the center to the vicinity of the end. One end of each wiring 41 of the conductive paste is connected to the pad 21 via the metal bump 22 as described above. The other end of each wiring 41 is provided with a land 42 which is a disk-shaped thin metal plate. For the land 42, a 42 alloy (Ni-iron alloy having a Ni content of 42%) or a Cu alloy is used.
【0026】そして、これらの各ランド42上には、半
田ボール3がロウづけされている。半田ボール3は、半
田からなる略球状体である。以上のように、チップ2上
に形成された無数の半導体素子は、パッド21,金属バ
ンプ22,導電性ペーストの配線41及びランド42を
介して半田ボール3まで通電自在に接続されている。On each of these lands 42, solder balls 3 are brazed. The solder ball 3 is a substantially spherical body made of solder. As described above, the myriad of semiconductor elements formed on the chip 2 are connected to the solder balls 3 via the pads 21, the metal bumps 22, the conductive paste wirings 41 and the lands 42 so as to be able to conduct electricity.
【0027】そして、上述したチップ2の半導体素子形
成面上には、配線部4を被覆した状態で封止樹脂5が塗
布されている。この封止樹脂5は、図1(A)に示すよ
うに、各半田ボール3については、その根本しか被覆し
ておらず、上端部側は露出させている。また、この封止
樹脂5には、透明なものが使用される。Then, a sealing resin 5 is applied on the semiconductor element forming surface of the chip 2 while covering the wiring portion 4. As shown in FIG. 1A, the sealing resin 5 covers only the base of each solder ball 3 and exposes the upper end side. In addition, a transparent resin is used for the sealing resin 5.
【0028】次の上述の半導体装置10の製造方法につ
いて、図2乃至図11に基づいて説明する。図2は、半
導体装置10の製造方法の工程を順に示したフローチャ
ートであり、図3〜図11は、各工程の説明図である。
以下、順を追って説明する。Next, a method of manufacturing the above-described semiconductor device 10 will be described with reference to FIGS. FIG. 2 is a flowchart showing the steps of the method of manufacturing the semiconductor device 10 in order, and FIGS. 3 to 11 are explanatory diagrams of each step.
Hereinafter, description will be made in order.
【0029】図3(A)は、チップ2の材料となるシリ
コンウェハー20を示している。このウェハー20を最
終的に、升目状に分割することにより複数のチップ2が
形成される。また、ウェハー20は、図3(B)に示す
ように、その一平面に全てのチップ2の無数の半導体素
子(図示略)と当該各半導体素子の配線部4への接続用
の複数のパッド21とが形成されている。FIG. 3A shows a silicon wafer 20 used as a material of the chip 2. A plurality of chips 2 are finally formed by dividing the wafer 20 into squares. Further, as shown in FIG. 3 (B), the wafer 20 has innumerable semiconductor elements (not shown) of all the chips 2 and a plurality of pads for connecting the semiconductor elements to the wiring section 4 on one plane. 21 are formed.
【0030】上記ウェハー20状態の各チップ2のパッ
ド21上に、バンプボンダーを用いて金属バンプ22を
形成する(ステップS1,図4)。A metal bump 22 is formed on the pad 21 of each chip 2 in the state of the wafer 20 by using a bump bonder (step S1, FIG. 4).
【0031】次に、金属バンプ22が形成されたウエハ
ー20に、配線パターンが飾刻された金属マスクを被
せ、位置決めする(ステップS2)。マスクの位置決め
後、銀ペースト等の導電性ペーストをスクリーン印刷
し、チップ2の一平面2a上に導電性ペーストからなる
配線41を形成する(ステップS3,図5(A))。こ
のとき、金属バンプ22は導電性ペーストにより取り囲
まれる(図5(B))。次に、導電性ペーストにより形
成された配線41上のボール搭載位置に、42合金やC
u合金からつくられたランド(金属薄板)42を設置す
る(ステップS4,図6(A))。なお、ランド42の
半田ボール搭載面には、あらかじめ半田メッキ42aを
施している方が望ましい(図6(B))。Next, the wafer 20 on which the metal bumps 22 are formed is covered with a metal mask on which a wiring pattern is decorated and positioned (step S2). After the positioning of the mask, a conductive paste such as a silver paste is screen-printed to form a wiring 41 made of the conductive paste on one plane 2a of the chip 2 (step S3, FIG. 5A). At this time, the metal bumps 22 are surrounded by the conductive paste (FIG. 5B). Next, 42 alloy or C is added to the ball mounting position on the wiring 41 formed of the conductive paste.
A land (a thin metal plate) 42 made of a u alloy is installed (step S4, FIG. 6A). It is desirable that the solder ball mounting surface of the land 42 be preliminarily subjected to the solder plating 42a (FIG. 6B).
【0032】次に、下部にフラックス3aを極少量塗布
した半田ボール3をランド42上にマウント(設置)す
る(ステップS5,図7)。Next, the solder ball 3 having a very small amount of the flux 3a applied to the lower portion is mounted (installed) on the land 42 (step S5, FIG. 7).
【0033】次に、この状態でウエハー20全体に対し
て赤外線加熱によるリフローを行う。このリフローを実
施することにより、導電性ペースト41は硬化し、金属
バンプ22、チップ2の表面及びランド42が接着され
る(ステップS6)。一方、半田ボール3は加熱溶融
し、ランド42とロウづけされる(図8)。Next, in this state, the entire wafer 20 is subjected to reflow by infrared heating. By performing this reflow, the conductive paste 41 is hardened, and the metal bumps 22, the surface of the chip 2, and the lands 42 are bonded (Step S6). On the other hand, the solder ball 3 is heated and melted and brazed to the land 42 (FIG. 8).
【0034】次に、透明な液状封止樹脂11をウエハー
20上に滴下し、ウエハー20の表面を樹脂封止する
(ステップS7,図9)。そして、ウェハー20全体を
ベーク炉でベークを行い、液状封止樹脂11を硬化させ
る(ステップS8)。なお、封止樹脂11には加熱によ
り硬化するタイプに限らず、UV照射等により硬化する
タイプのものを使用しても良い。Next, the transparent liquid sealing resin 11 is dropped on the wafer 20 to seal the surface of the wafer 20 with resin (step S7, FIG. 9). Then, the entire wafer 20 is baked in a baking furnace to cure the liquid sealing resin 11 (Step S8). The sealing resin 11 is not limited to the type that is cured by heating, but may be a type that is cured by UV irradiation or the like.
【0035】次に、樹脂硬化後のウエハー20をUVシ
ート等に貼り付け後、ダイサーにより、図10の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置10として分離する(ステップS9)。図11
は、完成した半導体装置10を示し、図11(A)は半
導体装置10の正面図、図11(B)は半導体装置10
の右側面図、図11(C)は底面図を示している。こう
して、所望する半導体装置10のパッケージが完成す
る。Next, after the resin-cured wafer 20 is affixed to a UV sheet or the like, the wafer 20 is cut into a chip size by a dicer along a dotted line in FIG. 10 to be separated as respective semiconductor devices 10 (step S9). ). FIG.
11A shows a completed semiconductor device 10, FIG. 11A is a front view of the semiconductor device 10, and FIG.
11 (C) shows a bottom view. Thus, a desired package of the semiconductor device 10 is completed.
【0036】上記構成からなる本実施形態では、チップ
2上の半導体素子と半田ボール3とを接続する配線部4
を導電性ペーストによって形成しているため、従来必要
とされていたプリント基板、接着テープ、リードフレー
ム等の配線基板とその接着手段およびボンディングワイ
ヤやロードビーム等の接続手段を不要とすることがで
き、半導体装置10のパッケージ資材のコスト低減を図
ることが可能である。In this embodiment having the above configuration, the wiring section 4 for connecting the semiconductor element on the chip 2 and the solder ball 3 is formed.
Is formed by a conductive paste, so that wiring boards such as printed circuit boards, adhesive tapes, and lead frames, which are conventionally required, and bonding means thereof and connection means such as bonding wires and load beams can be eliminated. In addition, it is possible to reduce the cost of the package material of the semiconductor device 10.
【0037】また、リードフレーム又は配線基盤及びそ
の接着用のテープが不要となるため、半導体装置10全
体の厚さを非常に薄く造ることが可能となる。同時に、
半導体装置10の大きさを既存のリードフレームに合わ
せる必要がなくなり、当該半導体装置の小型化を図るこ
とが可能となる。Further, since a lead frame or a wiring board and a tape for bonding the lead frame or the wiring board are not required, the thickness of the entire semiconductor device 10 can be made extremely thin. at the same time,
It is not necessary to match the size of the semiconductor device 10 with the existing lead frame, and the size of the semiconductor device can be reduced.
【0038】特に、配線部4がペースト状のため、スク
リーン印刷により簡易に所望の形状に形成することがで
きるため、既存のリードフレーム等にあわせたパッド位
置の設計が不要となり、設計の自由度が広がるため、生
産性の向上を図ること可能である。In particular, since the wiring portion 4 is in a paste form, it can be easily formed into a desired shape by screen printing. Therefore, it is not necessary to design a pad position according to an existing lead frame or the like, and the degree of design freedom is increased. , The productivity can be improved.
【0039】また、半導体素子を設けたチップ2の一平
面2a上に配線部4を形成して、これらを樹脂封止する
構成のため、ウェハー20の状態でその一平面2aに樹
脂封止を行いしかる後に個別のチップ2に切断すればよ
く、従来のように、ウェハー20からチップ2を切断し
た後に、個別に樹脂封止を行う必要がないため、生産性
を向上することが可能である。Further, since the wiring section 4 is formed on one plane 2a of the chip 2 on which the semiconductor element is provided and these are sealed with resin, the resin sealing is performed on the one plane 2a in the state of the wafer 20. It is sufficient to cut the individual chips 2 after the operation, and it is not necessary to individually perform resin sealing after cutting the chips 2 from the wafer 20 as in the related art, so that it is possible to improve productivity. .
【0040】このとき、封止樹脂11を透明のものとす
ることにより、ウェハー20から各チップ2を切断する
際に、切断位置を容易に確認することができ、さらに生
産性を向上させることができると共に、正確に切断でき
るので加工精度を向上させることも可能となる。At this time, by making the sealing resin 11 transparent, the cutting position can be easily confirmed when each chip 2 is cut from the wafer 20, and the productivity can be further improved. In addition to this, the cutting can be performed accurately, so that the processing accuracy can be improved.
【0041】次に、本発明の第二の実施形態たる半導体
装置10Aについて、図12乃至図20に基づいて説明
する。なお、上述した半導体装置10と同一の構成につ
いては、同一の符号を付して重複する説明は省略するも
のとする。Next, a semiconductor device 10A according to a second embodiment of the present invention will be described with reference to FIGS. Note that the same components as those of the semiconductor device 10 described above are denoted by the same reference numerals, and redundant description will be omitted.
【0042】図12は、半導体装置10Aの一部切り欠
いた正面図である。この半導体装置10Aは、前述した
半導体装置10と比較して、パッド21上の金属バンプ
22とランド42とを構成から削除し、より簡易化を図
っている。FIG. 12 is a partially cutaway front view of the semiconductor device 10A. This semiconductor device 10A has a configuration in which the metal bumps 22 on the pads 21 and the lands 42 are omitted from the configuration as compared with the above-described semiconductor device 10, thereby further simplifying the configuration.
【0043】即ち、チップ2に設けられた複数のパッド
21上およびチップ2の一平面2a上に、スクリーン印
刷で銀ペースト等の導電性ペーストが所定の配線パター
ンに従って印刷されることにより、配線部4が形成され
ている。そして、半田ボール3は、導電性ペーストの配
線41を介して、チップ2の一平面2a上に接着されて
いる。That is, a conductive paste such as a silver paste is printed on a plurality of pads 21 provided on the chip 2 and on one surface 2a of the chip 2 by screen printing according to a predetermined wiring pattern, so that the wiring portion is formed. 4 are formed. The solder ball 3 is adhered to the one plane 2a of the chip 2 via the conductive paste wiring 41.
【0044】この時、パット21と導電性ペーストや、
半田ボール3と導電性ペーストは、導電性ペーストの接
着力のみで接合されている構造であるため、本実施例に
使用される導電性ペーストの特性としては、半導体装置
10で使用した導電性ペーストよりも、金属との密着性
が強いことが要求される。At this time, the pad 21 and the conductive paste,
Since the solder ball 3 and the conductive paste have a structure in which they are joined only by the adhesive force of the conductive paste, the characteristics of the conductive paste used in this embodiment include the conductive paste used in the semiconductor device 10. Rather, it is required that the adhesiveness to metal be strong.
【0045】そして、チップ2表面および導電性ペース
トで形成された配線41、半田ボール3の根本部分は、
半導体装置10と同様にして透明な封止樹脂11で覆わ
れている構造となっている。The surface of the chip 2, the wiring 41 formed of the conductive paste, and the root of the solder ball 3 are:
The semiconductor device is covered with a transparent sealing resin 11 in the same manner as the semiconductor device 10.
【0046】次に、本発明による半導体装置10Aの製
造方法について、図13乃至図20を参照しながら説明
する。図13は、半導体装置12の製造方法を示すフロ
ーチャートであり、図14〜図20は、各工程の説明図
である。以下、順を追って説明する。Next, a method of manufacturing the semiconductor device 10A according to the present invention will be described with reference to FIGS. FIG. 13 is a flowchart showing a method of manufacturing the semiconductor device 12, and FIGS. 14 to 20 are explanatory diagrams of each step. Hereinafter, description will be made in order.
【0047】まず、ダイシング(チップ2ごとの分割)
前のウエハー20を準備する(図14(A))。このウ
ェハー20は、前述のごとく半導体素子の配線部4との
接続用のパッド21が形成されている(図14
(B))。このウエハー20に、配線パターンが飾刻さ
れた金属マスクを被せ、位置決めする(ステップS
2)。First, dicing (division for each chip 2)
A previous wafer 20 is prepared (FIG. 14A). The wafer 20 has the pads 21 for connection to the wiring portion 4 of the semiconductor element as described above.
(B)). The wafer 20 is covered with a metal mask on which a wiring pattern is decorated and positioned (Step S).
2).
【0048】マスクの位置決め後、銀ペースト等の導電
性ペーストをスクリーン印刷し、チップ2上に配線部4
を形成する(ステップS3,図15)。次に、導電性ペ
ーストにより形成された配線41上のボール搭載位置
に、半田ボール3を設置し(ステップS5,図16)、
この状態でウエハー20ごとリフローを実施する(ステ
ップS6)。かかるリフローを実施することにより導電
性ペーストは硬化し、パッド21、チップ2の表面及び
半田ボール3と接着される(図17)。After the positioning of the mask, a conductive paste such as a silver paste is screen-printed, and the wiring portion 4 is formed on the chip 2.
Is formed (step S3, FIG. 15). Next, the solder ball 3 is set at the ball mounting position on the wiring 41 formed of the conductive paste (step S5, FIG. 16),
In this state, reflow is performed for the entire wafer 20 (step S6). By performing such reflow, the conductive paste is hardened and adheres to the pads 21, the surface of the chip 2, and the solder balls 3 (FIG. 17).
【0049】次に、透明な液状封止樹脂11をウエハー
20上に滴下し、ウエハー表面を樹脂封止する。ベーク
炉でウエハーごとベークを行い、封止樹脂を硬化させる
(ステップS8,図18)。なお、封止樹脂11には加
熱により硬化するタイプだけでなく、UV照射等により
硬化するタイプを使用しても良い。Next, a transparent liquid sealing resin 11 is dropped on the wafer 20 to seal the surface of the wafer with the resin. The entire wafer is baked in a bake oven to cure the sealing resin (step S8, FIG. 18). The sealing resin 11 may be of a type that is cured by heating, or a type that is cured by UV irradiation or the like.
【0050】次に、樹脂硬化後のウエハー20をUVシ
ート等に貼り付け後、ダイサーにより、図19の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置10Aとして分離する(ステップS9)。図20
は、完成した半導体装置10Aを示し、図20(A)は
半導体装置10Aの正面図、図20(B)は半導体装置
10Aの右側面図、図20(C)は底面図を示してい
る。こうして、所望する半導体装置10Aのパッケージ
が完成する。Next, after the resin-cured wafer 20 is affixed to a UV sheet or the like, the wafer is cut into a chip size along a dotted line in FIG. 19 by a dicer, thereby separating each of the semiconductor devices 10A (step S9). ). FIG.
Shows a completed semiconductor device 10A, FIG. 20 (A) is a front view of the semiconductor device 10A, FIG. 20 (B) is a right side view of the semiconductor device 10A, and FIG. 20 (C) is a bottom view. Thus, the package of the desired semiconductor device 10A is completed.
【0051】かかる構成からなる半導体装置10Aは、
構成を簡略化したため、半田ボール3と配線41との間
の接着力及び配線41とチップ2間の接着力を導電性ペ
ーストの素材の変更によって補う必要があるが、それら
以外については、前述した半導体装置10とほぼ同一の
効果を有している。また、金属バンプ22及びランド4
2の素材コストの低減を図り、製造工程を削減するた
め、より生産性を向上させることが可能である。The semiconductor device 10A having such a configuration is as follows.
Since the configuration is simplified, the adhesive force between the solder ball 3 and the wiring 41 and the adhesive force between the wiring 41 and the chip 2 need to be compensated for by changing the material of the conductive paste. It has almost the same effect as the semiconductor device 10. Also, the metal bump 22 and the land 4
In order to reduce the material cost of No. 2 and reduce the number of manufacturing steps, it is possible to further improve productivity.
【0052】また、半導体装置10Aと同様の趣旨に基
づく半導体装置10B,10Cの一部切り欠いた断面図
をそれぞれ図21,22に示す。半導体装置10Bは、
半導体装置10と比較して金属バンプ22を構成から削
除した例を示し、半導体装置10Cは、半導体装置10
と比較してランド42を構成から削除して例を示してい
る。21 and 22 are partially cutaway sectional views of the semiconductor devices 10B and 10C based on the same concept as the semiconductor device 10A. The semiconductor device 10B
An example in which the metal bumps 22 are omitted from the configuration as compared with the semiconductor device 10 is shown.
In this example, the land 42 is omitted from the configuration in comparison with the example.
【0053】これらの半導体装置10B,10Cは、構
成を簡略化したため、配線41とチップ2間の接着力又
は半田ボール3と配線41との間の接着力を導電性ペー
ストの素材の変更によって補う必要があるが、それら以
外については、前述した半導体装置10とほぼ同一の効
果を有している。また、金属バンプ22又はランド42
の素材コストの低減を図り、製造工程を削減するため、
より生産性を向上させることが可能である。Since these semiconductor devices 10B and 10C have simplified structures, the adhesive force between the wiring 41 and the chip 2 or the adhesive force between the solder ball 3 and the wiring 41 is compensated for by changing the material of the conductive paste. Other than that, it has almost the same effect as the semiconductor device 10 described above. Also, the metal bump 22 or the land 42
In order to reduce material costs and reduce the number of manufacturing processes,
It is possible to further improve productivity.
【0054】[0054]
【発明の効果】本願発明では、チップ上の電子部品と半
田ボールとを接続する配線部を導電性ペーストによって
形成しているため、従来必要とされていたプリント基
板、接着テープ、リードフレーム等の配線基板とその接
着手段およびボンディングワイヤやロードビーム等の接
続手段を不要とすることができ、半導体装置のパッケー
ジ資材のコスト低減を図ることが可能である。According to the present invention, the wiring portions for connecting the electronic components on the chip and the solder balls are formed by a conductive paste, so that conventionally required printed circuit boards, adhesive tapes, lead frames and the like are not required. It is possible to eliminate the need for the wiring board and the bonding means thereof and the connecting means such as the bonding wire and the load beam, so that the cost of the package material of the semiconductor device can be reduced.
【0055】また、リードフレーム又は配線基盤及びそ
の接着用のテープが不要となるため、半導体装置全体の
厚さを非常に薄く造ることが可能となる。同時に、半導
体装置の大きさを既存のリードフレームに合わせる必要
がなくなり、当該半導体装置の小型化を図ることが可能
となる。Further, since a lead frame or a wiring board and a tape for bonding the lead frame or the wiring board are not required, the thickness of the entire semiconductor device can be made extremely thin. At the same time, it is not necessary to adjust the size of the semiconductor device to an existing lead frame, and the size of the semiconductor device can be reduced.
【0056】特に、配線部がペースト状のため、スクリ
ーン印刷により簡易に所望の形状に形成することができ
るため、既存のリードフレーム等にあわせたパッド位置
の設計が不要となり、設計の自由度が広がるため、生産
性の向上を図ること可能である。In particular, since the wiring portion is in a paste form, it can be easily formed into a desired shape by screen printing. Therefore, it is not necessary to design a pad position according to an existing lead frame or the like, and the degree of freedom in design is increased. Because it spreads, it is possible to improve productivity.
【0057】また、パッド上の金属バンプの上から導電
性ペーストで形成された配線部を設けることにより、導
電性ペーストと金属バンプとの接触面積を広く確保する
ことができ、配線部をパッド上に強固に固定することが
可能となる。Further, by providing a wiring portion made of a conductive paste from above the metal bump on the pad, a large contact area between the conductive paste and the metal bump can be secured, and the wiring portion can be formed on the pad. Can be fixed firmly.
【0058】特に、金属バンプの密着面近傍の形状を当
該密着面から離れるにつれてその断面積が大きくなる形
状とすることにより、密着面の周囲とパッドとの間に導
電性ペーストが侵入するスペースが生じ、これが固化す
ることにより、金属バンプがくさびの機能を果たし、配
線部をより強固にパッド上に固定することが可能とな
る。In particular, by forming the shape near the contact surface of the metal bump such that the cross-sectional area increases as the distance from the contact surface increases, the space where the conductive paste enters between the periphery of the contact surface and the pad is reduced. As a result, when the metal bumps are solidified, the metal bumps function as wedges, and the wiring portion can be more firmly fixed on the pads.
【0059】また、電子部品を設けたチップの一平面上
に配線部を形成して、これらを樹脂封止する構成のた
め、ウェハーの状態でその一平面に樹脂封止を行いしか
る後に個別のチップに切断すればよく、従来のように、
ウェハーからチップを切断した後に、個別に樹脂封止を
行う必要がないため、生産性を向上することが可能であ
る。Further, since a wiring portion is formed on one plane of a chip provided with electronic components and these are sealed with a resin, after the resin is sealed on the one plane in a wafer state, individual parts are formed. You only have to cut it into chips.
Since it is not necessary to individually perform resin sealing after cutting the chips from the wafer, it is possible to improve productivity.
【0060】また、半田ボール搭載後に樹脂封止を行う
ことにより、半田ボールの根本部分とチップ間が樹脂で
充填されるので、半田ボールの接合部が補強され、基板
実装後の信頼性が高くなる。Further, by performing resin sealing after mounting the solder balls, the base portion of the solder balls and the space between the chips are filled with the resin, so that the joints of the solder balls are reinforced and the reliability after mounting the substrate is high. Become.
【0061】さらにこのとき、封止樹脂を透明のものと
することにより、ウェハーから各チップを切断する際
に、切断位置を容易に確認することができ、さらに生産
性を向上させることができると共に、正確に切断できる
ので加工精度を向上させることも可能となる。Further, at this time, by making the sealing resin transparent, when cutting each chip from the wafer, the cutting position can be easily confirmed, and the productivity can be further improved. Since the cutting can be performed accurately, the processing accuracy can be improved.
【0062】本発明は以上のように構成され機能するの
で、これによると、従来にない優れた半導体装置及びそ
の製造方法を提供することができる。Since the present invention is constructed and functions as described above, according to the present invention, it is possible to provide an unprecedented excellent semiconductor device and its manufacturing method.
【図1】図1(A)は本発明の第一の実施形態たる半導
体装置の一部切り欠いた正面図であり、図1(B)はそ
の部分拡大図である。FIG. 1A is a partially cutaway front view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a partially enlarged view thereof.
【図2】半導体装置の製造方法を示すフローチャートで
ある。FIG. 2 is a flowchart illustrating a method for manufacturing a semiconductor device.
【図3】図3(A)はチップ材料のウェハーを示す斜視
図であり、図3(B)はウェハー上の一つのチップを拡
大して示した斜視図である。FIG. 3 (A) is a perspective view showing a wafer of chip material, and FIG. 3 (B) is an enlarged perspective view showing one chip on the wafer.
【図4】図4(A)はチップの各パッドに金属バンプを
設けた状態を示す斜視図であり、図4(B)はその一部
分を側方から見た断面図である。FIG. 4A is a perspective view showing a state where metal bumps are provided on each pad of a chip, and FIG. 4B is a cross-sectional view of a part of the pad viewed from the side.
【図5】図5(A)は図4(A)の状態から配線部を形
成した状態を示す斜視図であり、図5(B)はその一部
分を側方から見た断面図である。5 (A) is a perspective view showing a state where a wiring portion is formed from the state of FIG. 4 (A), and FIG. 5 (B) is a cross-sectional view of a part thereof as viewed from the side.
【図6】図6(A)は図5(A)の状態から金属薄板を
設置した状態を示す斜視図であり、図6(B)はその一
部分の側面図である。6 (A) is a perspective view showing a state where a thin metal plate is installed from the state of FIG. 5 (A), and FIG. 6 (B) is a side view of a part thereof.
【図7】図7(A)は図6(A)の状態から半田ボール
を設置した状態を示す斜視図であり、図7(B)はその
一部分の側面図である。7 (A) is a perspective view showing a state where solder balls are installed from the state of FIG. 6 (A), and FIG. 7 (B) is a side view of a part thereof.
【図8】図8は図7(A)の状態からウェハーのリフロ
ーを行った一部切り欠いた側面図である。FIG. 8 is a partially cutaway side view showing a state where the wafer has been reflowed from the state shown in FIG. 7A.
【図9】図9(A)は図8の状態から封止樹脂を滴下し
たウェハーの斜視図であり、図9(B)はそのときのウ
ェハー上の一つのチップを拡大して示した斜視図であ
り、図9(C)はその一部分の一部切り欠いた側面図で
ある。9A is a perspective view of a wafer in which a sealing resin is dropped from the state of FIG. 8, and FIG. 9B is an enlarged perspective view of one chip on the wafer at that time. It is a figure and FIG.9 (C) is the side view with which one part was notched partially.
【図10】樹脂封止後のウェハーの切断位置を示す斜視
図である。FIG. 10 is a perspective view showing a cutting position of a wafer after resin sealing.
【図11】図11(A)は分割された半導体装置の正面
図であり、図11(B)はその右側面図であり、図11
(C)はその底面図である。FIG. 11A is a front view of a divided semiconductor device, FIG. 11B is a right side view thereof, and FIG.
(C) is a bottom view thereof.
【図12】図12は本発明の第二の実施形態たる半導体
装置の一部切り欠いた正面図である。FIG. 12 is a partially cutaway front view of a semiconductor device according to a second embodiment of the present invention.
【図13】半導体装置の製造方法を示すフローチャート
である。FIG. 13 is a flowchart illustrating a method for manufacturing a semiconductor device.
【図14】図14(A)はチップ材料のウェハーを示す
斜視図であり、図14(B)はウェハー上の一つのチッ
プを拡大して示した斜視図である。FIG. 14A is a perspective view showing a wafer made of a chip material, and FIG. 14B is an enlarged perspective view showing one chip on the wafer.
【図15】図15は図14(B)の状態から配線部を形
成した状態を示す斜視図である。FIG. 15 is a perspective view showing a state where a wiring portion is formed from the state of FIG. 14 (B).
【図16】図16は図15の状態から半田ボールを設置
した状態を示す斜視図である。FIG. 16 is a perspective view showing a state where solder balls are installed from the state of FIG.
【図17】図17は図16の状態からウェハーのリフロ
ーを行った一部切り欠いた側面図である。FIG. 17 is a partially cutaway side view showing a state where the wafer has been reflowed from the state shown in FIG. 16;
【図18】図18(A)は図17の状態から封止樹脂を
滴下したウェハーの斜視図であり、図18(B)はその
ときのウェハー上の一つのチップを拡大して示した斜視
図である。18A is a perspective view of a wafer in which a sealing resin is dropped from the state of FIG. 17, and FIG. 18B is an enlarged perspective view of one chip on the wafer at that time. FIG.
【図19】樹脂封止後のウェハーの切断位置を示す斜視
図である。FIG. 19 is a perspective view showing a cutting position of a wafer after resin sealing.
【図20】図20(A)は分割された半導体装置の正面
図であり、図20(B)はその右側面図であり、図20
(C)はその底面図である。FIG. 20A is a front view of a divided semiconductor device, FIG. 20B is a right side view thereof, and FIG.
(C) is a bottom view thereof.
【図21】図21は本発明の他の例の半導体装置の一部
切り欠いた正面図である。FIG. 21 is a partially cutaway front view of a semiconductor device according to another example of the present invention.
【図22】図22は本発明のさらに他の例の半導体装置
の一部切り欠いた正面図である。FIG. 22 is a partially cutaway front view of a semiconductor device according to still another example of the present invention.
【図23】図23は従来の半導体装置の一部切り欠いた
正面図である。FIG. 23 is a partially cutaway front view of a conventional semiconductor device.
【図24】図24は他の従来の半導体装置の一部切り欠
いた正面図である。FIG. 24 is a partially cutaway front view of another conventional semiconductor device.
2 チップ 2a 一平面 21 パッド 22 金属バンプ 22a 接着面 3 半田ボール 4 配線部 41 配線 42 ランド(金属薄板) 10,10A,10B,10C 半導体装置 Reference Signs List 2 chip 2a one plane 21 pad 22 metal bump 22a bonding surface 3 solder ball 4 wiring part 41 wiring 42 land (metal thin plate) 10, 10A, 10B, 10C semiconductor device
Claims (12)
チップと、前記各電子部品を装置の外部に接続する複数
の半田ボールと、前記各電子部品と前記各半田ボールと
を接続する配線部とを備え、 前記配線部を導電性ペーストで形成したことを特徴とす
る半導体装置。1. A chip having a plurality of electronic components formed on one plane, a plurality of solder balls for connecting each of the electronic components to the outside of the device, and connecting each of the electronic components to each of the solder balls. And a wiring portion, wherein the wiring portion is formed of a conductive paste.
より前記チップの一平面上に形成したことを特徴とする
請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein said conductive paste is formed on one plane of said chip by screen printing.
品を前記配線部と結線する複数のパッドを形成し、各パ
ッド上に凸状の金属バンプを設け、その上から前記配線
部を形成したことを特徴とする請求項1又は2記載の半
導体装置。3. A plurality of pads for connecting each of the electronic components to the wiring portion are formed on one plane of the chip, a convex metal bump is provided on each pad, and the wiring portion is formed from above. 3. The semiconductor device according to claim 1, wherein the semiconductor device is formed.
の近傍の形状を、当該密着面から離れるにつれてその断
面積が広がる形状に設定したことを特徴とする請求項3
記載の半導体装置。4. The metal bump according to claim 3, wherein a shape of the metal bump in the vicinity of the contact surface with the pad is set to a shape in which a cross-sectional area increases as the distance from the contact surface increases.
13. The semiconductor device according to claim 1.
属薄板を介して装備したことを特徴とする請求項1,
2,3又は4記載の半導体装置。5. The semiconductor device according to claim 1, wherein each of the solder balls is provided on the wiring portion via a metal thin plate.
5. The semiconductor device according to 2, 3, or 4.
記チップの一平面上に全て形成され、 前記各半田ボールを除いた、前記チップの一平面上を封
止樹脂にて被覆したことを特徴とする請求項1,2,
3,4又は5記載の半導体装置。6. The semiconductor device according to claim 6, wherein the wiring portion and each of the solder balls are all formed on one plane of the chip, and the one plane of the chip except for the solder balls is covered with a sealing resin. Claims 1, 2,
6. The semiconductor device according to 3, 4, or 5.
する請求項6記載の半導体装置。7. The semiconductor device according to claim 6, wherein said sealing resin is transparent.
に前記各チップの電子部品と当該各電子部品の配線接続
用の複数のパッドとが形成されたウェハーに対して、配
線パターンが飾刻された印刷用のマスクを位置決めして
装着し、 前記マスクを介して導電性ペーストを前記ウェハーの一
平面上にスクリーン印刷し、 前記マスク除去後,前記導電性ペースト上に,前記各電
子部品を装置の外部に接続する複数の半田ボールを装備
し、 前記ウェハーから前記各チップを分割することを特徴と
する半導体装置の製造方法。8. A wiring pattern is formed on a wafer which is a material of a plurality of chips, and on one surface of which a plurality of electronic components of the respective chips and a plurality of pads for wiring connection of the respective electronic components are formed. The printed mask is positioned and mounted, and a conductive paste is screen-printed on one plane of the wafer via the mask. After the mask is removed, the electronic components are placed on the conductive paste. A method of manufacturing a semiconductor device, comprising: a plurality of solder balls connected to the outside of a device; and each of the chips is divided from the wafer.
に凸状の金属バンプを設けると共に、 前記導電性ペーストを前記各金属バンプの上から印刷す
ることを特徴とする請求項8記載の半導体装置の製造方
法。9. The method according to claim 8, wherein before mounting the mask, a convex metal bump is provided on each of the pads, and the conductive paste is printed from above each of the metal bumps. A method for manufacturing a semiconductor device.
導電性ペースト上の前記各半田ボールの装備予定位置
に、金属薄板の装備を行うことを特徴とする請求項8又
は9記載の半導体装置の製造方法。10. The semiconductor device according to claim 8, wherein, before mounting the solder balls, a thin metal plate is mounted at a position where the solder balls are to be mounted on the conductive paste. Manufacturing method.
記各チップの切断前に、当該各半田ボールを除いて前記
導電性ペーストを封止する封止樹脂を前記チップの一面
上に塗布することを特徴とする請求項8,9又は10記
載の半導体装置の製造方法。11. After the mounting of each of the solder balls and before cutting of each of the chips, a sealing resin for sealing the conductive paste is applied on one surface of the chip except for each of the solder balls. 11. The method for manufacturing a semiconductor device according to claim 8, 9, or 10.
とする請求項11記載の半導体装置の製造方法。12. The method according to claim 11, wherein the sealing resin is transparent.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27295398A JP3132485B2 (en) | 1998-09-28 | 1998-09-28 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27295398A JP3132485B2 (en) | 1998-09-28 | 1998-09-28 | Semiconductor device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000100821A true JP2000100821A (en) | 2000-04-07 |
JP3132485B2 JP3132485B2 (en) | 2001-02-05 |
Family
ID=17521092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27295398A Expired - Fee Related JP3132485B2 (en) | 1998-09-28 | 1998-09-28 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3132485B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231856A (en) * | 2001-02-05 | 2002-08-16 | Sony Corp | Semiconductor device and its manufacturing method |
DE10137346A1 (en) * | 2001-07-31 | 2003-02-27 | Infineon Technologies Ag | Chip device with at least one microchip, has solder applied to trench formed in trench layer on insulating layer, to create conductive track |
KR20040007954A (en) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | Method for stacking and packaging semiconductor chips with center pads |
DE10239081A1 (en) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Production of a semiconductor device used as a wafer level/chip size package, involves applying conductor strips to a semiconductor substrate, structuring the strips, and applying a solder layer to the structured strips |
KR100424168B1 (en) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | method of fabricating wafer level package |
JP2008130993A (en) * | 2006-11-24 | 2008-06-05 | Shinko Electric Ind Co Ltd | Semiconductor device, and manufacturing method of semiconductor device |
WO2014192430A1 (en) * | 2013-05-31 | 2014-12-04 | 株式会社村田製作所 | Semiconductor device |
-
1998
- 1998-09-28 JP JP27295398A patent/JP3132485B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231856A (en) * | 2001-02-05 | 2002-08-16 | Sony Corp | Semiconductor device and its manufacturing method |
JP4626063B2 (en) * | 2001-02-05 | 2011-02-02 | ソニー株式会社 | Manufacturing method of semiconductor device |
KR100424168B1 (en) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | method of fabricating wafer level package |
DE10137346A1 (en) * | 2001-07-31 | 2003-02-27 | Infineon Technologies Ag | Chip device with at least one microchip, has solder applied to trench formed in trench layer on insulating layer, to create conductive track |
KR20040007954A (en) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | Method for stacking and packaging semiconductor chips with center pads |
DE10239081A1 (en) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Production of a semiconductor device used as a wafer level/chip size package, involves applying conductor strips to a semiconductor substrate, structuring the strips, and applying a solder layer to the structured strips |
US6905954B2 (en) | 2002-08-26 | 2005-06-14 | Infineon Technologies Ag | Method for producing a semiconductor device and corresponding semiconductor device |
DE10239081B4 (en) * | 2002-08-26 | 2007-12-20 | Qimonda Ag | Method for producing a semiconductor device |
JP2008130993A (en) * | 2006-11-24 | 2008-06-05 | Shinko Electric Ind Co Ltd | Semiconductor device, and manufacturing method of semiconductor device |
WO2014192430A1 (en) * | 2013-05-31 | 2014-12-04 | 株式会社村田製作所 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3132485B2 (en) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3345541B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11204720A (en) | Semiconductor device and its manufacture | |
JPH1012765A (en) | Semiconductor package and its manufacture | |
JP3132485B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2000232180A (en) | Circuit board and semiconductor device | |
JP3972209B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JPS5835935A (en) | Semiconductor device and manufacture thereof | |
US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
KR20010011310A (en) | Method for manufacturing stack package | |
JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2982703B2 (en) | Semiconductor package and manufacturing method thereof | |
WO2006106564A1 (en) | Semiconductor device mounting method, and semiconductor device | |
JP2001168224A (en) | Semiconductor device, electronic circuit device, and its manufacturing method | |
JP3623641B2 (en) | Semiconductor device | |
JP3739632B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100536886B1 (en) | Chip scale package and method for manufacturing thereof | |
JP3912888B2 (en) | Package type semiconductor device | |
JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
JP2917932B2 (en) | Semiconductor package | |
JP3398556B2 (en) | Method for manufacturing semiconductor device | |
JPH0758244A (en) | Semiconductor package and manufacture thereof | |
JPH11260950A (en) | Semiconductor device and manufacture thereof | |
KR100246848B1 (en) | Land grid array and a semiconductor package having a same | |
JP2000208544A (en) | Bare ic chip and semiconductor device | |
JP2000299399A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
LAPS | Cancellation because of no payment of annual fees |