JP3739632B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3739632B2
JP3739632B2 JP2000148322A JP2000148322A JP3739632B2 JP 3739632 B2 JP3739632 B2 JP 3739632B2 JP 2000148322 A JP2000148322 A JP 2000148322A JP 2000148322 A JP2000148322 A JP 2000148322A JP 3739632 B2 JP3739632 B2 JP 3739632B2
Authority
JP
Japan
Prior art keywords
tape substrate
reinforcing member
lead
semiconductor chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000148322A
Other languages
Japanese (ja)
Other versions
JP2001332645A (en
Inventor
靖久 萩原
誠一 市原
秀紀 鈴木
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2000148322A priority Critical patent/JP3739632B2/en
Publication of JP2001332645A publication Critical patent/JP2001332645A/en
Application granted granted Critical
Publication of JP3739632B2 publication Critical patent/JP3739632B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体集積回路が形成された半導体チップを有する半導体装置において、その小形・多ピン化を図った構造の一例としてＣＳＰ（Chip Scale PackageあるいはChip Size Package)と呼ばれる半導体パッケージが知られている。
【０００４】
このＣＳＰは、ファインピッチＢＧＡ（Ball Grid Array)と呼ばれる場合もあり、その多くがポリイミドテープなどからなるテープ基板を使用しているため、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ（Tape-type Fine-pitch BGA) という）とも呼ばれる。
【０００５】
さらに、Ｔ−ＦＢＧＡのうち、薄形化を図ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pitch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、すなわち外部端子である半田ボールが半導体チップの外側周囲に配置される場合、テープ基板の外周端部の強度（剛性）や平坦度がＢＧＡとしての半田ボールの接続信頼性に関わることになる。
【０００６】
したがって、Ｔ−ＴＦＢＧＡでは、テープ基板の外部端子取り付け面と反対側の面すなわち背面の外周端部に枠状の補強部材を取り付けてテープ基板における半田ボールが取り付けられる領域の強度を高めている。
【０００７】
また、Ｔ−ＴＦＢＧＡでは、半田ボールが搭載されるテープ基板のボールランドと半導体チップのパッド（表面電極）とが、テープ基板に設けられた銅箔のリードによって接続されるが、半導体チップの外側周囲に半田ボールが配置される構造上、テープ基板におけるリードのパターンレイアウトは、それぞれのリードが枠状の補強部材の内側端部を横切るようなレイアウトとなる。
【０００８】
なお、Ｔ−ＴＦＢＧＡについては、例えば、株式会社プレスジャーナル１９９８年７月２７日発行、「月刊Semiconductor World 増刊号 '99半導体組立・検査技術」、３９，４０頁に記載されている。
【０００９】
【発明が解決しようとする課題】
ところが、前記した技術のＴ−ＴＦＢＧＡで、補強部材の内側端部を横切る複数のリードにおいて、そのパターンレイアウトに疎密があると、Ｔ−ＴＦＢＧＡの温度サイクル試験時に、高密に形成されたリード群の最外側に配置されたリードの補強部材の内側端部付近に対応した箇所に応力（熱応力）が集中する。
【００１０】
これは、テープ基板において、補強部材が設けられた領域は、設けられていない領域より強度が高く、さらに、リードが高密に形成された領域もそれ以外の領域より強度が高いため、それぞれの境界となる箇所、すなわち、テープ基板における高密のリード群の最も外側のリードの補強部材の内側端部付近に対応した箇所に熱応力が集中するものである。
【００１１】
これによって、高密に形成されたリード群の最も外側のリードが断線するという問題が起こる。
【００１２】
本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明の半導体装置は、半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しているものである。
【００１６】
本発明によれば、テープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、リードのパターンレイアウトが疎密になっている場合においても、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００１７】
したがって、Ｆａｎ−Ｏｕｔ形の半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【００１８】
また、本発明の半導体装置の製造方法は、半導体チップの表面電極に対応してこれに接続可能な複数のリードと、前記リードの片側または両側の空き領域部に設けられたダミーリードとを有するテープ基板を準備する工程と、前記テープ基板の外部端子取り付け面と反対側の面の端部に、前記リードおよびダミーリードが内側端部を横切るように補強部材を設ける工程と、前記半導体チップの前記表面電極とこれに対応する前記テープ基板の前記リードとを導通部材によって接続して前記テープ基板により前記半導体チップを支持する工程と、前記テープ基板の前記外部端子取付け面における前記半導体チップの外側周囲に複数の外部端子を取り付ける工程とを有し、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しており、前記ダミーリードによって、前記テープ基板の前記補強部材の前記内側端部を横切る前記リードに掛かる応力を分散し得るものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図、図２は図１に示す半導体装置の構造を示す底面図、図３は図２のＡ−Ａ線に沿う断面の構造を示す断面図、図４は図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図、図５は本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【００２１】
図１〜図３に示す本実施の形態の半導体装置は、例えば、マイコンやＡＳＩＣ（Application Specific Integrated Circuit)などのようにチップサイズに比較してピン数が比較的多いファインピッチ（狭ピッチ）タイプの半導体パッケージであり、テープ基板２を用いるとともに、半導体チップ１の外側に外部端子である複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形かつ薄形のＴ−ＴＦＢＧＡ５である。
【００２２】
図１〜図４を用いてＴ−ＴＦＢＧＡ５の構成について説明すると、半導体チップ１を支持し、かつ半導体チップ１のパッド（表面電極）１ａに対応してこれと接続する複数のリード２ａが設けられたテープ基板２と、半導体チップ１のパッド１ａとテープ基板２のリード２ａとを接続する導通部材である金バンプ７と、半導体チップ１の外側周囲に配置されるとともに、テープ基板２の外部端子取付け面２ｂの端部に取り付けられた複数の外部端子である半田ボール３と、テープ基板２の外部端子取付け面２ｂの反対側の面である背面２ｃの端部に設けられた枠状のテープ基板補強用の補強部材４とからなり、テープ基板２において、図４に示すように、これに設けられた複数のリード２ａのうち、枠状の補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものである。
【００２３】
すなわち、テープ基板２においてこれの端部に取り付けられた補強部材４の内側端部４ａに対応した箇所のリード２ａが形成されていない空き領域部２ｇ、例えば、補強部材４の内側端部４ａを横切る隣り合ったリード２ａ間の空き領域部２ｇ（リード２ａを形成可能な面積を有した空き領域部２ｇ）などに、補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものであり、これによって、高密度に配置されたリード群の補強部材４の内側端部付近に対応した箇所にかかる応力（例えば、熱応力など）を、リード群の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて与えることが可能となる。
【００２４】
したがって、前記応力をほぼ均等に分散させて付与できるように、図４に示すように、補強部材４の内側端部４ａを横切るリード２ａとダミーリード２ｅとがほぼ等しい間隔（隣接するリード２ａ間に空き領域部２ｇが発生しない程度の間隔）で設けられていることが好ましい。
【００２５】
ここで、本実施の形態のＴ−ＴＦＢＧＡ５のテープ基板２は、図１、図２に示すように平面形状が四角形であり、かつ図３に示すように、例えば、ポリイミドテープのフィルム基材２ｆに銅箔などを用いて配線である複数のリード２ａを形成したものである。
【００２６】
さらに、その中央付近には、半導体チップ１を配置可能な四角形の開口部２ｈが形成され、この開口部２ｈには、リード２ａの一端が突出するとともに、それぞれ対応する半導体チップ１のパッド１ａと金バンプ７を介して接続されている。
【００２７】
これにより、半導体チップ１は、開口部２ｈにおいて金バンプ７を介してテープ基板２の複数のリード２ａのそれぞれの一端によって支持されている。
【００２８】
また、図３に示すように、各リード２ａの他端は、半田ボール３が搭載される端子である図４に示すボールランド２ｉと接続されており、したがって、テープ基板２の外部端子取付け面２ｂには、外部端子数（ピン数）に応じたボールランド２ｉが露出して配置されている。
【００２９】
さらに、図３に示すように、テープ基板２の外部端子取付け面２ｂの表面には、各リード２ａを保護し、かつ絶縁するための絶縁膜であるソルダレジスト２ｄが形成されている。なお、図４では、外部端子取付け面２ｂのリード２ａおよびダミーリード２ｅのパターンを明確に表すために、各リード２ａおよびダミーリード２ｅを覆っているソルダレジスト２ｄを省略しているが、テープ基板２の外部端子取付け面２ｂの各ボールランド２ｉを除く表面は、図３に示すようにソルダレジスト２ｄによって覆われている。
【００３０】
また、ダミーリード２ｅは、各リード２ａと同様に銅箔などを用いて各リード２ａと同一製造工程で形成されるものであり、図４に示す場合には、各リード２ａと同程度の幅の細長い屈曲したパターンに形成されているが、ただし、両端とも半導体チップ１のパッド１ａやボールランド２ｉなどと接続することはなく終端しており、電気的信号の伝達機能は有していない。
【００３１】
また、テープ基板２の背面２ｃの外周端部に取り付けられた図１、図３に示す補強部材４は、テープ基板２の半田ボール取り付け部を補強してその強度を高めてＴ−ＴＦＢＧＡ５の平坦度を向上させるものであり、したがって、前記半田ボール取り付け部に対応して、図１に示すように、枠状に形成されている。
【００３２】
そこで、補強部材４は、テープ基板２の前記半田ボール取り付け部の強度を高めるために金属の薄板によって形成されることが好ましいが、例えば、プリント配線基板などの実装基板に実装した際の前記実装基板とＴ−ＴＦＢＧＡ５の熱膨張係数を近くすることを考慮すると、銅箔の表面にニッケルめっきを塗布して形成した金属の薄板（銅合金の薄板）などを用いることが好ましい。ただし、他の材料によって形成されていてもよい。
【００３３】
また、半導体チップ１のパッド１ａ上に形成された図３に示す金バンプ７は、例えば、ダイシング前の半導体ウェハにおいて半導体集積回路形成後に、パッド１ａ上に金めっきを成長させて形成したものであり、半導体チップ１のパッド１ａとテープ基板２のリード２ａとの接続用端子である。
【００３４】
また、半導体チップ１とリード２ａとの金バンプ７を介した接合部周辺には、これらを覆う封止部６が形成されている。
【００３５】
ここで、封止部６は、例えば、エポキシ系の封止用の熱硬化性樹脂を用いて半導体チップ１とリード２ａの突出部を封止して形成したものであり、本実施の形態のＴ−ＴＦＢＧＡ５では、ポッティングによって形成している。
【００３６】
ただし、封止部６は、ポッティングに限らず、モールドによって形成してもよい。
【００３７】
また、Ｔ−ＴＦＢＧＡ５に取り付けられた外部端子である半田ボール３は、例えば、直径０.3ｍｍ程度の大きさのボール状の端子であり、さらに、Ｔ−ＴＦＢＧＡ５は、ファインピッチタイプであるため、狭ピッチ配置でテープ基板２の外部端子取付け面２ｂの各ボールランド２ｉに取り付けられている。
【００３８】
次に、本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法を、図５に示す製造プロセスフロー図にしたがって説明する。
【００３９】
なお、本実施の形態においては、Ｔ−ＴＦＢＧＡ５を複数個製造可能な細長い多連のフィルムテープを用いて個々のＴ−ＴＦＢＧＡ５を製造する場合を説明する。
【００４０】
まず、主面１ｂに所望の半導体集積回路が形成された複数の半導体チップ１を備える半導体ウェハ（図示せず）を準備する。
【００４１】
さらに、所定箇所をマスクで覆って前記半導体ウェハの状態でこの半導体ウェハの個々の半導体チップ１のパッド１ａ上に金めっきによる金バンプ７（導通部材）を形成する。
【００４２】
続いて、この半導体ウェハをダイシングして、前記半導体ウェハを個々の半導体チップ１に切断・分離し、その後、所定検査を行って良品と判定された半導体チップ１を用意する。
【００４３】
一方、個々のＴ−ＴＦＢＧＡ５の領域ごとに、半導体チップ１のパッド１ａに対応してこれに接続可能な配線であるリード２ａと、このリード２ａと並んでその片側の隣の空き領域部２ｇまたは隣り合ったリード２ａ間の空き領域部２ｇに設けられたダミーリード２ｅとを有するテープ基板２を準備する（ステップＳ１）。
【００４４】
ここでは、複数のテープ基板２が繋がって設けられたポリイミドテープなどの前記多連のフィルムテープを準備する。
【００４５】
なお、テープ基板２の製造手順としては、まず、前記フィルムテープであるフィルム基材２ｆの外部端子取付け面２ｂ側にエポキシ系の接着剤などを用いて銅箔層を貼り、その後、前記銅箔層を所定の形状にエッチング処理してリード２ａやダミーリード２ｅを形成する。
【００４６】
その後、ステップＳ２によって、テープ基板２の背面２ｃの外周端部に枠状の補強部材４を貼り付ける補強部材取り付けを行う。
【００４７】
その際、図４に示すように、各リード２ａおよびダミーリード２ｅが補強部材４の内側端部４ａを横切るように補強部材４を設ける。
【００４８】
続いて、ステップＳ３によって、インナリードボンディングを行う。
【００４９】
ここでは、ギャングボンディングすなわち一括ボンディングによって半導体チップ１のパッド１ａ上に形成された金バンプ７とこれに対応するリード２ａとを接続する。
【００５０】
その際、まず、テープ基板２の中央部の開口部２ｈに半導体チップ１を配置し、開口部２ｈに突出配置されたリード２ａの一端と、半導体チップ１のパッド１ａとを金バンプ７を介して熱圧着により接続する。これにより、半導体チップ１のパッド１ａとこれに対応するテープ基板２のリード２ａとが金バンプ７を介して接続されるとともに、リード２ａによって半導体チップ１がテープ基板２の開口部２ｈで支持される。
【００５１】
つまり、ステップＳ３のインナリードボンディングの工程では、チップマウントの工程と、テープ基板２のリード２ａと半導体チップ１のパッド１ａとを接続する工程とが同時に行われる。
【００５２】
その後、エポキシ系の熱硬化性の封止用樹脂などを用いて、ポッティングによって半導体チップ１とリード２ａと金バンプ７とを樹脂封止し（ステップＳ４）、これにより、封止部６を形成する。
【００５３】
なお、封止部６は、前記封止用樹脂を用いてモールドによって形成してもよい。
【００５４】
その後、ステップＳ５によって、テープ基板２の外部端子取付け面２ｂにおける半導体チップ１の外側周囲に複数（所定数）の外部端子である半田ボール３を取り付ける半田ボール搭載を行う。
【００５５】
その際、まず、フラックスを用いて半田ボール３をテープ基板２のボールランド２ｉに仮固定し、その後、ピーク温度が、例えば、２３０℃程度のリフロー炉に通して半田ボール３の固定を行う。
【００５６】
その後、ステップＳ６によって、多連のフィルムテープから個々のテープ基板２すなわち個々のＴ−ＴＦＢＧＡ５を切断分離する外形切断を行い、これにより、それぞれのＴ−ＴＦＢＧＡ５の組み立てを完了する（ステップＳ７）。
【００５７】
本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）およびその製造方法によれば、以下のような作用効果が得られる。
【００５８】
すなわち、テープ基板２において補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられたことにより、リード２ａのパターンレイアウトが疎密になっている場合においても、Ｔ−ＴＦＢＧＡ５の温度サイクル試験時などに、高密度に配置されたリード群の補強部材４の内側端部４ａ付近に対応した箇所にかかる熱応力などの応力を高密度の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて付与することができる。
【００５９】
したがって、前記応力による有効なリード２ａの断線を防止することが可能になる。
【００６０】
これにより、Ｆａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の耐温度サイクル性を向上でき、その結果、Ｔ−ＴＦＢＧＡ５の信頼性の向上を図ることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
例えば、前記実施の形態では、ダミーリード２ｅが、リード２ａの片側の隣の空き領域部２ｇに設けられている場合を説明したが、図６の他の実施の形態のダミーリード２ｅに示すように、リード２ａの両側の空き領域部２ｇに設けられていてもよい。
【００６３】
すなわち、ダミーリード２ｅを設ける領域としては、テープ基板２上の補強部材４の内側端部４ａに対応した領域で、補強部材４の内側端部４ａを横切るリード２ａの両側のスペース（空き領域部２ｇ）において、何れか一方の空き領域部２ｇの面積が他方より明らかに大きい場合に、その一方のスペース（空き領域部２ｇ）に補強部材４の内側端部４ａを横切るようにダミーリード２ｅが設けられていればよく、その際、リード２ａの片側に設けられていてもよく、またはリード２ａの両側に設けられていてもよい。
【００６４】
また、ダミーリード２ｅの形状は、各リード２ａと同程度の幅の屈曲した細長いパターンに限らず、図７の他の実施の形態のダミーリード２ｅに示すように、長方形に形成されていてもよく、または、それ以外の多角形や円形、あるいは楕円などの形状であってもよい。
【００６５】
つまり、ダミーリード２ｅの形状は、テープ基板２上の補強部材４の内側端部４ａに対応した領域でこの内側端部４ａを横切り、かつリード２ａが形成されていない空き領域部２ｇの形状に応じた形状であれば如何なる形状であってもよい。
【００６６】
また、前記実施の形態では、半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法において、テープ基板２を準備した後、インナリードボンディング工程前に補強部材４を取り付ける場合を説明したが、補強部材４の取り付け手順としては、樹脂封止工程と半田ボール搭載工程との間で行ってもよく、または、予め補強部材４が取り付けられたテープ基板２を納入して（準備）して、このテープ基板２を用いて前記半導体装置を組み立ててもよい。
【００６７】
また、前記実施の形態では、複数のテープ基板２が繋がった細長い多連のフィルムテープを用いて個々の半導体装置を製造する場合を説明したが、予め個々の半導体装置用として切断されたテープ基板２を用いてそれぞれの半導体装置を製造してもよい。
【００６８】
また、前記実施の形態では、半導体装置がファインピッチタイプで、かつＦａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の場合について説明したが、前記半導体装置は、テープ基板２を用いるとともに、少なくとも半導体チップ１の外側周囲に外部端子が配置され、かつテープ基板２の背面２ｃの外周端部に補強部材４が取り付けられたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、Ｆａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さらに、Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
【００６９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７０】
（１）．半導体装置のテープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、各リードおよびダミーリードに分散させて付与することができる。これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００７１】
（２）．前記（１）により、半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造を示す底面図である。
【図３】図２のＡ−Ａ線に沿う断面の構造を示す断面図である。
【図４】図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図である。
【図５】本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【図６】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【図７】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【符号の説明】
１ 半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
２ テープ基板
２ａ リード
２ｂ 外部端子取付け面
２ｃ 背面（反対側の面）
２ｄ ソルダレジスト
２ｅ ダミーリード
２ｆ フィルム基材
２ｇ 空き領域部
２ｈ 開口部
２ｉ ボールランド
３ 半田ボール（外部端子）
４ 補強部材
４ａ 内側端部
５ Ｔ−ＴＦＢＧＡ（半導体装置）
６ 封止部
７ 金バンプ（導通部材）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to improving the reliability of a Fan-Out type semiconductor device using a tape substrate.
[0002]
[Prior art]
The technology described below has been studied by the present inventors in researching and completing the present invention, and the outline thereof is as follows.
[0003]
In a semiconductor device having a semiconductor chip on which a semiconductor integrated circuit is formed, a semiconductor package called CSP (Chip Scale Package or Chip Size Package) is known as an example of a structure that is reduced in size and number of pins.
[0004]
This CSP is sometimes called a fine pitch BGA (Ball Grid Array), and most of them use a tape substrate made of a polyimide tape or the like, and therefore, a tape fine pitch BGA (hereinafter referred to as T-FBGA (Tape-type Fine). -pitch BGA)).
[0005]
Further, among the T-FBGAs, those that are made thinner are called T-TFBGAs (Tape-type Thin Fine-pitch BGAs). If this is a Fan-Out structure, that is, solder balls that are external terminals are used. When arranged around the outside of the semiconductor chip, the strength (rigidity) and flatness of the outer peripheral edge of the tape substrate are related to the connection reliability of the solder ball as the BGA.
[0006]
Therefore, in T-TFBGA, a frame-shaped reinforcing member is attached to a surface opposite to the external terminal mounting surface of the tape substrate, that is, the outer peripheral end of the back surface, thereby increasing the strength of the area where the solder balls are mounted on the tape substrate.
[0007]
In T-TFBGA, a ball land of a tape substrate on which a solder ball is mounted and a pad (surface electrode) of a semiconductor chip are connected by a copper foil lead provided on the tape substrate. Due to the structure in which solder balls are arranged around the periphery, the lead pattern layout on the tape substrate is such that each lead crosses the inner end of the frame-shaped reinforcing member.
[0008]
T-TFBGA is described, for example, in Press Journal, Inc. on July 27, 1998, “Monthly Semiconductor World Special Issue '99 Semiconductor Assembly / Inspection Technology”, pages 39, 40.
[0009]
[Problems to be solved by the invention]
However, in the T-TFBGA of the above-described technique, if a plurality of leads crossing the inner end portion of the reinforcing member has a dense pattern layout, the lead group formed in a dense manner during the temperature cycle test of the T-TFBGA. Stress (thermal stress) concentrates at a location corresponding to the vicinity of the inner end of the reinforcing member of the lead arranged on the outermost side.
[0010]
In the tape substrate, the region where the reinforcing member is provided is higher in strength than the region where the reinforcing member is not provided, and the region where the leads are densely formed is higher in strength than the other regions. In other words, the thermal stress concentrates at the location corresponding to the vicinity of the inner end of the reinforcing member of the outermost lead of the dense lead group on the tape substrate.
[0011]
This causes a problem that the outermost leads of the densely formed lead group are disconnected.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can improve reliability.
[0013]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0014]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
[0015]
That is, the semiconductor device of the present invention is disposed around the outer periphery of the semiconductor chip, the tape substrate supporting the semiconductor chip, and provided with a plurality of leads corresponding to the surface electrodes of the semiconductor chip and connected thereto. A plurality of external terminals attached to an end portion of the tape substrate; and a reinforcing member provided at an end portion of the surface opposite to the external terminal attachment surface of the tape substrate, and provided to the tape substrate. wherein among the plurality of leads, it said and said dummy leads across the inner end of the reinforcing member inner end portion on one or both sides of the free space portion of the lead crossing the reinforcing member is provided, one end of the dummy lead , the reinforcing member is disposed placed the tape substrate, the other end of the dummy lead is intended to terminate between said semiconductor chip and the reinforcing member That.
[0016]
According to the present invention, in the tape substrate, the dummy lead crossing the inner end of the reinforcing member is provided on one or both sides of the lead crossing the inner end of the reinforcing member. Even in this case, during the temperature cycle test of the semiconductor device, the thermal stress applied to the portion corresponding to the vicinity of the inner end of the reinforcing member of the dense lead group should be concentrated on the outermost lead in the dense state. Therefore, it is possible to prevent the effective lead from being disconnected due to the thermal stress.
[0017]
Therefore, the temperature cycle resistance of the Fan-Out type semiconductor device can be improved, and as a result, the reliability of the semiconductor device can be improved.
[0018]
Also, the method for manufacturing a semiconductor device of the present invention includes a plurality of leads that can be connected to the surface electrode of the semiconductor chip, and dummy leads provided in an empty region on one side or both sides of the lead. A step of preparing a tape substrate, a step of providing a reinforcing member at the end of the surface opposite to the external terminal mounting surface of the tape substrate so that the lead and the dummy lead cross the inner end, and the semiconductor chip A step of connecting the surface electrode and the corresponding lead of the tape substrate by a conductive member to support the semiconductor chip by the tape substrate; and an outside of the semiconductor chip on the external terminal mounting surface of the tape substrate and a step of attaching a plurality of external terminals around one end portion of the dummy lead, the tape substrate having the reinforcing member is disposed Disposed, the other end portion of the dummy lead is terminated between the semiconductor chip and the reinforcing member, by the dummy leads, said lead crossing the inner edge of the reinforcing member of said tape substrate It is possible to disperse the stress applied to.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
[0020]
1 is a plan view showing an example of the structure of a semiconductor device (T-TFBGA) according to an embodiment of the present invention, FIG. 2 is a bottom view showing the structure of the semiconductor device shown in FIG. 1, and FIG. FIG. 4 is a partially enlarged plan view showing an example of patterns of leads and dummy leads on the tape substrate of the semiconductor device shown in FIG. 1, and FIG. 5 is a diagram showing an embodiment of the present invention. It is a process flow figure showing an example of an assembly procedure of a semiconductor device (T-TFBGA).
[0021]
The semiconductor device of this embodiment shown in FIGS. 1 to 3 is a fine pitch (narrow pitch) type having a relatively large number of pins as compared to the chip size, such as a microcomputer or an application specific integrated circuit (ASIC). This is a fan-out and thin T-TFBGA 5 in which a tape substrate 2 is used and a plurality of solder balls 3 as external terminals are arranged outside the semiconductor chip 1.
[0022]
The configuration of the T-TFBGA 5 will be described with reference to FIGS. 1 to 4. A plurality of leads 2 a that support the semiconductor chip 1 and connect to the pads (surface electrodes) 1 a of the semiconductor chip 1 are provided. The tape substrate 2, the gold bumps 7 that are conductive members for connecting the pads 1 a of the semiconductor chip 1 and the leads 2 a of the tape substrate 2, and the external terminals of the tape substrate 2 are arranged around the outside of the semiconductor chip 1. Solder balls 3 as a plurality of external terminals attached to the end portion of the attachment surface 2b, and a frame-like tape provided at the end portion of the back surface 2c, which is a surface opposite to the external terminal attachment surface 2b of the tape substrate 2. As shown in FIG. 4, the tape substrate 2 crosses the inner end portion 4a of the frame-shaped reinforcing member 4 among the plurality of leads 2a provided on the tape substrate 2 as shown in FIG. In which the dummy lead 2e is provided across one side of the inner end portion 4a of the reinforcing free space portion 2g member 4 over de 2a.
[0023]
That is, in the tape substrate 2, the empty region 2g where the lead 2a is not formed at a location corresponding to the inner end 4a of the reinforcing member 4 attached to the end of the tape substrate 2, for example, the inner end 4a of the reinforcing member 4 is formed. A dummy lead 2e that crosses the inner end portion 4a of the reinforcing member 4 is provided in an empty region portion 2g (an empty region portion 2g having an area capable of forming the lead 2a) between adjacent leads 2a that traverse. Thus, stress (for example, thermal stress) applied to a portion corresponding to the vicinity of the inner end of the reinforcing member 4 of the lead group arranged at high density is concentrated on the outermost lead 2a of the lead group. Without being distributed to the leads 2a and the dummy leads 2e.
[0024]
Therefore, as shown in FIG. 4, the lead 2a and the dummy lead 2e crossing the inner end portion 4a of the reinforcing member 4 have a substantially equal interval (between adjacent leads 2a) so that the stress can be distributed almost uniformly. It is preferable that the space area 2g is provided at such an interval that the empty area 2g is not generated.
[0025]
Here, the tape substrate 2 of the T-TFBGA 5 of the present embodiment has a quadrangular planar shape as shown in FIGS. 1 and 2, and, for example, as shown in FIG. A plurality of leads 2a which are wirings are formed using copper foil or the like.
[0026]
Further, a rectangular opening 2h in which the semiconductor chip 1 can be placed is formed near the center thereof, and one end of the lead 2a protrudes from the opening 2h, and the corresponding pad 1a of the semiconductor chip 1 and They are connected via gold bumps 7.
[0027]
Thereby, the semiconductor chip 1 is supported by one end of each of the plurality of leads 2a of the tape substrate 2 via the gold bumps 7 in the opening 2h.
[0028]
Further, as shown in FIG. 3, the other end of each lead 2a is connected to the ball land 2i shown in FIG. 4 which is a terminal on which the solder ball 3 is mounted. In 2b, ball lands 2i corresponding to the number of external terminals (number of pins) are exposed.
[0029]
Further, as shown in FIG. 3, a solder resist 2d, which is an insulating film for protecting and insulating each lead 2a, is formed on the surface of the external terminal mounting surface 2b of the tape substrate 2. In FIG. 4, the solder resist 2d covering the leads 2a and the dummy leads 2e is omitted in order to clearly show the patterns of the leads 2a and the dummy leads 2e on the external terminal mounting surface 2b. The surface of each of the external terminal mounting surfaces 2b 2 except the ball lands 2i is covered with a solder resist 2d as shown in FIG.
[0030]
The dummy lead 2e is formed in the same manufacturing process as each lead 2a by using a copper foil or the like in the same manner as each lead 2a. In the case shown in FIG. 4, the width is about the same as each lead 2a. However, both ends are terminated without being connected to the pads 1a, ball lands 2i, etc. of the semiconductor chip 1, and have no electrical signal transmission function.
[0031]
Further, the reinforcing member 4 shown in FIGS. 1 and 3 attached to the outer peripheral end of the back surface 2c of the tape substrate 2 reinforces the solder ball attaching portion of the tape substrate 2 to increase its strength, thereby flattening the T-TFBGA 5. Therefore, it is formed in a frame shape corresponding to the solder ball mounting portion as shown in FIG.
[0032]
Therefore, the reinforcing member 4 is preferably formed of a thin metal plate in order to increase the strength of the solder ball mounting portion of the tape substrate 2. For example, the mounting when mounted on a mounting board such as a printed wiring board is used. Considering that the thermal expansion coefficients of the substrate and the T-TFBGA 5 are made closer, it is preferable to use a metal thin plate (copper alloy thin plate) formed by applying nickel plating to the surface of the copper foil. However, it may be formed of other materials.
[0033]
The gold bumps 7 shown in FIG. 3 formed on the pads 1a of the semiconductor chip 1 are formed by, for example, growing gold plating on the pads 1a after forming the semiconductor integrated circuit in the semiconductor wafer before dicing. Yes, it is a connection terminal between the pad 1 a of the semiconductor chip 1 and the lead 2 a of the tape substrate 2.
[0034]
In addition, a sealing portion 6 is formed around the joint portion between the semiconductor chip 1 and the lead 2a via the gold bump 7 so as to cover them.
[0035]
Here, the sealing portion 6 is formed by sealing the protruding portions of the semiconductor chip 1 and the leads 2a using, for example, an epoxy-based thermosetting resin for sealing. In T-TFBGA5, it is formed by potting.
[0036]
However, the sealing portion 6 is not limited to potting, and may be formed by a mold.
[0037]
Further, the solder ball 3 which is an external terminal attached to the T-TFBGA 5 is, for example, a ball-shaped terminal having a diameter of about 0.3 mm, and the T-TFBGA 5 is a fine pitch type. It is attached to each ball land 2i of the external terminal mounting surface 2b of the tape substrate 2 with a narrow pitch arrangement.
[0038]
Next, a method for manufacturing the semiconductor device (T-TFBGA5) of the present embodiment will be described with reference to a manufacturing process flowchart shown in FIG.
[0039]
In the present embodiment, a case will be described in which individual T-TFBGAs 5 are manufactured using a long and thin film tape capable of manufacturing a plurality of T-TFBGAs 5.
[0040]
First, a semiconductor wafer (not shown) including a plurality of semiconductor chips 1 having a desired semiconductor integrated circuit formed on the main surface 1b is prepared.
[0041]
Further, a predetermined portion is covered with a mask, and gold bumps 7 (conducting members) are formed by gold plating on the pads 1a of the individual semiconductor chips 1 of the semiconductor wafer in the state of the semiconductor wafer.
[0042]
Subsequently, the semiconductor wafer is diced, and the semiconductor wafer is cut and separated into individual semiconductor chips 1, and then a predetermined inspection is performed to prepare a semiconductor chip 1 that is determined as a non-defective product.
[0043]
On the other hand, for each region of the T-TFBGA 5, a lead 2 a that is a wiring that can be connected to the pad 1 a of the semiconductor chip 1, and an empty region 2 g adjacent to one side of the lead 2 a alongside the lead 2 a or A tape substrate 2 having a dummy lead 2e provided in an empty area 2g between adjacent leads 2a is prepared (step S1).
[0044]
Here, the multiple film tapes such as a polyimide tape provided by connecting a plurality of tape substrates 2 are prepared.
[0045]
In addition, as a manufacturing procedure of the tape board | substrate 2, a copper foil layer is first stuck on the external terminal attachment surface 2b side of the film base material 2f which is the said film tape using an epoxy-type adhesive agent etc., Then, the said copper foil The layer 2 is etched into a predetermined shape to form leads 2a and dummy leads 2e.
[0046]
Thereafter, in step S2, a reinforcing member is attached by attaching the frame-shaped reinforcing member 4 to the outer peripheral end portion of the back surface 2c of the tape substrate 2.
[0047]
At that time, as shown in FIG. 4, the reinforcing member 4 is provided so that each lead 2 a and the dummy lead 2 e cross the inner end portion 4 a of the reinforcing member 4.
[0048]
Subsequently, inner lead bonding is performed in step S3.
[0049]
Here, the gold bump 7 formed on the pad 1a of the semiconductor chip 1 and the corresponding lead 2a are connected by gang bonding, that is, batch bonding.
[0050]
At that time, first, the semiconductor chip 1 is arranged in the opening 2 h at the center of the tape substrate 2, and one end of the lead 2 a protruding from the opening 2 h and the pad 1 a of the semiconductor chip 1 are interposed via the gold bumps 7. Connect by thermocompression. Thereby, the pad 1a of the semiconductor chip 1 and the lead 2a of the tape substrate 2 corresponding to the pad 1a are connected via the gold bump 7 and the semiconductor chip 1 is supported by the opening 2h of the tape substrate 2 by the lead 2a. The
[0051]
That is, in the inner lead bonding process of step S3, the chip mounting process and the process of connecting the lead 2a of the tape substrate 2 and the pad 1a of the semiconductor chip 1 are performed simultaneously.
[0052]
Thereafter, the semiconductor chip 1, the lead 2 a and the gold bump 7 are resin-sealed by potting using an epoxy thermosetting sealing resin or the like (step S 4), thereby forming the sealing portion 6. To do.
[0053]
The sealing portion 6 may be formed by molding using the sealing resin.
[0054]
Thereafter, in step S5, solder ball mounting for mounting a plurality (predetermined number) of solder balls 3 as external terminals around the outside of the semiconductor chip 1 on the external terminal mounting surface 2b of the tape substrate 2 is performed.
[0055]
At this time, first, the solder balls 3 are temporarily fixed to the ball lands 2i of the tape substrate 2 using a flux, and then the solder balls 3 are fixed by passing through a reflow furnace having a peak temperature of about 230 ° C., for example.
[0056]
Thereafter, in step S6, external cutting is performed to cut and separate individual tape substrates 2, that is, individual T-TFBGAs 5, from the multiple film tapes, thereby completing the assembly of the respective T-TFBGAs 5 (step S7).
[0057]
According to the semiconductor device (T-TFBGA5) and the manufacturing method thereof in the present embodiment, the following operational effects can be obtained.
[0058]
That is, the dummy lead 2e that crosses the inner end 4a of the reinforcing member 4 is provided in the empty area 2g on one side of the lead 2a that crosses the inner end 4a of the reinforcing member 4 on the tape substrate 2, and thus the pattern of the lead 2a. Even in the case where the layout is sparse and dense, the thermal stress applied to the portion corresponding to the vicinity of the inner end portion 4a of the reinforcing member 4 of the lead group arranged at a high density during the temperature cycle test of the T-TFBGA 5 or the like. The stress can be distributed and applied to each lead 2a and dummy lead 2e without concentrating the stress on the outermost lead 2a having a high density.
[0059]
Therefore, it is possible to prevent the effective lead 2a from being disconnected due to the stress.
[0060]
Thereby, the temperature cycle resistance of the Fan-Out type T-TFBGA5 can be improved, and as a result, the reliability of the T-TFBGA5 can be improved.
[0061]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
[0062]
For example, in the above-described embodiment, the case where the dummy lead 2e is provided in the adjacent empty area 2g on one side of the lead 2a has been described, but as shown in the dummy lead 2e of another embodiment of FIG. In addition, it may be provided in the empty area 2g on both sides of the lead 2a.
[0063]
That is, the area where the dummy lead 2e is provided is an area corresponding to the inner end 4a of the reinforcing member 4 on the tape substrate 2 and a space (empty area portion) on both sides of the lead 2a crossing the inner end 4a of the reinforcing member 4. 2g), when the area of any one of the empty region portions 2g is clearly larger than the other, the dummy lead 2e extends across the inner end portion 4a of the reinforcing member 4 in that one space (empty region portion 2g). As long as it is provided, it may be provided on one side of the lead 2a or may be provided on both sides of the lead 2a.
[0064]
Further, the shape of the dummy lead 2e is not limited to a bent and elongated pattern having the same width as each lead 2a, but may be a rectangle as shown in the dummy lead 2e of another embodiment of FIG. Alternatively, other shapes such as a polygon, a circle, and an ellipse may be used.
[0065]
That is, the dummy lead 2e has a shape of an empty area 2g that crosses the inner end 4a in a region corresponding to the inner end 4a of the reinforcing member 4 on the tape substrate 2 and in which the lead 2a is not formed. Any shape can be used as long as the shape is suitable.
[0066]
Moreover, although the said embodiment demonstrated the case where the reinforcement member 4 was attached before the inner lead bonding process after preparing the tape board | substrate 2 in the manufacturing method of a semiconductor device (T-TFBGA5), the attachment of the reinforcement member 4 was demonstrated. As a procedure, it may be performed between the resin sealing step and the solder ball mounting step, or the tape substrate 2 to which the reinforcing member 4 is attached in advance is prepared (prepared), and the tape substrate 2 is It may be used to assemble the semiconductor device.
[0067]
Further, in the above-described embodiment, the case where individual semiconductor devices are manufactured using a long and thin film tape in which a plurality of tape substrates 2 are connected has been described. However, a tape substrate that has been cut in advance for individual semiconductor devices. 2 may be used to manufacture each semiconductor device.
[0068]
In the above-described embodiment, the case where the semiconductor device is a fine pitch type and Fan-Out type T-TFBGA 5 has been described. However, the semiconductor device uses the tape substrate 2 and at least the outside of the semiconductor chip 1. As long as external terminals are arranged around and the reinforcing member 4 is attached to the outer peripheral end of the back surface 2c of the tape substrate 2, not only the Fan-Out type but also the Fan-In / Out type. Further, other semiconductor devices such as T-FBGA and LGA (Land Grid Array) may be used.
[0069]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0070]
(1). In the tape substrate of the semiconductor device, a dummy lead that crosses the inner end of the reinforcing member is provided on one or both sides of the lead that crosses the inner end of the reinforcing member. The thermal stress applied to the portion corresponding to the vicinity of the inner end of the reinforcing member of the lead group thus formed can be distributed and applied to each lead and dummy lead without being concentrated on the outermost leads in the dense state. This makes it possible to prevent effective lead disconnection due to the thermal stress.
[0071]
(2). With the above (1), the temperature cycle resistance of the semiconductor device can be improved, and as a result, the reliability of the semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of a structure of a semiconductor device (T-TFBGA) according to an embodiment of the present invention.
2 is a bottom view showing the structure of the semiconductor device shown in FIG. 1; FIG.
3 is a cross-sectional view showing a cross-sectional structure along the line AA in FIG. 2;
4 is a partially enlarged plan view showing an example of lead and dummy lead patterns on the tape substrate of the semiconductor device shown in FIG. 1; FIG.
FIG. 5 is a process flow diagram showing an example of an assembly procedure of the semiconductor device (T-TFBGA) according to the embodiment of the present invention.
6 is a partially enlarged plan view showing leads and dummy lead patterns on a tape substrate of a semiconductor device according to another embodiment of the present invention; FIG.
FIG. 7 is a partially enlarged plan view showing leads and dummy lead patterns on a tape substrate of a semiconductor device according to another embodiment of the present invention;
[Explanation of symbols]
1 Semiconductor chip 1a Pad (surface electrode)
1b Main surface 2 Tape substrate 2a Lead 2b External terminal mounting surface 2c Back surface (opposite surface)
2d Solder resist 2e Dummy lead 2f Film base 2g Empty area 2h Opening 2i Ball land 3 Solder ball (external terminal)
4 Reinforcing member 4a Inner end 5 T-TFBGA (semiconductor device)
6 Sealing part 7 Gold bump (conductive member)

Claims (5)

半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。A tape substrate provided with a plurality of leads for supporting the semiconductor chip and corresponding to and connected to the surface electrodes of the semiconductor chip;
A plurality of external terminals disposed around the outside of the semiconductor chip and attached to the end of the tape substrate;
A reinforcing member provided at the end of the surface opposite to the external terminal mounting surface of the tape substrate;
Wherein among the plurality of leads provided on the tape substrate, and a dummy lead is provided across the inner end of the reinforcing member on one or both sides of the free space portion of the lead crossing the inner end portion of said reinforcing member ,
One end portion of the dummy lead is disposed on the tape substrate on which the reinforcing member is disposed, and the other end portion of the dummy lead is terminated between the reinforcing member and the semiconductor chip. A semiconductor device. 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切る隣り合ったリード間の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。A tape substrate provided with a plurality of leads for supporting the semiconductor chip and corresponding to and connected to the surface electrodes of the semiconductor chip;
A plurality of external terminals disposed around the outside of the semiconductor chip and attached to the end of the tape substrate;
A reinforcing member provided at the end of the surface opposite to the external terminal mounting surface of the tape substrate;
Wherein among the plurality of leads provided on the tape substrate, and a dummy lead is provided across the inner end of the reinforcing member in the free space portion between the leads adjacent across the inner end of the reinforcing member ,
One end portion of the dummy lead is disposed on the tape substrate on which the reinforcing member is disposed, and the other end portion of the dummy lead is terminated between the reinforcing member and the semiconductor chip. A semiconductor device. 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられ、前記リードと前記ダミーリードとが等しい間隔で設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。A tape substrate provided with a plurality of leads for supporting the semiconductor chip and corresponding to and connected to the surface electrodes of the semiconductor chip;
A plurality of external terminals disposed around the outside of the semiconductor chip and attached to the end of the tape substrate;
A reinforcing member provided at the end of the surface opposite to the external terminal mounting surface of the tape substrate;
Among the plurality of leads provided on the tape substrate, dummy leads that cross the inner end of the reinforcing member are provided on one or both sides of the lead that crosses the inner end of the reinforcing member. The lead and the dummy lead are provided at equal intervals ,
One end portion of the dummy lead is disposed on the tape substrate on which the reinforcing member is disposed, and the other end portion of the dummy lead is terminated between the reinforcing member and the semiconductor chip. A semiconductor device. 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子である半田ボールと、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。A tape substrate provided with a plurality of leads for supporting the semiconductor chip and corresponding to and connected to the surface electrodes of the semiconductor chip;
Solder balls that are a plurality of external terminals disposed around the outside of the semiconductor chip and attached to the end of the tape substrate;
A reinforcing member provided at the end of the surface opposite to the external terminal mounting surface of the tape substrate;
Wherein among the plurality of leads provided on the tape substrate, and a dummy lead is provided across the inner end of the reinforcing member on one or both sides of the free space portion of the lead crossing the inner end portion of said reinforcing member ,
One end portion of the dummy lead is disposed on the tape substrate on which the reinforcing member is disposed, and the other end portion of the dummy lead is terminated between the reinforcing member and the semiconductor chip. A semiconductor device. 半導体チップの表面電極に対応してこれに接続可能な複数のリードと、前記リードの片側または両側の空き領域部に設けられたダミーリードとを有するテープ基板を準備する工程と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に、前記リードおよびダミーリードが内側端部を横切るように補強部材を設ける工程と、
前記半導体チップの前記表面電極とこれに対応する前記テープ基板の前記リードとを導通部材によって接続して前記テープ基板により前記半導体チップを支持する工程と、
前記テープ基板の前記外部端子取付け面における前記半導体チップの外側周囲に複数の外部端子を取り付ける工程とを有し、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しており、
前記ダミーリードによって、前記テープ基板の前記補強部材の前記内側端部を横切る前記リードに掛かる応力を分散し得ることを特徴とする半導体装置の製造方法。A step of preparing a tape substrate having a plurality of leads that can be connected to the surface electrode of the semiconductor chip and dummy leads provided on one or both sides of the lead;
Providing a reinforcing member at the end of the surface opposite to the external terminal mounting surface of the tape substrate so that the lead and the dummy lead cross the inner end; and
Connecting the surface electrode of the semiconductor chip and the lead of the tape substrate corresponding to the surface electrode by a conductive member and supporting the semiconductor chip by the tape substrate;
Attaching a plurality of external terminals around the outside of the semiconductor chip on the external terminal mounting surface of the tape substrate;
One end of the dummy lead is disposed on the tape substrate on which the reinforcing member is disposed, and the other end of the dummy lead is terminated between the reinforcing member and the semiconductor chip,
A method of manufacturing a semiconductor device, wherein stress applied to the lead across the inner end of the reinforcing member of the tape substrate can be dispersed by the dummy lead.
JP2000148322A 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3739632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000148322A JP3739632B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000148322A JP3739632B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001332645A JP2001332645A (en) 2001-11-30
JP3739632B2 true JP3739632B2 (en) 2006-01-25

Family

ID=18654373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000148322A Expired - Fee Related JP3739632B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3739632B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4370513B2 (en) 2004-02-27 2009-11-25 エルピーダメモリ株式会社 Semiconductor device
KR100788415B1 (en) 2006-03-31 2007-12-24 삼성전자주식회사 Tape substrate improving EMI noise characteristics and tape package using the same
JP5245243B2 (en) * 2006-11-10 2013-07-24 凸版印刷株式会社 Multilayer wiring board

Also Published As

Publication number Publication date
JP2001332645A (en) 2001-11-30

Similar Documents

Publication Publication Date Title
US6012224A (en) Method of forming compliant microelectronic mounting device
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6573609B2 (en) Microelectronic component with rigid interposer
KR100225468B1 (en) An electrode structure of semiconductor integrated circuit and method for forming the package thereof
US6589810B1 (en) BGA package and method of fabrication
US6208025B1 (en) Microelectronic component with rigid interposer
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP3611948B2 (en) Semiconductor device and manufacturing method thereof
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
JPH08288424A (en) Semiconductor device
US6841884B2 (en) Semiconductor device
US6507118B1 (en) Multi-metal layer circuit
KR100392720B1 (en) Chip scale package in which layout of wiring lines is improved
KR100786911B1 (en) Semiconductor device and manufacturing method
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP3739632B2 (en) Semiconductor device and manufacturing method thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
JP3502377B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
WO2017043480A1 (en) Semiconductor package
JP3529507B2 (en) Semiconductor device
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
JP4130277B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3949077B2 (en) Semiconductor device, substrate, semiconductor device manufacturing method, and semiconductor device mounting method
JP4175339B2 (en) Manufacturing method of semiconductor device
JPH07183425A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees