JP2000092709A - アクティブフィルタ装置 - Google Patents
アクティブフィルタ装置Info
- Publication number
- JP2000092709A JP2000092709A JP10255244A JP25524498A JP2000092709A JP 2000092709 A JP2000092709 A JP 2000092709A JP 10255244 A JP10255244 A JP 10255244A JP 25524498 A JP25524498 A JP 25524498A JP 2000092709 A JP2000092709 A JP 2000092709A
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- main
- active filter
- capacitor
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/20—Active power filtering [APF]
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
ルタ装置を提供する。 【解決手段】このアクティブフィルタ装置24では、ダイ
オード素子10b〜15bが逆並列接続された主スイッチ素子
10a〜15aに、共振用コンデンサ10c〜15cが並列接続さ
れ、更に、副スイッチ素子37〜42と共振用チョーク34〜
36が接続されており、副スイッチ素子37〜42が導通した
ときに、共振回路が形成されるようになっている。共振
用コンデンサ10c〜15cと共振用チョーク34〜36との間に
共振電流が流れ、共振用コンデンサ10c〜15cの電圧が小
さくなったときに主スイッチ素子10a〜15aを導通・遮断
させると、損失が小さくなる。共振電流が流れる経路に
一次巻線31a〜33aを設け、二次巻線31b〜33bに電圧を誘
起させ、共振電流によって主コンデンサ22を充電できる
ように構成しておくと、損失を一層小さくできる。
Description
装置にかかり、特に、非線形負荷に電力を供給する電源
の負担を軽くするアクティブフィルタ装置に関する。
率改善にアクティブフィルタ装置が用いられている。図
12の符号124は従来技術のアクティブフィルタ装置
であり、三相電源101から負荷103に電力を供給す
る三相パワーライン102に接続されている。
置123と、3個のインダクタンス素子1091〜10
93と、6個のスイッチ装置110〜115と、1個の
主コンデンサ122とを有している。
イッチ素子(ここではIGBTが使用されている。)11
0a〜115aとダイオード素子110b〜115bとが1
個ずつ設けられており、各ダイオード素子110b〜1
15bは、各主スイッチ素子110a〜115aにそれぞ
れ逆並列接続されている。
のスイッチ素子110〜112は、高電圧側が主コンデ
ンサ122の正極側に共通に接続され、低電圧側がアノ
ード側がインダクタンス素子1091〜1093の一端に
それぞれ接続されている(従って、ダイオード素子11
0b〜112bはカソード側が正極側に接続され、アノー
ド側がインダクタンス素子1091〜1093に接続され
ている)。
は、低電圧側が主コンデンサ122の負極側に共通に接
続され高電圧側が、インダクタンス素子1091〜10
93の一端に、上記3個のスイッチ素子110〜112
と一緒に、それぞれ接続されている。
相で構成されているものとすると、各インダクタンス素
子1091〜1093の他端は、それぞれR相、S相、T
相に接続されると共に、キャリア成分除去のためのコン
デンサ119に接続されている。
御装置123に接続されており、制御装置123によっ
て、内部の各スイッチ素子110a〜115aが制御さ
れ、導通・遮断できるように構成されている。
流が流れた状態で遮断する際には、インダクタンス素子
91〜93に起電力が生じるため、その起電力で、ダイオ
ード素子110b〜115bを介して、主コンデンサ12
2を充電しておき、先ず、主コンデンサ122から負荷
103に電流が供給できる状態にしておく。
回路や整流器等の非線形負荷である場合、高調波成分が
発生し、三相電源101の負担が大きくなる。三相パワ
ーライン102には、電流センサ104、105が挿入
されており(図12では、R相とT相に挿入されてい
る。)、この電流センサ104、105によって負荷1
03の高調波成分を検出し、アクティブフィルタ124
内の主コンデンサ122から電流を供給又は吸収させ、
負荷103の高調波電流を打ち消しており、その結果、
三相電源101は、正弦波状の電流を供給すれば済むよ
うにし、三相交流電源101の負担を一定にしている。
4では、主スイッチ素子110a〜115aがオン/オフ
する際の損失が無視できない。図13は、主スイッチ素
子110a〜115aが動作したときの電圧又は電流波形
を示しており、同図符号Aはゲート電圧の波形、符号C
はコレクタ電流の波形、Dはコレクタ電圧の波形を示し
ている。
間T1と、遮断状態から導通状態に転じる間の遷移時間
T2において、主スイッチ素子110a〜115aの両端
の電圧が大きい状態で電流が流れており、従って、損失
が大きくなっている。
ード素子のリカバリー特性により、図13の符号A〜C
の波形のように、主スイッチ素子110a〜115aが導
通する際にサージ電圧が発生してしまう。このサージ電
圧はノイズ発生源となるばかりでなく、損失を増大させ
るという問題がある。
タ装置124では、高効率化は困難であった。
の不都合を解決するために創作されたものであり、その
目的は、損失が少なく、ノイズが小さいアクティブフィ
ルタ装置を提供することにある。
に、請求項1記載の発明は、主コンデンサと、複数の主
スイッチ素子と、複数のインダクタンス素子と、複数の
ダイオード素子とを有し、前記各主スイッチ素子には、
前記ダイオード素子がそれぞれ逆並列接続され、前記各
インダクタンス素子の一端は、前記主スイッチ素子及び
前記ダイオード素子を介して、前記主コンデンサの正電
圧側と負電圧側とに接続され、他端が、電源から負荷に
電力を供給するパワーラインに接続されるように構成さ
れたアクティブフィルタ装置であって、制御装置と、複
数の共振用チョークと、複数の副スイッチ素子と、複数
の共振用コンデンサを有し、前記共振用コンデンサは前
記各主スイッチ素子に並列接続され、前記各主スイッチ
素子と前記各副スイッチ素子は、前記制御装置で制御さ
れるように接続され、前記各インダクタンス素子の一端
に、前記共振用チョークの一端がそれぞれ1個ずつ接続
され、該共振用チョークの他端は、前記副スイッチ素子
を介して、前記主コンデンサの正電圧側と負電圧側に接
続されたことを特徴とする。
クティブフィルタであって、一次巻線と、該一次巻線と
磁気結合した二次巻線とを有し、前記副スイッチ素子と
前記インダクタンス素子の間には、前記一次巻線がそれ
ぞれ接続され、前記二次巻線に誘起された電圧で、前記
主コンデンサを充電できるように構成されたことを特徴
とする。
クティブフィルタであって、前記二次巻線に現れた電流
を全波整流し、前記主コンデンサを充電するように構成
されたことを特徴とする。
クティブフィルタであって、前記二次巻線はセンタータ
ップ型に構成され、整流器を介して前記主コンデンサに
接続されたことを特徴とする。
クティブフィルタであって、前記二次巻線にはダイオー
ドブリッジ回路が設けられ、該ダイオードブリッジ回路
を介して、前記主コンデンサを充電できるように構成さ
れたことを特徴とする。
項5のいずれか1項記載のアクティブフィルタ装置を制
御する制御方法であって、前記共振用チョークと前記共
振用コンデンサの間に共振電流が流れ、前記共振用コン
デンサの電圧が小さくなったときに、前記制御装置は前
記主スイッチ素子を導通させることを特徴とする。
コンデンサと、複数の主スイッチ素子と、複数のインダ
クタンス素子と、複数のダイオード素子とを有してお
り、各主スイッチ素子には、ダイオード素子がそれぞれ
逆並列接続されている。
スイッチ素子及びダイオード素子を介して、主コンデン
サの正電圧側と負電圧側とに接続され、各インダクタン
ス素子の他端は、電源から負荷に電力を供給するパワー
ラインに接続されるようになっている。
は、制御装置と、複数の共振用チョークと、複数の副ス
イッチ素子と、複数の共振用コンデンサを有しており、
共振用コンデンサは各主スイッチ素子に並列接続され、
また、各主スイッチ素子と各副スイッチ素子は、制御装
置で制御されるように接続されている。
共振用チョークの一端がそれぞれ1個ずつ接続され、各
共振用チョークの他端は、副スイッチ素子を介して、主
コンデンサの正電圧側と負電圧側に接続されている。
デンサを充放電させられるので、アクティブフィルタ装
置によって負荷変動による電流変動を吸収し、電源の負
担を軽減させられるようになっている。
と、共振用チョークと共振用コンデンサの間に共振電流
を流すことができる。共振用電流により、共振用コンデ
ンサに現れる電圧が小さくなったときに主スイッチ素子
を導通させると、主スイッチ素子の損失が小さくなる。
した二次巻線とを設け、副スイッチ素子とインダクタン
ス素子の間に、一次巻線をそれぞれ挿入し、一次巻線に
流れる電流が変化し、二次巻線に誘起電圧が誘起された
ときに、その誘起された電圧で、主コンデンサを充電で
きるように構成しておくと、共振コンデンサから放出さ
れる共振電流によって、主コンデンサを充電することが
可能になる。
流器を設けておくと、二次巻線に誘起される電圧の極性
よらずに主コンデンサを充電することができる。
て説明する。図1の符号24は本発明のアクティブフィ
ルタ装置であり、制御装置25を有している。
を接続する三相パワーライン2のR相とT相に取り付け
られた電流センサ4、5が接続されており、負荷3に流
れる電流を検出できるようになっている。
は、コンデンサ19(三相パワーライン2のキャリア成
分除去用)と、3個のインダクタンス素子91〜93と、
6個のスイッチ装置10〜15及び副スイッチ素子37
〜42と、1個の主コンデンサ22と、3個の共振用チ
ョーク(共振用のインダクタンス素子)34〜36と、3
個の一次巻線31a〜33a及び二次巻線31b〜33bと
を有している。
イッチ装置10〜12の一端は主コンデンサ22の正極
側に共通に接続され、他端はインダクタンス素子91〜
93の一端にそれぞれ接続されている。
は、主コンデンサ22の負極側に共通に接続され、他端
は、高電圧側のスイッチ装置10〜15とインダクタン
ス素子91〜93とが接続された部分にそれぞれ接続され
ている。
チ素子10a〜15aとダイオード素子10b〜15bと、
共振用コンデンサ10c〜15cとが1個ずつ設けられて
いる。各ダイオード素子10b〜15bは、主スイッチ素
子10a〜15aにそれぞれ逆並列接続されている。ま
た、各共振用コンデンサ10c〜15cは、主スイッチ素
子10a〜15a及びダイオード素子10b〜15bに対
し、並列に接続されている。
はIGBTが用いられており(電力用MOSFETやバ
イポーラトランジスタを用いてもよい。)、各スイッチ
素子10a〜15aの高電圧側にダイオード素子10b〜
15bのカソード側が接続され、低電圧側にアノード側
が接続されている(逆並列接続)。
個のスイッチ装置10〜12では、各主スイッチ素子1
0a〜12aの高電圧側(各ダイオード素子10b〜12b
のカソード側)が主コンデンサ22の正電圧側に共通に
接続され、低電圧側(ダイオード素子10b〜12bのア
ノード側)がインダクタンス素子91〜93の一端にそれ
ぞれ接続されている。
個のスイッチ装置13〜15では、各主スイッチ素子1
3a〜15aの低電圧側(各ダイオード素子13b〜15b
のカソード側)が主コンデンサ22の負極側に共通に接
続され、高電圧側(ダイオード素子10b〜12bのアノ
ード側)が、インダクタンス素子91〜93の一端それぞ
れに接続されている。
構成されているものとすると、各インダクタンス素子9
1〜93の他端は、それぞれR相、S相、T相に接続され
ている。
うち、3個の副スイッチ素子37〜39は、高電圧側が
主コンデンサ22の正極側に共通に接続され、低電圧側
は、共振用チョーク34〜36の一端にそれぞれ接続さ
れている。
電圧側が主コンデンサ22の負極側に共通に接続され、
高電圧側は、上記の副スイッチ素子37〜39と共振用
チョーク34〜36とが接続された部分にそれぞれ接続
されている。
次巻線31a〜33aを介して、インダクタンス素子91
〜93とスイッチ装置10〜15とが接続された部分に
それぞれ接続されている。
b〜33bと互いに磁気結合した状態でトランス内部に設
けられており、一次巻線31a〜33aに流れる電流が変
化する際に、二次巻線31b〜33bに電圧が誘起される
ように構成されている。
型の構成になっており、3つの出力端子のうち、二次巻
線31b〜33bの中点は、主コンデンサ22の負極側に
共通に接続されており、他の2個の端子はダイオード4
3〜48で構成される整流器に接続されている。
オード43〜48のアノード側がそれぞれ接続されてお
り、それらダイオード43〜48のカソード側は、主コ
ンデンサ22の正極側に共通に接続されている。従っ
て、各二次巻線31b〜33bに電圧が誘起されると、そ
の電圧の極性に従ってダイオード43〜48が順バイア
スされ、誘起された電圧の極性によらずに、主コンデン
サ22を充電できるように構成されている。
スイッチ素子37〜42は、制御装置25に接続されて
おり、制御装置25によって導通と遮断が制御されるよ
うに構成されている。
では、上記従来技術のアクティブフィルタ装置124と
同様に、制御装置25が各主スイッチ素子10〜15を
制御し、三相電源1によって主コンデンサ22を充放電
させられるようになっている。
ン2のR相及びT相に挿入されたセンサー4、5が接続
されており、制御装置25が負荷変動を検出すると、下
記のように主スイッチ素子10a〜15a及び副スイッチ
素子37〜42を制御し、負荷変動を吸収するように構
成されている。
っており、1個の主スイッチ素子14aが導通してお
り、インダクタンス素子91に蓄積されたエネルギー
が、R相に供給されている状態を示している。
電源として動作する結果、図中の矢示するように、イン
ダクタンス素子91の正電圧側→R相→負荷3→S相→
インダクタンス素子92→主スイッチ素子14a→ダイオ
ード素子13b→インダクタンス素子91の負電圧側の順
序で電流I1が流れる。
圧が誘起されている側の端子は、主コンデンサ22の負
極側の端子の電圧と略等しくなっている(正確には、主
コンデンサ22の負電圧側の端子よりもダイオード素子
13bの電圧降下分だけ低い電圧になっている)。従っ
て、そのインダクタンス素子91の負電圧側と主コンデ
ンサ22の正極側の間に接続された共振用コンデンサ1
0bは主コンデンサ22と略等しい電圧に充電されてい
る。
と、主コンデンサ22から、図3の符号I2に示す電流
がインダクタンス素子91に供給され始める。
31bに電圧を誘起させ、主コンデンサ22を充電す
る。このアクティブフィルタ装置24では、一次巻線3
1a〜33aと、各一次巻線31a〜33aと磁気結合した
二次巻線31b〜33bとは、巻線比が1:n(1<n)に
されており、従って、一次巻線31a〜33aに生じた起
電力の大きさと、二次巻線31b〜33bに誘起された起
電力の大きさとは、1:nになるようにされている。
その二次巻線31b〜33bは、主コンデンサ22の電圧
にクランプされる。その結果、一次巻線31a〜33a側
は、主コンデンサ22の電圧の1/n倍の電圧でクラン
プされる。
直列接続回路の両端には、副スイッチ素子37の電圧降
下を無視すると、主コンデンサ22の電圧E0が印加さ
れており、従って、共振用チョーク34には、主コンデ
ンサ22の電圧E0から一次巻線31に生じた電圧E0/
nを差し引いた電圧(1−1/n)・E0が印加されるこ
とになる。その結果、電流I2は、共振用チョーク34
のインダクタンス値をLaとすると、(1−1/n)・E0
/La の傾斜に従って増加することになる。
巻線31bと磁気結合した一次巻線31aを設けなかった
場合よりも、E0/nの値の分だけ電流I2の増加率が少
なくなっており、従って、主コンデンサ22の電圧値を
低くしなくても、電流I2をゆっくり増加させることが
できる。
流れる電流波形及び、内部に現れる電圧波形を示す。符
号gは、副スイッチ素子37に流れる電流波形であり、
この電流波形gは共振用チョーク34に流れる電流波形
と共通している。
流れる電流波形であり、この図9では、副スイッチ素子
37が導通し、電流I2が流れ始める時刻が符号t0で示
されている。
増加する。そして、時刻t1に於いて主コンデンサ22
がインダクタンス素子91に流れる電流の全部を供給す
るようになると、電流I1(インダクタンス素子91の正
電圧側→R相→負荷3→S相→インダクタンス素子92
→主スイッチ素子14a→ダイオード素子13b→インダ
クタンス素子91の負電圧側の順序で流れる電流)はゼロ
になる。
ロになった後、逆バイアスされ、図4に示すように、主
コンデンサ22から、共振用チョーク34及びインダク
タンス素子91を介して、負荷3に電流I2が供給され
る。
が流れなくなった後、逆バイアスされるので、リカバリ
ー特性の影響を受けず、また、ダイオード13bに起因
するノイズが発生することもない。
電流I2が流れる共振用チョーク34と、スイッチ装置
10内の共振用コンデンサ10cとの間で共振回路が形
成され、副スイッチ素子37を流れる電流は、図5に示
すように、主コンデンサ22と共振用コンデンサ10c
から供給される電流I3の合計値になる。また、副スイ
ッチ素子37を流れた電流の一部は、コンデンサ13c
を充電し、主コンデンサ22に戻る。
放電すると、インダクタンス素子34に逆起電力が生
じ、インダクタンス素子34に蓄積されたエネルギーに
より、図6の符号I4に示す電流が、主スイッチ素子1
0aに接続されたダイオード素子10bに瞬間的に流れ
る。図9の符号aは主スイッチ素子10aの駆動波形、
符号eは副スイッチ素子37の駆動波形、符号cはその
主スイッチ素子10aの電流波形、符号dは、主スイッ
チ素子10の両端の電圧波形を示している。
る間に主スイッチ素子10aが導通し、主スイッチ素子
10aに順方向の電流が流れ始める(時刻t3)。
する際に、その主スイッチ素子10aに並列接続された
共振用コンデンサ10cが完全に放電しており、両端の
電圧が小さい状態で、主スイッチ素子10aが導通する
から、主スイッチ素子10aの電力損失は小さくなって
いる。
大きくなる時刻t4では、副スイッチ素子37に流れる
電流はゼロになる。その状態で副スイッチ素子37を遮
断させると、副スイッチ素子37には電力損失は生じな
い。
に、主コンデンサ22から主スイッチ素子10aを介し
て、負荷3に電流が供給される。その後、時刻t5で主
スイッチ素子10aを遮断させると、順方向電流が流れ
るに連れ、共振用コンデンサ10cに電流が流れ込み、
主スイッチ素子10aが充電され始め、その両端の電圧
は徐々に上昇する。このため、主スイッチ素子10aの
電圧は徐々に上昇するため、ロスが小さくて済む。
その電圧分だけ、共振用コンデンサ13cが放電する(図
8)。主スイッチ素子10aに流れる電流と両端の電圧
は、それぞれ元の状態に戻る。
された主及び副スイッチ素子10aに、37ついて説明
したが、負極側に接続された主及び副スイッチ素子13
a、40についても、同様に動作し、印加電圧が小さい
状態でオンするようになっている。
相パワーライン2の間には電流センサ7、8が挿入され
ている。制御装置25は、負荷3に流れる電流を三相パ
ワーライン2に接続した電流センサ4、5で検出し、ア
クティブフィルタ装置24が供給又は吸収する電流をイ
ンダクタンス素子91、93側の電流センサ7、8で検出
し、主及び副スイッチ素子10a〜15a、37〜42を
制御し、高調波成分を吸収できるようになっている。
接続された主スイッチ素子10a及び副スイッチ素子3
7について説明したが、S相、T相に接続された主及び
副スイッチ素子11a、12a、14a、15a、38、3
9、41、42についても、同様である。
〜33bに対し、ダイオード43〜48を2個ずつ接続
し、各二次巻線31b〜33bの電圧を全波整流したが、
図10に示すように、各二次巻線31b〜33bを非セン
タータップ型にし、それぞれ4個のダイオード511〜
514、521〜524、531〜534で構成されたダイ
オードブリッジ51〜53を接続し、全波整流して主コ
ンデンサ22を充電するようにしてもよい。
商用電源が供給される場合についても、同様のアクティ
ブフィルタ装置を設けることができる。図11の符号2
4'は、そのアクティブフィルタ装置であり、図2のア
クティブフィルタ装置24と同じ部材には同じ符号を付
してある。
4'は、一次巻線31a〜33aと、各一次巻線31a〜3
3aと磁気結合した二次巻線31b〜33bを設け、二次
巻線31b〜33bに生じた電圧で、主コンデンサ22を
充電するようにしたが、必ずしも一次巻線31a〜33a
及び二次巻線31b〜33bは必要ではない。要するに、
主スイッチ素子に共振用コンデンサを並列接続させ、副
スイッチ装置を導通させると、共振用コンデンサに共振
用チョークが並列接続され、その間に共振電流を流し、
主スイッチ素子両端の電圧が小さい状態で導通させるア
クティブフィルタ装置であればよい。
スイッチ素子が導通又は遮断するときのノイズ発生が少
なくなる。
するための図
置内に流れる電流を説明するための図
クティブフィルタ装置内に流れる電流を説明するための
図
いる状態を説明するための図
れる電流を説明するための図
置内を流れる電流を説明するための図
図
説明するためのタイミングチャート
34…整流器を構成するダイオード素子
Claims (6)
- 【請求項1】主コンデンサと、複数の主スイッチ素子
と、複数のインダクタンス素子と、複数のダイオード素
子とを有し、 前記各主スイッチ素子には、前記ダイオード素子がそれ
ぞれ逆並列接続され、 前記各インダクタンス素子の一端は、前記主スイッチ素
子及び前記ダイオード素子を介して、前記主コンデンサ
の正電圧側と負電圧側とに接続され、 他端が、電源から負荷に電力を供給するパワーラインに
接続されるように構成されたアクティブフィルタ装置で
あって、 制御装置と、複数の共振用チョークと、複数の副スイッ
チ素子と、複数の共振用コンデンサを有し、 前記共振用コンデンサは前記各主スイッチ素子に並列接
続され、 前記各主スイッチ素子と前記各副スイッチ素子は、前記
制御装置で制御されるように接続され、 前記各インダクタンス素子の一端に、前記共振用チョー
クの一端がそれぞれ1個ずつ接続され、各共振用チョー
クの他端は、前記副スイッチ素子を介して、前記主コン
デンサの正電圧側と負電圧側に接続されたことを特徴と
するアクティブフィルタ装置。 - 【請求項2】一次巻線と、該一次巻線と磁気結合した二
次巻線とを有し、 前記副スイッチ素子と前記インダクタンス素子の間に
は、前記一次巻線がそれぞれ挿入され、 前記二次巻線に誘起された電圧で、前記主コンデンサを
充電できるように構成されたことを特徴とする請求項1
記載のアクティブフィルタ。 - 【請求項3】前記二次巻線に現れた電流を全波整流し、
前記主コンデンサを充電するように構成されたことを特
徴とする請求項2記載のアクティブフィルタ。 - 【請求項4】前記二次巻線はセンタータップ型に構成さ
れ、整流器を介して前記主コンデンサに接続されたこと
を特徴とする請求項3記載のアクティブフィルタ。 - 【請求項5】前記二次巻線にはダイオードブリッジ回路
が設けられ、該ダイオードブリッジ回路を介して、前記
主コンデンサを充電できるように構成されたことを特徴
とする請求項3記載のアクティブフィルタ。 - 【請求項6】請求項1乃至請求項5のいずれか1項記載
のアクティブフィルタ装置を制御する制御方法であっ
て、 前記共振用チョークと前記共振用コンデンサの間に共振
電流が流れ、 前記共振用コンデンサの電圧が小さくなったときに、前
記制御装置は前記主スイッチ素子を導通させることを特
徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25524498A JP3993704B2 (ja) | 1998-09-09 | 1998-09-09 | アクティブフィルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25524498A JP3993704B2 (ja) | 1998-09-09 | 1998-09-09 | アクティブフィルタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000092709A true JP2000092709A (ja) | 2000-03-31 |
JP3993704B2 JP3993704B2 (ja) | 2007-10-17 |
Family
ID=17276051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25524498A Expired - Fee Related JP3993704B2 (ja) | 1998-09-09 | 1998-09-09 | アクティブフィルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3993704B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067427A (ja) * | 2006-09-05 | 2008-03-21 | Shindengen Electric Mfg Co Ltd | 電力変換装置 |
JP2020174466A (ja) * | 2019-04-10 | 2020-10-22 | キヤノンメディカルシステムズ株式会社 | X線高電圧装置および力率改善回路 |
-
1998
- 1998-09-09 JP JP25524498A patent/JP3993704B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067427A (ja) * | 2006-09-05 | 2008-03-21 | Shindengen Electric Mfg Co Ltd | 電力変換装置 |
JP2020174466A (ja) * | 2019-04-10 | 2020-10-22 | キヤノンメディカルシステムズ株式会社 | X線高電圧装置および力率改善回路 |
JP7291523B2 (ja) | 2019-04-10 | 2023-06-15 | キヤノンメディカルシステムズ株式会社 | X線高電圧装置および力率改善回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3993704B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833594B2 (en) | System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding | |
JP5065188B2 (ja) | 直列共振型コンバータ | |
US8503199B1 (en) | AC/DC power converter with active rectification and input current shaping | |
US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
Kim et al. | Variable delay time method in the phase-shifted full-bridge converter for reduced power consumption under light load conditions | |
KR100896139B1 (ko) | 고장 내성 전력 공급 장치 | |
JP2004072846A (ja) | 整流装置 | |
JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
US6519164B1 (en) | Single power stage AC/DC forward converter with power switch voltage clamping function | |
JP2022011002A (ja) | 電力回生スナバ回路および電源装置 | |
JP2002233150A (ja) | 共振型dc−dcコンバータ | |
JPH10262380A (ja) | 電流給電装置 | |
JP2002191174A (ja) | 電源装置 | |
JP2012039779A (ja) | 電力変換装置 | |
JPH0435994B2 (ja) | ||
JP2006087284A (ja) | Dc/dcコンバータ | |
JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
JP3993704B2 (ja) | アクティブフィルタ装置 | |
JP3656779B2 (ja) | 直流−直流変換装置 | |
US20020000923A1 (en) | Switching power supply circuit | |
WO2011161728A1 (ja) | スイッチング電源装置およびこれを用いた電源システム、電子装置 | |
JP4096696B2 (ja) | 整流装置 | |
KR101656021B1 (ko) | 직렬공진형 컨버터 | |
JPH01295675A (ja) | 直流電源装置用スナバ回路 | |
JP4365942B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |