JP2000091271A - 電子回路製造方法 - Google Patents
電子回路製造方法Info
- Publication number
- JP2000091271A JP2000091271A JP11148604A JP14860499A JP2000091271A JP 2000091271 A JP2000091271 A JP 2000091271A JP 11148604 A JP11148604 A JP 11148604A JP 14860499 A JP14860499 A JP 14860499A JP 2000091271 A JP2000091271 A JP 2000091271A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- microstructure
- substrate
- metal thin
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 74
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052802 copper Inorganic materials 0.000 claims abstract description 69
- 239000010949 copper Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002245 particle Substances 0.000 claims abstract description 27
- 239000010419 fine particle Substances 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 238000002441 X-ray diffraction Methods 0.000 abstract description 11
- 238000007747 plating Methods 0.000 description 16
- 150000002739 metals Chemical class 0.000 description 7
- 238000011534 incubation Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001887 electron backscatter diffraction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012520 frozen sample Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 bulk copper Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001483 high-temperature X-ray diffraction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12431—Foil or filament smaller than 6 mils
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 基板に堆積された後の薄膜の粒子構造の成長
を制御して電子回路を製造する方法を得る。 【解決手段】 本発明は、異なるミクロ構造を有する金
属薄膜を基板上に堆積する方法を提供する。この方法
は、ミクロ構造における粒子成長を制御し、次のステッ
プを含むものである。（ａ）金属薄膜が基板上に堆積さ
れて微細粒子のミクロ構造を有する薄膜を形成する。
（ｂ）この金属薄膜は７０−１００℃で少なくとも５分
間加熱され、微細粒子のミクロ構造を安定で大きな粒子
のミクロ構造に変化させる。大きな粒子のミクロ構造を
有する電気めっきされた銅薄膜のＸ線回折の結果が図２
である。
を制御して電子回路を製造する方法を得る。 【解決手段】 本発明は、異なるミクロ構造を有する金
属薄膜を基板上に堆積する方法を提供する。この方法
は、ミクロ構造における粒子成長を制御し、次のステッ
プを含むものである。（ａ）金属薄膜が基板上に堆積さ
れて微細粒子のミクロ構造を有する薄膜を形成する。
（ｂ）この金属薄膜は７０−１００℃で少なくとも５分
間加熱され、微細粒子のミクロ構造を安定で大きな粒子
のミクロ構造に変化させる。大きな粒子のミクロ構造を
有する電気めっきされた銅薄膜のＸ線回折の結果が図２
である。
Description
【０００１】
【発明の属する技術分野】この発明は基板に薄膜堆積を
形成して電子回路を製造する方法に関するものであり、
特に、基板に堆積された後の薄膜の粒子構造の成長を制
御して電子回路を製造する方法に関するものである。
形成して電子回路を製造する方法に関するものであり、
特に、基板に堆積された後の薄膜の粒子構造の成長を制
御して電子回路を製造する方法に関するものである。
【０００２】
【従来の技術】超ＬＳＩ回路装置の製造において、実に
様々な薄膜が使用される。これらの薄膜は、基板上に熱
的に成長させあるいは堆積させることができる。薄膜は
金属、半導体あるいは絶縁体も可能である。
様々な薄膜が使用される。これらの薄膜は、基板上に熱
的に成長させあるいは堆積させることができる。薄膜は
金属、半導体あるいは絶縁体も可能である。
【０００３】基板に薄膜を堆積させるには、いくつかの
技術がある。その内の一つは、真空室内においてなされ
ることが可能であり、物理的真空堆積あるいはスパッタ
リングとして知られている。他の技術は浴（bath）内で
行うことができ、電気めっきとして知られている。
技術がある。その内の一つは、真空室内においてなされ
ることが可能であり、物理的真空堆積あるいはスパッタ
リングとして知られている。他の技術は浴（bath）内で
行うことができ、電気めっきとして知られている。
【０００４】スパッタ堆積された銅薄膜の堆積状態のミ
クロ構造は、室温において時間の関数として変化する特
徴があることが知られている。この現象は、J.W.Patten
らにより、”Room Tempreture Recrystallization in T
hick Bias Sputtered CopperDeposits," Journal of Ap
plied Physics, vol. 42, NO. 11, pages 4371-77(Octo
ber 1971)に記載されている。
クロ構造は、室温において時間の関数として変化する特
徴があることが知られている。この現象は、J.W.Patten
らにより、”Room Tempreture Recrystallization in T
hick Bias Sputtered CopperDeposits," Journal of Ap
plied Physics, vol. 42, NO. 11, pages 4371-77(Octo
ber 1971)に記載されている。
【０００５】それによると、電気めっきされた銅の場
合、めっき状態の銅は微細粒子のミクロ構造を有してお
り、平均の微結晶サイズは、１００ナノメータ以下であ
る。めっき状態の薄膜におけるこのミクロ構造の検査は
確立されており、後方散乱キクチ回折（ＢＫＤ）を使用
する。室温に置かれた場合、微細粒子のミクロ構造にお
いて８−１０時間の間変化は見られない。この時間は潜
伏期として知られる。この潜伏期の後、次の１０−２０
時間の間に粒子の成長が見られ、ミクロ構造は平衡構造
を有する見かけの安定状態に達する。
合、めっき状態の銅は微細粒子のミクロ構造を有してお
り、平均の微結晶サイズは、１００ナノメータ以下であ
る。めっき状態の薄膜におけるこのミクロ構造の検査は
確立されており、後方散乱キクチ回折（ＢＫＤ）を使用
する。室温に置かれた場合、微細粒子のミクロ構造にお
いて８−１０時間の間変化は見られない。この時間は潜
伏期として知られる。この潜伏期の後、次の１０−２０
時間の間に粒子の成長が見られ、ミクロ構造は平衡構造
を有する見かけの安定状態に達する。
【０００６】銅の微細粒子のミクロ構造を利用するため
には、いくつかの不可欠なプロセスを銅めっきのあとの
２０時間内に行わなければならない。これは、例えば堆
積状態の基板が週末の間棚に置かれうるような製造環境
においては、満たすのが難しい要求である。
には、いくつかの不可欠なプロセスを銅めっきのあとの
２０時間内に行わなければならない。これは、例えば堆
積状態の基板が週末の間棚に置かれうるような製造環境
においては、満たすのが難しい要求である。
【０００７】銅のミクロ構造における粒子成長は、銅を
高温に熱することにより、数分の間で達成され得ること
も知られている。金属を熱してそのミクロ構造を変化さ
せることは、確立された金属加工の方法である。しか
し、バルクの銅のような金属の場合、そのミクロ構造内
で相応の変化をみるには、少なくとも３５０℃以上の比
較的高い温度が必要とされると信じられている。このこ
とは、”Metals Handbook”,Vol.4, pages 719-28(9th
ed., American Society for Metals, Metal Park, Ohi
o,1981)に記載されている。
高温に熱することにより、数分の間で達成され得ること
も知られている。金属を熱してそのミクロ構造を変化さ
せることは、確立された金属加工の方法である。しか
し、バルクの銅のような金属の場合、そのミクロ構造内
で相応の変化をみるには、少なくとも３５０℃以上の比
較的高い温度が必要とされると信じられている。このこ
とは、”Metals Handbook”,Vol.4, pages 719-28(9th
ed., American Society for Metals, Metal Park, Ohi
o,1981)に記載されている。
【０００８】いくつかの半導体製造業者は、アルミの相
互接続金属被覆を銅配線に置き換えている。これは、銅
が優れた電気導電性と電気移動性を有するからである。
いくつかの堆積技術が可能であり、その内の一つが電気
めっきである。電気めっきにはいくつかの利点がある。
トレンチを埋める特性に優れており、作り出される銅薄
膜は残留応力がほとんどゼロである。
互接続金属被覆を銅配線に置き換えている。これは、銅
が優れた電気導電性と電気移動性を有するからである。
いくつかの堆積技術が可能であり、その内の一つが電気
めっきである。電気めっきにはいくつかの利点がある。
トレンチを埋める特性に優れており、作り出される銅薄
膜は残留応力がほとんどゼロである。
【０００９】
【発明が解決しようとする課題】電気めっき銅による相
互接続は、パワー供給と信号伝達の双方のために、マル
チ・チップ・モジュールにおいて使用することができ
る。より複雑な構造においては、多層配線が必要とされ
る場合がある。これらの多層配線層の製造はこの技術分
野においてよく知られている。めっきされた銅の粒子構
造は臨界的である。めっきされた銅が微細粒子のミクロ
構造を有する場合は、エッチングの結果はなめらかな表
面になるが、めっきされた銅が大きい粒子のミクロ構造
を有する場合は、エッチングの結果は粗い表面になる。
表面が粗いと、配線の上に堆積されたポリイミド層の厚
さを正確に測ることができなくなるという欠点がある。
互接続は、パワー供給と信号伝達の双方のために、マル
チ・チップ・モジュールにおいて使用することができ
る。より複雑な構造においては、多層配線が必要とされ
る場合がある。これらの多層配線層の製造はこの技術分
野においてよく知られている。めっきされた銅の粒子構
造は臨界的である。めっきされた銅が微細粒子のミクロ
構造を有する場合は、エッチングの結果はなめらかな表
面になるが、めっきされた銅が大きい粒子のミクロ構造
を有する場合は、エッチングの結果は粗い表面になる。
表面が粗いと、配線の上に堆積されたポリイミド層の厚
さを正確に測ることができなくなるという欠点がある。
【００１０】従来の方法により薄膜を基板上に堆積する
ことの欠点から、薄膜が基板上に堆積された後に金属薄
膜の粒子構造の成長を制御することができる方法が必要
とされていることがわかる。
ことの欠点から、薄膜が基板上に堆積された後に金属薄
膜の粒子構造の成長を制御することができる方法が必要
とされていることがわかる。
【００１１】
【課題を解決するための手段】上記その他の目的を達成
するために、本発明は、異なるミクロ構造を有する金属
薄膜を基板上に堆積する方法を提供する。この方法は、
ミクロ構造における粒子成長を制御し、次のステップを
含むものである。（ａ）金属薄膜が基板上に堆積されて
微細粒子のミクロ構造を有する薄膜を形成する。（ｂ）
この金属薄膜は７０−１００℃で少なくとも５分間加熱
され、微細粒子のミクロ構造を安定で大きな粒子のミク
ロ構造に変化させる。
するために、本発明は、異なるミクロ構造を有する金属
薄膜を基板上に堆積する方法を提供する。この方法は、
ミクロ構造における粒子成長を制御し、次のステップを
含むものである。（ａ）金属薄膜が基板上に堆積されて
微細粒子のミクロ構造を有する薄膜を形成する。（ｂ）
この金属薄膜は７０−１００℃で少なくとも５分間加熱
され、微細粒子のミクロ構造を安定で大きな粒子のミク
ロ構造に変化させる。
【００１２】他の実施形態において、金属薄膜は（ａ）
のステップにおける堆積の後に、−２０℃以下の温度に
冷却され、微細粒子のミクロ構造が安定化して、冷却期
間の間、粒子成長が抑えられる。
のステップにおける堆積の後に、−２０℃以下の温度に
冷却され、微細粒子のミクロ構造が安定化して、冷却期
間の間、粒子成長が抑えられる。
【００１３】これまで説明及び以下の説明も、本発明を
限定することを意図したものではないことは言うまでも
ない。
限定することを意図したものではないことは言うまでも
ない。
【００１４】
【発明の実施の形態】電気めっきされた銅薄膜は、めっ
き浴からすぐに取り出された場合に、特徴的なミクロ構
造を持つ。このミクロ構造は、以下、Ａタイプミクロ構
造と呼ぶ。このＡタイプミクロ構造は、微細粒子であ
り、平均微結晶サイズは１００ナノメートル以下であ
る。めっき状態の薄膜における微細粒子構造の検査は確
立されており、後方散乱キクチ回折（ＢＫＤ）を使用す
る。
き浴からすぐに取り出された場合に、特徴的なミクロ構
造を持つ。このミクロ構造は、以下、Ａタイプミクロ構
造と呼ぶ。このＡタイプミクロ構造は、微細粒子であ
り、平均微結晶サイズは１００ナノメートル以下であ
る。めっき状態の薄膜における微細粒子構造の検査は確
立されており、後方散乱キクチ回折（ＢＫＤ）を使用す
る。
【００１５】８−１０時間の間は、構造に変化は見られ
ない。この時間は潜伏期と言われる。この潜伏期の後、
粒子成長が次の１０−２０時間の間に見られ、ミクロ構
造は見かけの平衡構造、あるいは安定状態に達する。こ
の新しいミクロ構造を、以下、Ｂタイプミクロ構造と呼
ぶ。Ｂタイプミクロ構造は大きな粒子を有し、平均微結
晶サイズは１０００ナノメートル以上である。
ない。この時間は潜伏期と言われる。この潜伏期の後、
粒子成長が次の１０−２０時間の間に見られ、ミクロ構
造は見かけの平衡構造、あるいは安定状態に達する。こ
の新しいミクロ構造を、以下、Ｂタイプミクロ構造と呼
ぶ。Ｂタイプミクロ構造は大きな粒子を有し、平均微結
晶サイズは１０００ナノメートル以上である。
【００１６】Ａタイプの銅が室温（約２５℃）に少なく
とも２４時間置かれつづけると、Ｂタイプの銅に変化す
るだろう。Ｂタイプの銅は室温において、より長い時間
（３０日以上）、ミクロ構造に変化を見せない。
とも２４時間置かれつづけると、Ｂタイプの銅に変化す
るだろう。Ｂタイプの銅は室温において、より長い時間
（３０日以上）、ミクロ構造に変化を見せない。
【００１７】Ａタイプミクロ構造を有する電気めっきさ
れた銅薄膜とＢタイプミクロ構造を有する電気めっきさ
れた銅薄膜のＸ線回折の結果が、図１と図２にそれぞれ
示されている。図１におけるスキャンは、めっき浴から
銅薄膜を取り出した３０分後に行われた。図２における
スキャンは、めっき浴から取り出した約４５時間後に行
われた。銅薄膜は実験中はずっと室温に置かれた。
れた銅薄膜とＢタイプミクロ構造を有する電気めっきさ
れた銅薄膜のＸ線回折の結果が、図１と図２にそれぞれ
示されている。図１におけるスキャンは、めっき浴から
銅薄膜を取り出した３０分後に行われた。図２における
スキャンは、めっき浴から取り出した約４５時間後に行
われた。銅薄膜は実験中はずっと室温に置かれた。
【００１８】図に示されるように、Ａタイプミクロ構造
は大きなコヒーレント回折領域によって特徴づけられ、
非常に広いピークを有するＸ線回折パターンを有する。
Ｂタイプミクロ構造は、Ａタイプミクロ構造と比較し
て、狭いピークのＸ線回折パターンを有する。多結晶物
質の特性分析に使用されるＸ線回折の良い参考文献は、
B.D.Cullity, "Elements of X-Ray Diffraction," page
s 281-323 ( 2d ed., Addison-Wesey, Reading, Massac
husetts, 1978)である。
は大きなコヒーレント回折領域によって特徴づけられ、
非常に広いピークを有するＸ線回折パターンを有する。
Ｂタイプミクロ構造は、Ａタイプミクロ構造と比較し
て、狭いピークのＸ線回折パターンを有する。多結晶物
質の特性分析に使用されるＸ線回折の良い参考文献は、
B.D.Cullity, "Elements of X-Ray Diffraction," page
s 281-323 ( 2d ed., Addison-Wesey, Reading, Massac
husetts, 1978)である。
【００１９】タイプＡからタイプＢの銅への変化の開始
は、銅を−２０℃あるいはそれ以下の温度の制御された
環境におくことにより、より長い時間（少なくとも９２
時間）遅らせることができる。さらには、タイプＡから
タイプＢの銅への変化は、銅を低温（６０℃以上１００
℃以下）で加熱することにより数分の間に行うことがで
きる。
は、銅を−２０℃あるいはそれ以下の温度の制御された
環境におくことにより、より長い時間（少なくとも９２
時間）遅らせることができる。さらには、タイプＡから
タイプＢの銅への変化は、銅を低温（６０℃以上１００
℃以下）で加熱することにより数分の間に行うことがで
きる。
【００２０】めっきされた銅薄膜が、タイプＡからタイ
プＢに、このように速く変化することは、予期し得ない
ことであった。先述したように、バルク銅のような金属
は少なくとも３５０℃に加熱しなければ、そのミクロ構
造に相応の変化が得られないと考えられていたからであ
る。
プＢに、このように速く変化することは、予期し得ない
ことであった。先述したように、バルク銅のような金属
は少なくとも３５０℃に加熱しなければ、そのミクロ構
造に相応の変化が得られないと考えられていたからであ
る。
【００２１】その位置での（in-situ）高温Ｘ線回折技
術を用いて、タイプＡからタイプＢの銅への変化の割合
を計測した。以下の表１は、前もって２５〜６０℃まで
の様々な温度に加熱されためっき銅が、室温で変化を終
えるまでの時間を示すものである。
術を用いて、タイプＡからタイプＢの銅への変化の割合
を計測した。以下の表１は、前もって２５〜６０℃まで
の様々な温度に加熱されためっき銅が、室温で変化を終
えるまでの時間を示すものである。
【００２２】 表 １ ＡタイプからＢタイプへの銅の変化 保持温度（℃） 変化が完了するまでの時間（時間） ２５ ３０ ４０ ３．５ ５０ １．２ ６０ ０．１９
【００２３】J.W. Pattenらによれば、スパッタ堆積さ
れた銅の抵抗は銅が室温に維持される間に、時間の関数
として変化する。そのため、抵抗値は銅の変化を監視す
るものとして、Ｘ線回折の代わりに使用することができ
る。図３はブランケット銅薄膜の面積抵抗の変化を示し
た略図である。グラフに最初にプロットされている高抵
抗状態は、Ａタイプミクロ構造に相当する。一定時間の
あと、抵抗は小さくなり、最終的な安定状態に達する。
これはＢタイプミクロ構造に相当する。最終的な安定状
態に達するのに要する時間は、変化が起こる前の時間
（潜伏期）と同様に、堆積技術や、銅薄膜の厚さ、そし
て銅薄膜が堆積の後に置かれる温度といった要素に依存
する。
れた銅の抵抗は銅が室温に維持される間に、時間の関数
として変化する。そのため、抵抗値は銅の変化を監視す
るものとして、Ｘ線回折の代わりに使用することができ
る。図３はブランケット銅薄膜の面積抵抗の変化を示し
た略図である。グラフに最初にプロットされている高抵
抗状態は、Ａタイプミクロ構造に相当する。一定時間の
あと、抵抗は小さくなり、最終的な安定状態に達する。
これはＢタイプミクロ構造に相当する。最終的な安定状
態に達するのに要する時間は、変化が起こる前の時間
（潜伏期）と同様に、堆積技術や、銅薄膜の厚さ、そし
て銅薄膜が堆積の後に置かれる温度といった要素に依存
する。
【００２４】もちろん、配線を作る場合には、チップや
チップキャリアにおいて、低抵抗のめっき銅を使用する
ことが望ましい。これは、抵抗は銅配線の動作にとって
臨界的なものだからである。さらに、めっき状態の銅薄
膜において特定の抵抗を得るためには、銅が固定面積抵
抗を持つようにめっきすることが望ましい場合もある。
チップキャリアにおいて、低抵抗のめっき銅を使用する
ことが望ましい。これは、抵抗は銅配線の動作にとって
臨界的なものだからである。さらに、めっき状態の銅薄
膜において特定の抵抗を得るためには、銅が固定面積抵
抗を持つようにめっきすることが望ましい場合もある。
【００２５】堆積状態の銅薄膜がＡタイプからＢタイプ
への変化を終える時間は、（表１に示すように）劇的に
短くすることが可能であり、その結果、めっきされた銅
薄膜の面積抵抗が小さくなる時間についても同様である
ことが理解される。
への変化を終える時間は、（表１に示すように）劇的に
短くすることが可能であり、その結果、めっきされた銅
薄膜の面積抵抗が小さくなる時間についても同様である
ことが理解される。
【００２６】以上のように、最初の堆積状態の銅薄膜よ
りも低い面積抵抗を持ち、安定で大きい粒子のミクロ構
造（Ｂタイプ）を製造する方法が見出された。好ましい
形態では、基板を銅めっきのすぐ後に洗う工程が含まれ
る。この洗浄工程は、５分以上、少なくとも７０℃以上
だが１００℃以上ではない熱い脱イオン水を用いて行わ
れる。これは、粒子成長が純粋に運動過程（kinetic pr
ocess）であることによるものである。
りも低い面積抵抗を持ち、安定で大きい粒子のミクロ構
造（Ｂタイプ）を製造する方法が見出された。好ましい
形態では、基板を銅めっきのすぐ後に洗う工程が含まれ
る。この洗浄工程は、５分以上、少なくとも７０℃以上
だが１００℃以上ではない熱い脱イオン水を用いて行わ
れる。これは、粒子成長が純粋に運動過程（kinetic pr
ocess）であることによるものである。
【００２７】このプロセスは、実験において良い結果を
生むことが確かめられた。直径１００ｍｍのウェハに５
ミクロンの銅をめっきしたものの場合、７０℃の脱イオ
ン水を用いて洗浄すると大きい粒子の平衡状態（Ｂタイ
プ）が得られた。
生むことが確かめられた。直径１００ｍｍのウェハに５
ミクロンの銅をめっきしたものの場合、７０℃の脱イオ
ン水を用いて洗浄すると大きい粒子の平衡状態（Ｂタイ
プ）が得られた。
【００２８】他の様々なアプローチが試された。例え
ば、（１）めっきの後に炉内アニールを行い、（２）他
の付加物を基板にめっきしたりした。めっき後に炉内ア
ニールすることは成功であった。しかし、上記の好まし
い形態のほうが、めっきアセンブリ・ラインにすぐに統
合できる点において、炉内アニールよりも優れたものあ
る。
ば、（１）めっきの後に炉内アニールを行い、（２）他
の付加物を基板にめっきしたりした。めっき後に炉内ア
ニールすることは成功であった。しかし、上記の好まし
い形態のほうが、めっきアセンブリ・ラインにすぐに統
合できる点において、炉内アニールよりも優れたものあ
る。
【００２９】以上のように、好ましい形態により、Ａタ
イプミクロ構造からＢタイプミクロ構造への変化を加速
するアプローチを得ることができる。この加速は、めっ
きされた基板を１００℃以下の温度で加熱することによ
り得られる。加速の度合いは、選択された温度に依存す
る。例えば、電気めっきされた銅薄膜が７０℃に維持さ
れた脱イオン水のタンクの中に、少なくとも５分間置か
れた場合、Ａタイプミクロ構造からＢタイプミクロ構造
へ変化するだろう。
イプミクロ構造からＢタイプミクロ構造への変化を加速
するアプローチを得ることができる。この加速は、めっ
きされた基板を１００℃以下の温度で加熱することによ
り得られる。加速の度合いは、選択された温度に依存す
る。例えば、電気めっきされた銅薄膜が７０℃に維持さ
れた脱イオン水のタンクの中に、少なくとも５分間置か
れた場合、Ａタイプミクロ構造からＢタイプミクロ構造
へ変化するだろう。
【００３０】炉内アニールも、Ａタイプのミクロ構造か
らＢタイプのミクロ構造への変化を加速することができ
るプロセスであることが理解される。繰り返すが、この
加速はめっき状態の基板を炉中で１００℃以下の温度で
加熱することにより達成される。加速の度合いは、選択
された温度に依存する。例えば、電気めっきされた銅薄
膜が７０℃に維持された炉中に、少なくとも５分間置か
れた場合、Ａタイプミクロ構造からＢタイプミクロ構造
へ変化するだろう。
らＢタイプのミクロ構造への変化を加速することができ
るプロセスであることが理解される。繰り返すが、この
加速はめっき状態の基板を炉中で１００℃以下の温度で
加熱することにより達成される。加速の度合いは、選択
された温度に依存する。例えば、電気めっきされた銅薄
膜が７０℃に維持された炉中に、少なくとも５分間置か
れた場合、Ａタイプミクロ構造からＢタイプミクロ構造
へ変化するだろう。
【００３１】さらに、めっきされた金属における粒子の
成長は運動により引き起こされると思われるので、粒子
成長を遅らせあるいは抑える方法が見出された。言葉を
変えれば、Ａタイプのめっき薄膜の変化の開始を遅らせ
あるいは抑制する方法が見出された。この方法は、堆積
状態の金属薄膜を室温以下の温度に維持することにより
達成することができる。遅れの度合いは選択された温度
に依存する。例えば、銅金属を−２０℃に維持すること
により、変化の開始を少なくとも３０日の期間遅らせる
ことができるだろう。
成長は運動により引き起こされると思われるので、粒子
成長を遅らせあるいは抑える方法が見出された。言葉を
変えれば、Ａタイプのめっき薄膜の変化の開始を遅らせ
あるいは抑制する方法が見出された。この方法は、堆積
状態の金属薄膜を室温以下の温度に維持することにより
達成することができる。遅れの度合いは選択された温度
に依存する。例えば、銅金属を−２０℃に維持すること
により、変化の開始を少なくとも３０日の期間遅らせる
ことができるだろう。
【００３２】前記のプロセスは、基板における電気めっ
きされた銅による相互接続や配線を形成する方法におい
て有効であることがわかった。すでに述べたように、め
っきされた銅の粒子構造は、エッチング・プロセスの
間、臨界的な影響を与える。めっきされた銅が微細粒子
のミクロ構造を有する場合、エッチングの結果は滑らか
な表面になる。しかし。めっきされた銅が大きな粒子の
ミクロ構造を有する場合、エッチングの結果は粗い表面
になる。この粗い表面により問題が生ずる。
きされた銅による相互接続や配線を形成する方法におい
て有効であることがわかった。すでに述べたように、め
っきされた銅の粒子構造は、エッチング・プロセスの
間、臨界的な影響を与える。めっきされた銅が微細粒子
のミクロ構造を有する場合、エッチングの結果は滑らか
な表面になる。しかし。めっきされた銅が大きな粒子の
ミクロ構造を有する場合、エッチングの結果は粗い表面
になる。この粗い表面により問題が生ずる。
【００３３】銅の表面が粗くなるのは、室温での粒子成
長によるものであると考えられる。粒子成長の結果、表
面に対して結晶学的に異なる面を持つ銅の大きな粒子が
作られる。これらの面は、エッチング過程の間に異なる
割合でエッチングされ得るので、その結果、銅の表面が
粗くなる。この粗い銅によりエッチ・ピットが形成され
うる。このエッチ・ピットは、後に堆積される金属との
望ましくない金属界面微細構造を助長する。エッチ・ピ
ットは、工程上発生する埃塵をトラップしやすいので、
金属への、あるいは金属を介した界面も汚しやすい。こ
の界面は熱的サイクルの後に電気的に開となりうるの
で、その結果、低い製造歩留まりやフィールド内信頼性
の問題を起こしうる。
長によるものであると考えられる。粒子成長の結果、表
面に対して結晶学的に異なる面を持つ銅の大きな粒子が
作られる。これらの面は、エッチング過程の間に異なる
割合でエッチングされ得るので、その結果、銅の表面が
粗くなる。この粗い銅によりエッチ・ピットが形成され
うる。このエッチ・ピットは、後に堆積される金属との
望ましくない金属界面微細構造を助長する。エッチ・ピ
ットは、工程上発生する埃塵をトラップしやすいので、
金属への、あるいは金属を介した界面も汚しやすい。こ
の界面は熱的サイクルの後に電気的に開となりうるの
で、その結果、低い製造歩留まりやフィールド内信頼性
の問題を起こしうる。
【００３４】エッチングがめっきの後すぐに行われた場
合、その結果得られる銅は滑らかな表面テクスチャを有
することが認められた。そのような表面は、その上の層
のポリイミドの厚さを正確に測ることを可能とし、接続
部とのよい金属接合を形成する。しかし、製造上の観点
から、エッチングはすぐには行うことができない。２４
時間が最小限の時間であり、通常の製造条件において
は、７２時間（週末の）が必要とされる。
合、その結果得られる銅は滑らかな表面テクスチャを有
することが認められた。そのような表面は、その上の層
のポリイミドの厚さを正確に測ることを可能とし、接続
部とのよい金属接合を形成する。しかし、製造上の観点
から、エッチングはすぐには行うことができない。２４
時間が最小限の時間であり、通常の製造条件において
は、７２時間（週末の）が必要とされる。
【００３５】そのため、均一な特性と作用を得るため
に、次のプロセスの前において銅のミクロ構造を安定化
させておくことが好ましい。このような効果を得る方法
は、めっきのすぐ後から製造ラインが金属層をエッチン
グできる準備が整うまで、基板を冷却しておくことであ
る。
に、次のプロセスの前において銅のミクロ構造を安定化
させておくことが好ましい。このような効果を得る方法
は、めっきのすぐ後から製造ラインが金属層をエッチン
グできる準備が整うまで、基板を冷却しておくことであ
る。
【００３６】以下のような実験を行った。１００ｍｍの
シリコン・ウェハ上に２００ナノメートル以下の厚さで
あるシード（seed）層を形成し、基板銅めっき装置を用
いて、５ミクロンの厚さを有する銅薄膜をその上にめっ
きをした。ウェハはめっきされた後すぐに４分割され
た。その一つは、制御されたサンプルとして使用され、
２４時間の間、室温に維持された。他の３つは商用のフ
リーザに入れられ、−２０℃に維持された。フリーザに
置かれた３つのサンプルは２４時間のインターバルをお
いて、フリーザから取り出された。Ｘ線回折の結果か
ら、室温に制御されたサンプルはＢタイプミクロ構造を
有し、３つの冷凍されたサンプルはＡタイプミクロ構造
を有していた。冷凍されたサンプルに、粒子の成長は見
られなかった。従って、製造あるいは組み立てラインが
エッチングを行う準備が整うまで、堆積状態の金属薄膜
を−２０℃以下の温度に維持することにより、エッチン
グ前にＡタイプのミクロ構造が変化を開始することを防
ぐことが可能となる。
シリコン・ウェハ上に２００ナノメートル以下の厚さで
あるシード（seed）層を形成し、基板銅めっき装置を用
いて、５ミクロンの厚さを有する銅薄膜をその上にめっ
きをした。ウェハはめっきされた後すぐに４分割され
た。その一つは、制御されたサンプルとして使用され、
２４時間の間、室温に維持された。他の３つは商用のフ
リーザに入れられ、−２０℃に維持された。フリーザに
置かれた３つのサンプルは２４時間のインターバルをお
いて、フリーザから取り出された。Ｘ線回折の結果か
ら、室温に制御されたサンプルはＢタイプミクロ構造を
有し、３つの冷凍されたサンプルはＡタイプミクロ構造
を有していた。冷凍されたサンプルに、粒子の成長は見
られなかった。従って、製造あるいは組み立てラインが
エッチングを行う準備が整うまで、堆積状態の金属薄膜
を−２０℃以下の温度に維持することにより、エッチン
グ前にＡタイプのミクロ構造が変化を開始することを防
ぐことが可能となる。
【００３７】本実施形態の他の方法により、以後Ｃタイ
プのミクロ構造と呼ぶ中間のミクロ構造を得ることが可
能となる。Ｃタイプのミクロ構造は、Ａタイプのミクロ
構造よりも大きいが、Ｂタイプのミクロ構造よりも小さ
い粒子サイズを有することが理解できるだろう。
プのミクロ構造と呼ぶ中間のミクロ構造を得ることが可
能となる。Ｃタイプのミクロ構造は、Ａタイプのミクロ
構造よりも大きいが、Ｂタイプのミクロ構造よりも小さ
い粒子サイズを有することが理解できるだろう。
【００３８】Ｃタイプのミクロ構造は、２つの過程によ
り得ることができる。この方法のステップ１は、Ｘ線回
折や面積抵抗測定のように、温度に依存しない技術によ
りミクロ構造の変化を監視しながら、１００℃以下の温
度で堆積状態の金属薄膜を加熱することである。一旦求
められる構造が得られると、ステップ２が行われる。ス
テップ２は、部分的に変化した金属薄膜を、すぐに−２
０℃以下の温度に下げることである。エッチングのよう
なアセンブリの次の工程の準備が整うまで、薄膜をフリ
ーザに入れておいてもよい。
り得ることができる。この方法のステップ１は、Ｘ線回
折や面積抵抗測定のように、温度に依存しない技術によ
りミクロ構造の変化を監視しながら、１００℃以下の温
度で堆積状態の金属薄膜を加熱することである。一旦求
められる構造が得られると、ステップ２が行われる。ス
テップ２は、部分的に変化した金属薄膜を、すぐに−２
０℃以下の温度に下げることである。エッチングのよう
なアセンブリの次の工程の準備が整うまで、薄膜をフリ
ーザに入れておいてもよい。
【００３９】尚、本実施の形態においては銅を使用した
が、金や全てのＩＢ群の金属等、銅以外の金属を用いて
もよい。又、金属薄膜のどのような堆積方法にも適用す
ることができる。例えば、浴内の電気めっき技術や真空
槽でのスパッタリング技術を用いた堆積に適用すること
が可能である。まとめとして、本発明について以下に記
載する。
が、金や全てのＩＢ群の金属等、銅以外の金属を用いて
もよい。又、金属薄膜のどのような堆積方法にも適用す
ることができる。例えば、浴内の電気めっき技術や真空
槽でのスパッタリング技術を用いた堆積に適用すること
が可能である。まとめとして、本発明について以下に記
載する。
【００４０】（ａ） 基板上に堆積された金属薄膜を有
する電子回路を製造する方法であって、前記金属薄膜を
基板に堆積し、微細粒子のミクロ構造を有する薄膜を形
成する、堆積ステップと、前記金属薄膜を７０−１００
℃の温度域において少なくとも５分間加熱し、前記微細
粒子のミクロ構造を、安定で前記微細粒子よりも大きな
粒子のミクロ構造に変化させる、加熱ステップと、を有
する、電子回路製造方法。 （ｂ） 基板上に堆積された金属薄膜を有する電子回路
を製造する方法であって、前記金属薄膜を基板に堆積
し、微細粒子のミクロ構造を有する薄膜を形成する、堆
積ステップと、前記微細粒子のミクロ構造が安定化して
粒子成長を行わないように、前記金属薄膜を−２０℃以
下の温度で保持する、保持ステップと、を有する、電子
回路製造方法。 （ｃ） 基板上に堆積された金属薄膜を有する電子回路
を製造する方法であって、前記金属薄膜を基板に堆積
し、微細粒子のミクロ構造を有する薄膜を形成する、堆
積ステップと、前記微細粒子のミクロ構造を監視しなが
ら前記金属薄膜を加熱する、加熱ステップと、前記微細
粒子のミクロ構造が第２の粒子タイプを有する第２のミ
クロ構造に変化したときに加熱を止める、加熱停止ステ
ップと、前記第２のミクロ構造が安定化するように、前
記第２のミクロ構造を−２０℃以下の温度に冷却する、
冷却ステップと、を有する電子回路製造方法。 （ｄ） 基板上に多層配線を有する電子回路の製造方法
において、前記基板上にシード（seed）層を堆積する、
シード（seed）層堆積ステップと、金属薄膜を前記シー
ド層に堆積し、微細粒子のミクロ構造を有する薄膜を形
成する、金属薄膜堆積ステップと、前記金属薄膜を−２
０℃以下の温度で保持する、保持ステップと、前記微細
粒子のミクロ構造が安定化して粒子成長を行わないよう
に、前記金属薄膜を前記保持ステップの後すぐにエッチ
ングする、エッチングステップと、を有する、電子回路
製造方法。 （ｅ） 前記加熱ステップはさらに、前記金属薄膜を７
０−１００℃の温度域を有する脱イオン溶液に浸す、浸
しステップを有することを特徴とする、（ａ）又は
（ｃ）に記載の電子回路製造方法。 （ｆ） 前記加熱ステップはさらに、７０−１００℃の
温度域を有する炉の中に設置する、炉内設置ステップを
有することを特徴とする、（ａ）又は（ｃ）に記載の電
子回路製造方法。 （ｇ） 前記堆積ステップは、前記金属薄膜を基板に電
気めっきすることにより堆積することを特徴とする、
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）又は（ｆ）に
記載の電子回路製造方法。 （ｈ） 前記金属薄膜は、銅もしくは金であることを特
徴とする（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）又は（ｇ）に記載の電子回路製造方法。
する電子回路を製造する方法であって、前記金属薄膜を
基板に堆積し、微細粒子のミクロ構造を有する薄膜を形
成する、堆積ステップと、前記金属薄膜を７０−１００
℃の温度域において少なくとも５分間加熱し、前記微細
粒子のミクロ構造を、安定で前記微細粒子よりも大きな
粒子のミクロ構造に変化させる、加熱ステップと、を有
する、電子回路製造方法。 （ｂ） 基板上に堆積された金属薄膜を有する電子回路
を製造する方法であって、前記金属薄膜を基板に堆積
し、微細粒子のミクロ構造を有する薄膜を形成する、堆
積ステップと、前記微細粒子のミクロ構造が安定化して
粒子成長を行わないように、前記金属薄膜を−２０℃以
下の温度で保持する、保持ステップと、を有する、電子
回路製造方法。 （ｃ） 基板上に堆積された金属薄膜を有する電子回路
を製造する方法であって、前記金属薄膜を基板に堆積
し、微細粒子のミクロ構造を有する薄膜を形成する、堆
積ステップと、前記微細粒子のミクロ構造を監視しなが
ら前記金属薄膜を加熱する、加熱ステップと、前記微細
粒子のミクロ構造が第２の粒子タイプを有する第２のミ
クロ構造に変化したときに加熱を止める、加熱停止ステ
ップと、前記第２のミクロ構造が安定化するように、前
記第２のミクロ構造を−２０℃以下の温度に冷却する、
冷却ステップと、を有する電子回路製造方法。 （ｄ） 基板上に多層配線を有する電子回路の製造方法
において、前記基板上にシード（seed）層を堆積する、
シード（seed）層堆積ステップと、金属薄膜を前記シー
ド層に堆積し、微細粒子のミクロ構造を有する薄膜を形
成する、金属薄膜堆積ステップと、前記金属薄膜を−２
０℃以下の温度で保持する、保持ステップと、前記微細
粒子のミクロ構造が安定化して粒子成長を行わないよう
に、前記金属薄膜を前記保持ステップの後すぐにエッチ
ングする、エッチングステップと、を有する、電子回路
製造方法。 （ｅ） 前記加熱ステップはさらに、前記金属薄膜を７
０−１００℃の温度域を有する脱イオン溶液に浸す、浸
しステップを有することを特徴とする、（ａ）又は
（ｃ）に記載の電子回路製造方法。 （ｆ） 前記加熱ステップはさらに、７０−１００℃の
温度域を有する炉の中に設置する、炉内設置ステップを
有することを特徴とする、（ａ）又は（ｃ）に記載の電
子回路製造方法。 （ｇ） 前記堆積ステップは、前記金属薄膜を基板に電
気めっきすることにより堆積することを特徴とする、
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）又は（ｆ）に
記載の電子回路製造方法。 （ｈ） 前記金属薄膜は、銅もしくは金であることを特
徴とする（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）又は（ｇ）に記載の電子回路製造方法。
【図１】 めっきから３０分間室温に置かれた銅薄膜の
Ｘ線回折の結果
Ｘ線回折の結果
【図２】 めっきから４５時間室温に置かれた銅薄膜の
Ｘ線回折の結果
Ｘ線回折の結果
【図３】 室温に置かれた銅薄膜の抵抗の、時間に対す
る変化を示したグラフ
る変化を示したグラフ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チヤールス・シー・ゴールドスミス アメリカ合衆国12601ニューヨーク州ポー キプシー、スコット・コート３ (72)発明者 ジェフリー・エル・ハード アメリカ合衆国12542ニューヨーク州マル ボーロー、リザーボアー・ロード192 (72)発明者 サーヤナラヤナ・カジャ アメリカ合衆国12533ニューヨーク州ホー プウェル・ジャンクション、バンウイッ ク・レイク・ロード２ (72)発明者 マイケル・エス・レガレ アメリカ合衆国12533ニューヨーク州ワル デン、ハイランド・アベニュー32 (72)発明者 フレッド・ディ・パーフェクト アメリカ合衆国12603ニューヨーク州ポー キプシー、パット・ドライブ１
Claims (8)
- 【請求項１】 基板上に堆積された金属薄膜を有する電
子回路を製造する方法であって、 前記金属薄膜を基板に堆積し、微細粒子のミクロ構造を
有する薄膜を形成する、堆積ステップと、 前記金属薄膜を７０−１００℃の温度域において少なく
とも５分間加熱し、前記微細粒子のミクロ構造を、安定
で前記微細粒子よりも大きな粒子のミクロ構造に変化さ
せる、加熱ステップと、 を有する、電子回路製造方法。 - 【請求項２】 基板上に堆積された金属薄膜を有する電
子回路を製造する方法であって、 前記金属薄膜を基板に堆積し、微細粒子のミクロ構造を
有する薄膜を形成する、堆積ステップと、 前記微細粒子のミクロ構造が安定化して粒子成長を行わ
ないように、前記金属薄膜を−２０℃以下の温度で保持
する、保持ステップと、 を有する、電子回路製造方法。 - 【請求項３】 基板上に堆積された金属薄膜を有する電
子回路を製造する方法であって、 前記金属薄膜を基板に堆積し、微細粒子のミクロ構造を
有する薄膜を形成する、堆積ステップと、 前記微細粒子のミクロ構造を監視しながら前記金属薄膜
を加熱する、加熱ステップと、 前記微細粒子のミクロ構造が第２の粒子タイプを有する
第２のミクロ構造に変化したときに加熱を止める、加熱
停止ステップと、 前記第２のミクロ構造が安定化するように、前記第２の
ミクロ構造を−２０℃以下の温度に冷却する、冷却ステ
ップと、 を有する電子回路製造方法。 - 【請求項４】 基板上に多層配線を有する電子回路の製
造方法において、 前記基板上にシード（seed）層を堆積する、シード（se
ed）層堆積ステップと、 金属薄膜を前記シード層に堆積し、微細粒子のミクロ構
造を有する薄膜を形成する、金属薄膜堆積ステップと、 前記金属薄膜を−２０℃以下の温度で保持する、保持ス
テップと、 前記微細粒子のミクロ構造が安定化して粒子成長を行わ
ないように、前記金属薄膜を前記保持ステップの後すぐ
にエッチングする、エッチングステップと、 を有する、電子回路製造方法。 - 【請求項５】 前記加熱ステップはさらに、前記金属薄
膜を７０−１００℃の温度域を有する脱イオン溶液に浸
す、浸しステップを有することを特徴とする、請求項１
又は３に記載の電子回路製造方法。 - 【請求項６】 前記加熱ステップはさらに、７０−１０
０℃の温度域を有する炉の中に設置する、炉内設置ステ
ップを有することを特徴とする、請求項１又は３に記載
の電子回路製造方法。 - 【請求項７】 前記堆積ステップは、前記金属薄膜を基
板に電気めっきすることにより堆積することを特徴とす
る、請求項１、２、３、４、５又は６に記載の電子回路
製造方法。 - 【請求項８】 前記金属薄膜は、銅もしくは金であるこ
とを特徴とする請求項１、２、３、４、５、６又は７に
記載の電子回路製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/095253 | 1998-06-10 | ||
| US09/095,253 US6126761A (en) | 1998-06-10 | 1998-06-10 | Process of controlling grain growth in metal films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091271A true JP2000091271A (ja) | 2000-03-31 |
| JP3224793B2 JP3224793B2 (ja) | 2001-11-05 |
Family
ID=22250957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14860499A Expired - Fee Related JP3224793B2 (ja) | 1998-06-10 | 1999-05-27 | 電子回路製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6126761A (ja) |
| JP (1) | JP3224793B2 (ja) |
| KR (1) | KR100335303B1 (ja) |
| CN (2) | CN1156613C (ja) |
| SG (2) | SG102610A1 (ja) |
| TW (1) | TW409153B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168532B2 (en) | 2007-11-14 | 2012-05-01 | Fujitsu Limited | Method of manufacturing a multilayer interconnection structure in a semiconductor device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7244677B2 (en) | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
| WO1999040615A1 (en) * | 1998-02-04 | 1999-08-12 | Semitool, Inc. | Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device |
| US6297154B1 (en) * | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| US6380083B1 (en) * | 1998-08-28 | 2002-04-30 | Agere Systems Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| US6611367B1 (en) | 1999-02-05 | 2003-08-26 | Fuji Photo Film Co., Ltd. | Surface plasmon optical modulator element |
| EP1035428A3 (en) | 1999-03-02 | 2005-07-27 | Fuji Photo Film Co., Ltd. | Optical logic device and optical memory device |
| US6558518B1 (en) * | 1999-07-08 | 2003-05-06 | Ebara Corporation | Method and apparatus for plating substrate and plating facility |
| EP1091354A3 (en) | 1999-10-07 | 2005-05-18 | Fuji Photo Film Co., Ltd. | Information-recording medium and method for producing the same |
| US7335426B2 (en) | 1999-11-19 | 2008-02-26 | Advanced Bio Prosthetic Surfaces, Ltd. | High strength vacuum deposited nitinol alloy films and method of making same |
| US6379383B1 (en) | 1999-11-19 | 2002-04-30 | Advanced Bio Prosthetic Surfaces, Ltd. | Endoluminal device exhibiting improved endothelialization and method of manufacture thereof |
| JP2001176137A (ja) | 1999-12-14 | 2001-06-29 | Fuji Photo Film Co Ltd | 記録媒体の製造方法 |
| JP2002059652A (ja) | 2000-08-18 | 2002-02-26 | Fuji Photo Film Co Ltd | 光情報記録媒体 |
| JP4111666B2 (ja) | 2000-09-21 | 2008-07-02 | 富士フイルム株式会社 | 光情報記録媒体の製造方法 |
| AU2002233936A1 (en) | 2000-11-07 | 2002-05-21 | Advanced Bio Prosthetic Surfaces, Ltd. | Endoluminal stent, self-fupporting endoluminal graft and methods of making same |
| US7109111B2 (en) * | 2002-02-11 | 2006-09-19 | Applied Materials, Inc. | Method of annealing metal layers |
| CA2499961C (en) | 2002-09-26 | 2014-12-30 | Advanced Bio Prosthetic Surfaces, Ltd. | High strength vacuum deposited nitinol alloy films, medical thin film graft materials and method of making same |
| US20060237320A1 (en) * | 2005-04-25 | 2006-10-26 | Taiwan Semiconductor Manufacturing Co. | Method for forming a metal layer in multiple steps |
| JP4367457B2 (ja) * | 2006-07-06 | 2009-11-18 | パナソニック電工株式会社 | 銀膜、銀膜の製造方法、ｌｅｄ実装用基板、及びｌｅｄ実装用基板の製造方法 |
| US9378760B2 (en) | 2014-07-31 | 2016-06-28 | Seagate Technology Llc | Data reader with tuned microstructure |
| CN106935806B (zh) * | 2017-04-11 | 2019-10-29 | 天津大学 | 柔性锌空电池的锌阳极材料的制备方法及锌空电池的制备 |
| WO2020006761A1 (zh) * | 2018-07-06 | 2020-01-09 | 力汉科技有限公司 | 电解液、使用该电解液以电沉积制备单晶铜的方法以及电沉积设备 |
| US10801100B2 (en) | 2018-09-11 | 2020-10-13 | Arizona Board Of Regents On Behalf Of Arizona State University | Multimodal microstructure material and methods of forming same |
| CN113363152A (zh) * | 2020-03-06 | 2021-09-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3092967A (en) | 1961-09-15 | 1963-06-11 | James N Preston | Super-charged fire jet torque and propulsion reaction engine |
| US3185600A (en) * | 1963-06-13 | 1965-05-25 | Grumman Aircraft Engineering C | Cryogenic quenching method |
| US4083220A (en) * | 1975-04-21 | 1978-04-11 | Hitachi, Ltd. | Sub-zero temperature plastic working process for metal |
| SU921124A1 (ru) * | 1979-06-19 | 1982-04-15 | Институт Физико-Химических Основ Переработки Минерального Сырья Со Ан Ссср | Способ металлизации отверстий печатных плат |
| US4908242A (en) * | 1986-10-31 | 1990-03-13 | Kollmorgen Corporation | Method of consistently producing a copper deposit on a substrate by electroless deposition which deposit is essentially free of fissures |
| JP2811004B2 (ja) * | 1988-05-23 | 1998-10-15 | 日本電信電話株式会社 | 金属薄膜成長方法および装置 |
| SU1650763A1 (ru) * | 1989-05-23 | 1991-05-23 | Всесоюзный научно-исследовательский институт метизной промышленности | Способ изготовлени бортовой латунированной проволоки |
| JP2839579B2 (ja) * | 1989-10-02 | 1998-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5092967A (en) * | 1991-06-17 | 1992-03-03 | Romar Technologies Incorporated | Process for forming printed circuits |
| US5361968A (en) * | 1992-08-14 | 1994-11-08 | Honda Giken Kogyo Kabushiki Kaisha | Method of manufacturing metallic press die |
| JP3155920B2 (ja) * | 1996-01-16 | 2001-04-16 | 三井金属鉱業株式会社 | プリント配線板用電解銅箔及びその製造方法 |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
| US6117784A (en) * | 1997-11-12 | 2000-09-12 | International Business Machines Corporation | Process for integrated circuit wiring |
| US6297154B1 (en) * | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
-
1998
- 1998-06-10 US US09/095,253 patent/US6126761A/en not_active Expired - Lifetime
-
1999
- 1999-02-09 TW TW088101979A patent/TW409153B/zh not_active IP Right Cessation
- 1999-05-14 SG SG200100203A patent/SG102610A1/en unknown
- 1999-05-14 KR KR1019990017297A patent/KR100335303B1/ko not_active IP Right Cessation
- 1999-05-14 SG SG1999002432A patent/SG76616A1/en unknown
- 1999-05-27 JP JP14860499A patent/JP3224793B2/ja not_active Expired - Fee Related
- 1999-06-09 CN CNB991071921A patent/CN1156613C/zh not_active Expired - Fee Related
- 1999-06-09 CN CNB2003101235608A patent/CN1274011C/zh not_active Expired - Fee Related
-
2000
- 2000-05-11 US US09/569,483 patent/US6361627B1/en not_active Expired - Fee Related
-
2002
- 2002-01-16 US US10/050,285 patent/US6638374B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168532B2 (en) | 2007-11-14 | 2012-05-01 | Fujitsu Limited | Method of manufacturing a multilayer interconnection structure in a semiconductor device |
| US9559058B2 (en) | 2007-11-14 | 2017-01-31 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1516243A (zh) | 2004-07-28 |
| US6638374B2 (en) | 2003-10-28 |
| US6126761A (en) | 2000-10-03 |
| TW409153B (en) | 2000-10-21 |
| US20020129879A1 (en) | 2002-09-19 |
| JP3224793B2 (ja) | 2001-11-05 |
| US6361627B1 (en) | 2002-03-26 |
| KR20000005656A (ko) | 2000-01-25 |
| KR100335303B1 (ko) | 2002-05-03 |
| CN1238394A (zh) | 1999-12-15 |
| SG102610A1 (en) | 2004-03-26 |
| SG76616A1 (en) | 2000-11-21 |
| CN1156613C (zh) | 2004-07-07 |
| CN1274011C (zh) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224793B2 (ja) | 電子回路製造方法 | |
| Harper et al. | Microstructure control in semiconductor metallization | |
| JP5759891B2 (ja) | スパッタリング装置および金属化構造体を製造する方法 | |
| US5580823A (en) | Process for fabricating a collimated metal layer and contact structure in a semiconductor device | |
| KR100610533B1 (ko) | 배선막의 형성 방법 | |
| JPS63162854A (ja) | 金属膜形成方法 | |
| KR100308467B1 (ko) | 기판내의서브마이크론비아충전방법 | |
| US11674216B2 (en) | Methods and apparatus for depositing aluminum by physical vapor deposition (PVD) with controlled cooling | |
| KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
| US6638856B1 (en) | Method of depositing metal onto a substrate | |
| US8969195B2 (en) | Methods of manufacturing semiconductor devices and a semiconductor structure | |
| Vanstreels et al. | Increasing the mean grain size in copper films and features | |
| JPH10172923A (ja) | 半導体素子の金属配線形成方法 | |
| US20230059454A1 (en) | LOW TEMPERATURE SYNTHESIS OF NiAl THIN FILMS | |
| KR19980081058A (ko) | 초기 웨이퍼의 불량을 방지하는 방법 및 장치 | |
| JP2007242951A (ja) | 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット | |
| KR100258983B1 (ko) | 반도체장치의 박막 형성방법 | |
| Brongersma et al. | Copper grain growth in reduced dimensions | |
| CN1414613A (zh) | 深亚微米集成电路Cu阻挡层的制备工艺 | |
| Depinto et al. | Effects of aluminum sputtering process parameters on via step coverage in micro-electronic device manufacturing | |
| KR101069247B1 (ko) | 반도체 소자의 구리 도금 방법 | |
| JPH0677221A (ja) | 半導体装置の熱処理方法 | |
| JP2001035850A (ja) | 半導体装置及びその製造方法 | |
| Naeem et al. | Plasma Effects on Thin Film Microstructure | |
| Katz et al. | Rapid thermal low-pressure chemical vapour deposition of tungsten films onto InP using WF6 and H2 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |