JP2000090018A - 受信データバッファメモリの診断方法および記録媒体 - Google Patents
受信データバッファメモリの診断方法および記録媒体Info
- Publication number
- JP2000090018A JP2000090018A JP10254796A JP25479698A JP2000090018A JP 2000090018 A JP2000090018 A JP 2000090018A JP 10254796 A JP10254796 A JP 10254796A JP 25479698 A JP25479698 A JP 25479698A JP 2000090018 A JP2000090018 A JP 2000090018A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- storage device
- main storage
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 DMA制御回路と受信データバッファメモリ
とを持つアダプタを備えたデータ処理装置における受信
データバッファメモリの診断方法は、アダプタの内部/
外部で送信データを折り返すように設定し、送信したデ
ータを受信し、送信データと受信データとを比較するこ
とにより、正常性の確認が行われている。しかしなが
ら、このような方法は、受信データバッファメモリから
主記憶装置へのデータ転送が迅速に行われるため、受信
データバッファメモリ全領域が使用されずに動作する。
したがって、診断漏れが生じてしまうという問題点があ
った。 【解決手段】 アダプタを折返し状態にし、かつアダプ
タから主記憶装置へのデータ転送を抑止した状態でデー
タ転送し、受信データバッファメモリ内にデータが一杯
になったところで、データ転送の抑止を解除し、受信デ
ータバッファメモリ内のデータを受信し、受信データと
送信データとを比較する。
とを持つアダプタを備えたデータ処理装置における受信
データバッファメモリの診断方法は、アダプタの内部/
外部で送信データを折り返すように設定し、送信したデ
ータを受信し、送信データと受信データとを比較するこ
とにより、正常性の確認が行われている。しかしなが
ら、このような方法は、受信データバッファメモリから
主記憶装置へのデータ転送が迅速に行われるため、受信
データバッファメモリ全領域が使用されずに動作する。
したがって、診断漏れが生じてしまうという問題点があ
った。 【解決手段】 アダプタを折返し状態にし、かつアダプ
タから主記憶装置へのデータ転送を抑止した状態でデー
タ転送し、受信データバッファメモリ内にデータが一杯
になったところで、データ転送の抑止を解除し、受信デ
ータバッファメモリ内のデータを受信し、受信データと
送信データとを比較する。
Description
【0001】
【発明の属する技術分野】この発明は、中央処理装置、
主記憶装置、DMA制御回路と受信データバッファメモ
リとを持つアダプタを備えたデータ処理装置における受
信データバッファメモリの診断方法および記録媒体に関
するものであり、特に、受信データバッファメモリの診
断をアダプタのデータ転送機能診断と同時に行い、かつ
データ処理回路に厳しい負荷をかけて実施する。
主記憶装置、DMA制御回路と受信データバッファメモ
リとを持つアダプタを備えたデータ処理装置における受
信データバッファメモリの診断方法および記録媒体に関
するものであり、特に、受信データバッファメモリの診
断をアダプタのデータ転送機能診断と同時に行い、かつ
データ処理回路に厳しい負荷をかけて実施する。
【0002】
【従来の技術】中央処理装置、主記憶装置、DMA制御
回路と受信データバッファメモリとを持つアダプタを備
えたデータ処理装置において、受信データバッファメモ
リの診断方法は、受信データバッファメモリを直接アク
セスするインタフェースをアダプタに設け、このインタ
フェースを介して任意のデータをライト/リードし、そ
してライトデータとリードデータを比較することによ
り、正常性の保証およびエラー検出が行われている。
回路と受信データバッファメモリとを持つアダプタを備
えたデータ処理装置において、受信データバッファメモ
リの診断方法は、受信データバッファメモリを直接アク
セスするインタフェースをアダプタに設け、このインタ
フェースを介して任意のデータをライト/リードし、そ
してライトデータとリードデータを比較することによ
り、正常性の保証およびエラー検出が行われている。
【0003】または、アダプタの内部または外部で送信
データを折り返すように設定し、送信データを受信し、
受信データと送信データを比較することにより、正常性
の保証およびエラー検出が行われている。
データを折り返すように設定し、送信データを受信し、
受信データと送信データを比較することにより、正常性
の保証およびエラー検出が行われている。
【0004】図6に、従来の受信データバッファメモリ
診断時のアダプタ状態図を示す。図中、60はデータ処
理装置に接続されるDMA制御回路と受信データバッフ
ァメモリとを持つアダプタであり、アダプタ60は主記
憶装置からアダプタへのデータ転送(以下、データ送
信)およびアダプタから主記憶装置へのデータ転送(以
下、データ受信)時の直接メモリアクセスやバスの獲得
/解放等を行うDMA制御回路61と、送信データのデ
ータユニットへの分割、データ情報およびCRC等のヘ
ッダ情報の付加、受信データの組立、CRCのチェック
および送受信データの制御を行うデータ制御回路A62
と、アダプタの内部折返しの設定、図示していないトラ
ンシーバとの信号、データの授受を制御するデータ制御
回路B63と、受信データを一時的に蓄積しておく受信
データバッファメモリ64とが設けられている。
診断時のアダプタ状態図を示す。図中、60はデータ処
理装置に接続されるDMA制御回路と受信データバッフ
ァメモリとを持つアダプタであり、アダプタ60は主記
憶装置からアダプタへのデータ転送(以下、データ送
信)およびアダプタから主記憶装置へのデータ転送(以
下、データ受信)時の直接メモリアクセスやバスの獲得
/解放等を行うDMA制御回路61と、送信データのデ
ータユニットへの分割、データ情報およびCRC等のヘ
ッダ情報の付加、受信データの組立、CRCのチェック
および送受信データの制御を行うデータ制御回路A62
と、アダプタの内部折返しの設定、図示していないトラ
ンシーバとの信号、データの授受を制御するデータ制御
回路B63と、受信データを一時的に蓄積しておく受信
データバッファメモリ64とが設けられている。
【0005】なお、送信データは図6の矢印a、bで示
されるように、データ制御回路B63で折り返され、受
信データバッファメモリ64を経由して受信されること
になる。
されるように、データ制御回路B63で折り返され、受
信データバッファメモリ64を経由して受信されること
になる。
【0006】
【発明が解決しようとする課題】しかしながら、従来技
術の受信データバッファメモリを直接アクセスするイン
タフェースを使用し、ライト/リードする診断方法は、
受信データバッファメモリのみの診断に閉じてしまい、
関連するアダプタのデータ転送機能が診断できないとい
う問題点があった。
術の受信データバッファメモリを直接アクセスするイン
タフェースを使用し、ライト/リードする診断方法は、
受信データバッファメモリのみの診断に閉じてしまい、
関連するアダプタのデータ転送機能が診断できないとい
う問題点があった。
【0007】また、アダプタの内部または外部で送信デ
ータを折り返すように設定し、データの送受信による診
断方法は、受信データバッファメモリから主記憶装置へ
のデータ転送が迅速に行われるため、受信データバッフ
ァメモリ全領域が使用されて動作していなく、診断漏れ
があるという問題点があった。
ータを折り返すように設定し、データの送受信による診
断方法は、受信データバッファメモリから主記憶装置へ
のデータ転送が迅速に行われるため、受信データバッフ
ァメモリ全領域が使用されて動作していなく、診断漏れ
があるという問題点があった。
【0008】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、中央処理装置、主記
憶装置、DMA制御回路と受信データバッファメモリと
を持つアダプタを備えたデータ処理装置における受信デ
ータバッファメモリの診断方法において、アダプタを折
返し状態にし、かつアダプタから主記憶装置へのデータ
転送を抑止した状態でデータ転送し、受信データバッフ
ァメモリ内にデータが一杯になったところで、データ転
送の抑止を解除し、受信データバッファメモリ内のデー
タを受信し、受信したデータと送信したデータが一致し
ているかを確認する。これにより、受信データバッファ
メモリの全領域の診断をアダプタのデータ転送機能の診
断と同時に行うことができる。
問題点を考慮してなされたもので、中央処理装置、主記
憶装置、DMA制御回路と受信データバッファメモリと
を持つアダプタを備えたデータ処理装置における受信デ
ータバッファメモリの診断方法において、アダプタを折
返し状態にし、かつアダプタから主記憶装置へのデータ
転送を抑止した状態でデータ転送し、受信データバッフ
ァメモリ内にデータが一杯になったところで、データ転
送の抑止を解除し、受信データバッファメモリ内のデー
タを受信し、受信したデータと送信したデータが一致し
ているかを確認する。これにより、受信データバッファ
メモリの全領域の診断をアダプタのデータ転送機能の診
断と同時に行うことができる。
【0009】なお、この明細書において、「データユニ
ット」という用語は送信データがアダプタから伝送路上
に送出されるとき、伝送路インタフェースにより設定さ
れているバイト数に分割される1つのデータブロックを
指す。
ット」という用語は送信データがアダプタから伝送路上
に送出されるとき、伝送路インタフェースにより設定さ
れているバイト数に分割される1つのデータブロックを
指す。
【0010】
【発明の実施の形態】中央処理装置、主記憶装置、DM
A制御回路と受信データバッファメモリとを持つアダプ
タを備えるデータ処理装置における受信データバッファ
メモリの診断方法において、送信データを主記憶装置に
作成し、送信データをアダプタの内部または外部で折り
返すように設定し、アダプタから主記憶装置へのデータ
転送機能を抑止し、送信データを受信データバッファメ
モリの容量分送信し、受信データバッファメモリ内のデ
ータが容量分に達したのを確認後、アダプタから主記憶
装置へのデータ転送機能の抑止を解除し、主記憶装置に
受信データバッファメモリのデータを受信し、受信デー
タと送信データの一致を確認することにより、受信デー
タバッファメモリの全領域の診断をアダプタのデータ転
送機能診断と同時に行い、かつデータ処理回路に厳しい
負荷をかけて行うことが可能となる。
A制御回路と受信データバッファメモリとを持つアダプ
タを備えるデータ処理装置における受信データバッファ
メモリの診断方法において、送信データを主記憶装置に
作成し、送信データをアダプタの内部または外部で折り
返すように設定し、アダプタから主記憶装置へのデータ
転送機能を抑止し、送信データを受信データバッファメ
モリの容量分送信し、受信データバッファメモリ内のデ
ータが容量分に達したのを確認後、アダプタから主記憶
装置へのデータ転送機能の抑止を解除し、主記憶装置に
受信データバッファメモリのデータを受信し、受信デー
タと送信データの一致を確認することにより、受信デー
タバッファメモリの全領域の診断をアダプタのデータ転
送機能診断と同時に行い、かつデータ処理回路に厳しい
負荷をかけて行うことが可能となる。
【0011】また、データユニット識別番号をデータユ
ニット毎のユーザデータ内に設けた送信データを使用す
ることにより、送信データ抜けの機能障害が発生したと
き、どのデータユニットが抜けたのかを容易に調べるこ
とが可能となる。
ニット毎のユーザデータ内に設けた送信データを使用す
ることにより、送信データ抜けの機能障害が発生したと
き、どのデータユニットが抜けたのかを容易に調べるこ
とが可能となる。
【0012】また、中央処理装置、主記憶装置、DMA
制御回路と受信データバッファメモリとを持つアダプタ
を備えるデータ処理装置における受信データバッファメ
モリを診断するプログラムを記録する記録媒体におい
て、送信データを主記憶装置に作成し、送信データをア
ダプタの内部または外部で折り返すように設定し、アダ
プタから主記憶装置へのデータ転送機能を抑止し、送信
データを受信データバッファメモリの容量分送信し、受
信データバッファメモリ内のデータが容量分に達したの
を確認後、アダプタから主記憶装置へのデータ転送機能
の抑止を解除し、主記憶装置に受信データバッファメモ
リのデータを受信し、受信データと送信データの一致を
確認するプログラムを設けることにより、受信データバ
ッファメモリの全領域の診断をアダプタのデータ転送機
能診断と同時に行い、かつデータ処理回路に厳しい負荷
をかけて行うことが可能となる。
制御回路と受信データバッファメモリとを持つアダプタ
を備えるデータ処理装置における受信データバッファメ
モリを診断するプログラムを記録する記録媒体におい
て、送信データを主記憶装置に作成し、送信データをア
ダプタの内部または外部で折り返すように設定し、アダ
プタから主記憶装置へのデータ転送機能を抑止し、送信
データを受信データバッファメモリの容量分送信し、受
信データバッファメモリ内のデータが容量分に達したの
を確認後、アダプタから主記憶装置へのデータ転送機能
の抑止を解除し、主記憶装置に受信データバッファメモ
リのデータを受信し、受信データと送信データの一致を
確認するプログラムを設けることにより、受信データバ
ッファメモリの全領域の診断をアダプタのデータ転送機
能診断と同時に行い、かつデータ処理回路に厳しい負荷
をかけて行うことが可能となる。
【0013】
【実施例】図1に、本発明の構成ブロック図を示す。図
中、1は中央処理装置2、主記憶装置3、DMA制御回
路と受信データバッファメモリとを持つアダプタ4を備
えるデータ処理装置である。
中、1は中央処理装置2、主記憶装置3、DMA制御回
路と受信データバッファメモリとを持つアダプタ4を備
えるデータ処理装置である。
【0014】また、主記憶装置3には、アダプタ4の受
信データバッファメモリを診断する診断部301と、診
断に使用する送信データを格納する送信データ部302
と、受信データを格納する受信データ部303とが設け
られている。
信データバッファメモリを診断する診断部301と、診
断に使用する送信データを格納する送信データ部302
と、受信データを格納する受信データ部303とが設け
られている。
【0015】また、アダプタ4はデータ送信およびデー
タ受信時の直接メモリアクセスやバスの獲得/解放等を
行うDMA制御回路401と、送信データのデータユニ
ットへの分割、データ情報およびCRC等のヘッダ情報
の付加、受信データの組立、CRCのチェックおよび送
受信データの制御を行うデータ制御回路A402と、ア
ダプタの内部折返しの設定、図示していないトランシー
バとの信号、データの授受を制御するデータ制御回路B
403と、受信データを一時的に蓄積しておく受信デー
タバッファメモリ404と、受信データバッファメモリ
の入出力データのカウント、カウントしたデータ量が上
限に達したか否かをチェックする受信データバッファメ
モリ制御回路405とが設けられている。
タ受信時の直接メモリアクセスやバスの獲得/解放等を
行うDMA制御回路401と、送信データのデータユニ
ットへの分割、データ情報およびCRC等のヘッダ情報
の付加、受信データの組立、CRCのチェックおよび送
受信データの制御を行うデータ制御回路A402と、ア
ダプタの内部折返しの設定、図示していないトランシー
バとの信号、データの授受を制御するデータ制御回路B
403と、受信データを一時的に蓄積しておく受信デー
タバッファメモリ404と、受信データバッファメモリ
の入出力データのカウント、カウントしたデータ量が上
限に達したか否かをチェックする受信データバッファメ
モリ制御回路405とが設けられている。
【0016】図2と図3とを参照し、受信データバッフ
ァメモリの診断処理を説明する。図2は受信データバッ
ファメモリを診断する一実施例の処理フローチャート、
図3は受信データバッファメモリ診断時のアダプタ状態
遷移例図である。
ァメモリの診断処理を説明する。図2は受信データバッ
ファメモリを診断する一実施例の処理フローチャート、
図3は受信データバッファメモリ診断時のアダプタ状態
遷移例図である。
【0017】以下、図2のフローにしたがって動作を説
明する。
明する。
【0018】ステップS201:主記憶装置に送信デー
タを作成する。
タを作成する。
【0019】ステップS202:アダプタを内部折返し
状態に設定する。この状態が図3(a)であり、データ
制御回路B403にて内部折返し状態が設定される。
状態に設定する。この状態が図3(a)であり、データ
制御回路B403にて内部折返し状態が設定される。
【0020】ステップS203:受信データバッファメ
モリから主記憶装置へのデータ転送を抑止する。この状
態が図3(b)であり、DMA制御回路401の主記憶
装置へのデータ転送が抑止される。
モリから主記憶装置へのデータ転送を抑止する。この状
態が図3(b)であり、DMA制御回路401の主記憶
装置へのデータ転送が抑止される。
【0021】ステップS204:受信データバッファメ
モリの容量分の送信データを送信し、受信データバッフ
ァメモリ内のデータが容量分に達したのを確認する。こ
の状態が図3(c)であり、DMA制御回路401の主
記憶装置へのデータ転送が抑止されているため、受信デ
ータバッファメモリ404は受信データが許容容量まで
格納される。
モリの容量分の送信データを送信し、受信データバッフ
ァメモリ内のデータが容量分に達したのを確認する。こ
の状態が図3(c)であり、DMA制御回路401の主
記憶装置へのデータ転送が抑止されているため、受信デ
ータバッファメモリ404は受信データが許容容量まで
格納される。
【0022】ステップS205:受信データバッファメ
モリから主記憶装置へのデータ転送の抑止を解除し、主
記憶装置に受信データバッファメモリ内のデータを受信
する。この状態が図3(d)であり、受信データバッフ
ァメモリ404内のデータが記載されていない主記憶装
置に転送される。
モリから主記憶装置へのデータ転送の抑止を解除し、主
記憶装置に受信データバッファメモリ内のデータを受信
する。この状態が図3(d)であり、受信データバッフ
ァメモリ404内のデータが記載されていない主記憶装
置に転送される。
【0023】ステップS206:主記憶装置に受信した
受信データとステップS201で主記憶装置に作成した
送信データとが一致していることを確認する。そして、
処理を終了する。
受信データとステップS201で主記憶装置に作成した
送信データとが一致していることを確認する。そして、
処理を終了する。
【0024】図4に、データユニットのデータ構成と送
信データの一実施例図(1)を示す。図4(a)は伝走
路インタフェースがATM(Asynchronous Transfer Mo
de)である時の伝送路上におけるデータユニットのデー
タ構成であり、データユニットはヘッダとユーザデータ
とで構成されている。なお、ヘッダはデータ制御回路A
402で作成され、この例では送信データを48バイト
で分割したデータの先頭にヘッダ情報が付加される。
信データの一実施例図(1)を示す。図4(a)は伝走
路インタフェースがATM(Asynchronous Transfer Mo
de)である時の伝送路上におけるデータユニットのデー
タ構成であり、データユニットはヘッダとユーザデータ
とで構成されている。なお、ヘッダはデータ制御回路A
402で作成され、この例では送信データを48バイト
で分割したデータの先頭にヘッダ情報が付加される。
【0025】図4(b)は主記憶装置上に作成する送信
データの例であり、データ制御回路A402により作成
されるデータユニットの識別ができるように、送信デー
タの分割されるバイト数毎の先頭にデータユニット識別
番号を付けている。これにより、データ転送処理でデー
タユニットの抜けが発生した場合でも、抜けたデータユ
ニットを容易に調べることができ、アダプタの障害解析
を迅速に行うことができる。
データの例であり、データ制御回路A402により作成
されるデータユニットの識別ができるように、送信デー
タの分割されるバイト数毎の先頭にデータユニット識別
番号を付けている。これにより、データ転送処理でデー
タユニットの抜けが発生した場合でも、抜けたデータユ
ニットを容易に調べることができ、アダプタの障害解析
を迅速に行うことができる。
【0026】図5に、データユニットのデータ構成と送
信データの一実施例図(2)を示す。図5(a)は伝走
路インタフェースがイーサネットである時の伝送路上に
おけるデータユニットのデータ構成であり、データユニ
ットは宛先アドレス、送信元アドレス、プロトコルタイ
プ、ユーザデータ、CRC(Cyclic Redundancy CheckC
ode)とで構成されている。なお、これらの宛先アドレ
ス、送信元アドレス、プロトコルタイプ、CRCのデー
タはデータ制御回路A402で作成され、送信データを
1500バイトで分割したデータに付加される。
信データの一実施例図(2)を示す。図5(a)は伝走
路インタフェースがイーサネットである時の伝送路上に
おけるデータユニットのデータ構成であり、データユニ
ットは宛先アドレス、送信元アドレス、プロトコルタイ
プ、ユーザデータ、CRC(Cyclic Redundancy CheckC
ode)とで構成されている。なお、これらの宛先アドレ
ス、送信元アドレス、プロトコルタイプ、CRCのデー
タはデータ制御回路A402で作成され、送信データを
1500バイトで分割したデータに付加される。
【0027】図5(b)は主記憶装置上に作成する送信
データの例であり、データ制御回路A402により作成
されるデータユニットの識別ができるように、送信デー
タの分割されるバイト数毎の先頭にデータユニット識別
番号を付けている。
データの例であり、データ制御回路A402により作成
されるデータユニットの識別ができるように、送信デー
タの分割されるバイト数毎の先頭にデータユニット識別
番号を付けている。
【0028】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
で実施され、以下の効果がある。
【0029】受信データバッファメモリの全領域の診断
を、アダプタのデータ転送機能診断と同時に行い、かつ
データ処理回路に厳しい負荷をかけて行うことが可能と
なる。
を、アダプタのデータ転送機能診断と同時に行い、かつ
データ処理回路に厳しい負荷をかけて行うことが可能と
なる。
【0030】また、データ転送処理でデータユニットの
抜けが発生した場合でも、抜けたデータユニットを容易
に調べることができ、アダプタの障害解析を迅速に行う
ことが可能となる。
抜けが発生した場合でも、抜けたデータユニットを容易
に調べることができ、アダプタの障害解析を迅速に行う
ことが可能となる。
【図1】 本発明の構成ブロック図である。
【図2】 受信データバッファメモリを診断する一実施
例の処理フローチャートである。
例の処理フローチャートである。
【図3】 受信データバッファメモリ診断時のアダプタ
状態遷移例図である。
状態遷移例図である。
【図4】 データユニットのデータ構成と送信データの
一実施例図(1)である。
一実施例図(1)である。
【図5】 データユニットのデータ構成と送信データの
一実施例図(2)である。
一実施例図(2)である。
【図6】 従来の受信データバッファメモリ診断時のア
ダプタ状態図である。
ダプタ状態図である。
1 データ処理装置 2 中央処理装置 3 主記憶装置 4 アダプタ 301 診断部 302 送信データ部 303 受信データ部 401 DMA制御回路 402 データ制御回路A 403 データ制御回路B 404 受信データバッファメモリ 405 受信データバッファメモリ制御回路
Claims (3)
- 【請求項1】 中央処理装置、主記憶装置、DMA制御
回路と受信データバッファメモリとを持つアダプタを備
えるデータ処理装置における受信データバッファメモリ
の診断方法において、 送信データを主記憶装置に作成し、送信データをアダプ
タの内部または外部で折り返すように設定し、アダプタ
から主記憶装置へのデータ転送機能を抑止し、 送信データを受信データバッファメモリの容量分送信
し、受信データバッファメモリ内のデータが容量分に達
したのを確認後、アダプタから主記憶装置へのデータ転
送機能の抑止を解除し、 主記憶装置に受信データバッファメモリのデータを受信
し、受信データと送信データの一致を確認する受信デー
タバッファメモリの診断方法。 - 【請求項2】 データユニット識別番号をデータユニッ
ト毎のユーザデータ内に設けた送信データを使用するこ
とを特徴とする請求項1記載の受信データバッファメモ
リの診断方法。 - 【請求項3】 中央処理装置、主記憶装置、DMA制御
回路と受信データバッファメモリとを持つアダプタを備
えるデータ処理装置における受信データバッファメモリ
を診断するプログラムを記録する記録媒体において、 送信データを主記憶装置に作成し、送信データをアダプ
タの内部または外部で折り返すように設定し、アダプタ
から主記憶装置へのデータ転送機能を抑止し、 送信データを受信データバッファメモリの容量分送信
し、受信データバッファメモリ内のデータが容量分に達
したのを確認後、アダプタから主記憶装置へのデータ転
送機能の抑止を解除し、 主記憶装置に受信データバッファメモリのデータを受信
し、受信データと送信データの一致を確認するためのプ
ログラムを記録したコンピュータ読取り可能な記録媒
体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10254796A JP2000090018A (ja) | 1998-09-09 | 1998-09-09 | 受信データバッファメモリの診断方法および記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10254796A JP2000090018A (ja) | 1998-09-09 | 1998-09-09 | 受信データバッファメモリの診断方法および記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000090018A true JP2000090018A (ja) | 2000-03-31 |
Family
ID=17270020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10254796A Pending JP2000090018A (ja) | 1998-09-09 | 1998-09-09 | 受信データバッファメモリの診断方法および記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000090018A (ja) |
-
1998
- 1998-09-09 JP JP10254796A patent/JP2000090018A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0333593A2 (en) | A data processing system capable of fault diagnosis | |
EP1675009A2 (en) | Addressing error and address detection systems and methods | |
JP2000508147A (ja) | 通信バスシステム | |
JP2000090018A (ja) | 受信データバッファメモリの診断方法および記録媒体 | |
JP3401160B2 (ja) | 分散共有メモリネットワーク装置 | |
US20060123161A1 (en) | Methods and systems for buffering console port data in a telecommunications equipment shelf assembly | |
US7519779B2 (en) | Dumping using limited system address space | |
US5590279A (en) | Memory data copying apparatus | |
JPH07321795A (ja) | バッファアドレス管理方法 | |
KR100405847B1 (ko) | 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 | |
JPS5949619B2 (ja) | 2重化中央処理システムにおける障害診断方式 | |
CN112582016B (zh) | 单粒子自检测电路和方法 | |
JP3161532B2 (ja) | Dma診断装置 | |
CN112346922B (zh) | 服务器装置及其通讯协议方法 | |
JP3095060B2 (ja) | Atmスイッチ装置 | |
CN115065572A (zh) | 一种面向车载电子系统的can fd控制器 | |
JP3137040B2 (ja) | 障害処理方式 | |
JP3138945B2 (ja) | デ−タ転送方法 | |
JP3603956B2 (ja) | 通信制御装置のバッファ管理方式 | |
JP2653296B2 (ja) | ロギングデータの管理システム | |
JPH07334431A (ja) | Fifoメモリ装置及びその信頼性向上方法 | |
JPS5918741B2 (ja) | 自動診断方式 | |
JPS6255181B2 (ja) | ||
JPS6014365A (ja) | 読出し専用メモリの診断方式 | |
JPH01224852A (ja) | バス障害検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |