JP2000086332A - 拘束コアを持つ低温共焼成セラミック - Google Patents
拘束コアを持つ低温共焼成セラミックInfo
- Publication number
- JP2000086332A JP2000086332A JP11244611A JP24461199A JP2000086332A JP 2000086332 A JP2000086332 A JP 2000086332A JP 11244611 A JP11244611 A JP 11244611A JP 24461199 A JP24461199 A JP 24461199A JP 2000086332 A JP2000086332 A JP 2000086332A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- shrinkage
- low
- ceramic layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 148
- 238000010304 firing Methods 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005245 sintering Methods 0.000 claims 2
- 239000000463 material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
- C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
- C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
(57)【要約】
【課題】 焼成中の収縮を最小にする拘束コアを持つ多
層低温共焼成セラミックベースを提供する。 【解決手段】 拘束コアを持つ多層低温共焼成セラミッ
ク（ＬＴＣＣ）は、第１及び第２の高収縮性セラミック
層（１２、１６）とこれらの第１及び第２の高収縮性セ
ラミック層間に配置された低収縮性セラミック層（１
４）とを含む。焼成後、多層低温セラミックは、Ｘ軸方
向及びＹ軸方向で低収縮性セラミック層の寸法を有す
る。相互接続回路や、コンデンサー、抵抗器、ボンディ
ングパッド、回路線、及びバイア等の素子が、各層に配
置される。
層低温共焼成セラミックベースを提供する。 【解決手段】 拘束コアを持つ多層低温共焼成セラミッ
ク（ＬＴＣＣ）は、第１及び第２の高収縮性セラミック
層（１２、１６）とこれらの第１及び第２の高収縮性セ
ラミック層間に配置された低収縮性セラミック層（１
４）とを含む。焼成後、多層低温セラミックは、Ｘ軸方
向及びＹ軸方向で低収縮性セラミック層の寸法を有す
る。相互接続回路や、コンデンサー、抵抗器、ボンディ
ングパッド、回路線、及びバイア等の素子が、各層に配
置される。
Description
【０００１】
【発明の属する技術分野】本発明は、全体として、セラ
ミック製電子装置パッケージングに関する。詳細には、
焼成中の収縮を最小にする拘束コアを持つ多層低温共焼
成セラミック（ＬＴＣＣ）ベースを提供する。
ミック製電子装置パッケージングに関する。詳細には、
焼成中の収縮を最小にする拘束コアを持つ多層低温共焼
成セラミック（ＬＴＣＣ）ベースを提供する。
【０００２】
【従来の技術】半導体装置及び受動素子用のセラミック
製パッケージを提供するための様々な装置が周知であ
る。従来技術の設計の一つは、低温共焼成セラミック
（ｌｏｗｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ
ｃｅｒａｍｉｃ：ＬＴＣＣ）基材（基板）である。ＬＴ
ＣＣセラミックは、未焼成状態ではグリーンテープ（ｇ
ｒｅｅｎ ｔａｐｅ：未処理テープ）と呼ばれるセラミ
ック材料層でできている。回路線、抵抗器、コンデンサ
ー、ボンディングパッド、及びバイア（ｖｉａｓ）が、
グリーンテープの表面上及び穴内に、従来の厚膜（厚フ
ィルム）スクリーン印刷（ｔｈｉｃｋ ｆｉｌｍ ｓｃ
ｒｅｅｎｉｎｇ）技術によって形成される。層を互いに
重ねて積層し、炉内で比較的低温で焼成する。焼成中、
ＬＴＣＣは、Ｘ軸、Ｙ軸、及びＺ軸に沿って、ＬＴＣＣ
の配合に従って、代表的には１０％乃至２０％収縮す
る。
製パッケージを提供するための様々な装置が周知であ
る。従来技術の設計の一つは、低温共焼成セラミック
（ｌｏｗｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ
ｃｅｒａｍｉｃ：ＬＴＣＣ）基材（基板）である。ＬＴ
ＣＣセラミックは、未焼成状態ではグリーンテープ（ｇ
ｒｅｅｎ ｔａｐｅ：未処理テープ）と呼ばれるセラミ
ック材料層でできている。回路線、抵抗器、コンデンサ
ー、ボンディングパッド、及びバイア（ｖｉａｓ）が、
グリーンテープの表面上及び穴内に、従来の厚膜（厚フ
ィルム）スクリーン印刷（ｔｈｉｃｋ ｆｉｌｍ ｓｃ
ｒｅｅｎｉｎｇ）技術によって形成される。層を互いに
重ねて積層し、炉内で比較的低温で焼成する。焼成中、
ＬＴＣＣは、Ｘ軸、Ｙ軸、及びＺ軸に沿って、ＬＴＣＣ
の配合に従って、代表的には１０％乃至２０％収縮す
る。
【０００３】従来技術のＬＴＣＣの設計の利点にも拘わ
らず、テープの様々な層の上での回路線及び素子の製造
中の位置合わせ又は整合に関して問題が生じる。特に、
焼成中にＬＴＣＣが収縮する場合には、幾つかの層が他
の層と異なる収縮率で収縮することにより、ボンディン
グパッド、バイア、及び他の素子の不整合が生じる。こ
れらの不整合の素子は、接続された回路を開き又は短絡
し、その結果、修理不能で廃棄しなければならない欠陥
部品をもたらす。 関連技術の説明 本発明と関連した特許の例は以下の通りである。同特許
に触れたことにより、その特許に開示されている内容は
本明細書中に組入れたものとする。
らず、テープの様々な層の上での回路線及び素子の製造
中の位置合わせ又は整合に関して問題が生じる。特に、
焼成中にＬＴＣＣが収縮する場合には、幾つかの層が他
の層と異なる収縮率で収縮することにより、ボンディン
グパッド、バイア、及び他の素子の不整合が生じる。こ
れらの不整合の素子は、接続された回路を開き又は短絡
し、その結果、修理不能で廃棄しなければならない欠陥
部品をもたらす。 関連技術の説明 本発明と関連した特許の例は以下の通りである。同特許
に触れたことにより、その特許に開示されている内容は
本明細書中に組入れたものとする。
【０００４】米国特許第５，５１８，９６９号は、低収
縮性セラミック組成物を製造するためのプロセスであ
る。以上の特許は、本出願人が知るところの当該技術分
野の現状を反映するものであって、本願の審査に関係す
る可能性のある情報を開示する誠実の義務を果たそうと
するものである。しかしながら、これらの特許は、単独
でも組み合わせて考えても、本願発明を教示し或いは明
らかにするものはないと明言する。
縮性セラミック組成物を製造するためのプロセスであ
る。以上の特許は、本出願人が知るところの当該技術分
野の現状を反映するものであって、本願の審査に関係す
る可能性のある情報を開示する誠実の義務を果たそうと
するものである。しかしながら、これらの特許は、単独
でも組み合わせて考えても、本願発明を教示し或いは明
らかにするものはないと明言する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、焼成
中の収縮を最小にする拘束コアを持つ多層低温共焼成セ
ラミックベースを提供することである。
中の収縮を最小にする拘束コアを持つ多層低温共焼成セ
ラミックベースを提供することである。
【０００６】
【課題を解決するための手段】本発明の特徴は、拘束コ
アを持つ低温共焼成セラミック（ＬＴＣＣ）を提供する
ことである。
アを持つ低温共焼成セラミック（ＬＴＣＣ）を提供する
ことである。
【０００７】本発明の別の特徴は、第１及び第２の高収
縮性セラミック層と、これらの第１及び第２の高収縮性
セラミック層間に配置された低収縮性セラミック層とを
含む、低温共焼成セラミック（ａ ｌｏｗ ｔｅｍｐｅ
ｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃ）を
提供することである。焼成後、多層低温セラミックは、
少なくとも二つの軸線方向で、低収縮性セラミック層の
寸法を有する。
縮性セラミック層と、これらの第１及び第２の高収縮性
セラミック層間に配置された低収縮性セラミック層とを
含む、低温共焼成セラミック（ａ ｌｏｗ ｔｅｍｐｅ
ｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃ）を
提供することである。焼成後、多層低温セラミックは、
少なくとも二つの軸線方向で、低収縮性セラミック層の
寸法を有する。
【０００８】本発明の別の特徴は、第１及び第２の低収
縮性セラミック層を持つ多層低温共焼成セラミックを提
供することである。高収縮性セラミック層が第１及び第
２の低収縮性セラミック層間に配置されており、焼成
後、多層低温セラミックは、少なくとも二つの軸線方向
で、低収縮性セラミック層の寸法（ディメンション）を
有する。
縮性セラミック層を持つ多層低温共焼成セラミックを提
供することである。高収縮性セラミック層が第１及び第
２の低収縮性セラミック層間に配置されており、焼成
後、多層低温セラミックは、少なくとも二つの軸線方向
で、低収縮性セラミック層の寸法（ディメンション）を
有する。
【０００９】本発明の別の特徴は、一つ又はそれ以上の
第１高収縮性セラミック層を提供する工程と、この工程
後に低収縮性セラミック層を前記第１高収縮性セラミッ
ク層の上に置く工程とを行うことによって、焼成後の収
縮性が低い多層低温共焼成セラミックを製造するための
方法を提供することである。次に、一つ又はそれ以上の
第２高収縮性セラミック層を前記低収縮性セラミック層
の上に置き、前記第１高収縮性セラミック層、前記低収
縮性セラミック層、及び前記第２高収縮性セラミック層
を炉内で焼成する。
第１高収縮性セラミック層を提供する工程と、この工程
後に低収縮性セラミック層を前記第１高収縮性セラミッ
ク層の上に置く工程とを行うことによって、焼成後の収
縮性が低い多層低温共焼成セラミックを製造するための
方法を提供することである。次に、一つ又はそれ以上の
第２高収縮性セラミック層を前記低収縮性セラミック層
の上に置き、前記第１高収縮性セラミック層、前記低収
縮性セラミック層、及び前記第２高収縮性セラミック層
を炉内で焼成する。
【００１０】本発明の別の特徴は、第１低収縮性セラミ
ック層を提供する工程を含む、焼成後の収縮性が低い多
層低温共焼成セラミックを製造するための別の方法を提
供することである。高収縮性セラミック層を前記第１低
収縮性セラミック層の上に置く。第２低収縮性セラミッ
ク層を前記高収縮性セラミック層の上に置き、前記第１
低収縮性セラミック層、前記高収縮性セラミック層、及
び前記第２低収縮性セラミック層を炉内で焼成する。
ック層を提供する工程を含む、焼成後の収縮性が低い多
層低温共焼成セラミックを製造するための別の方法を提
供することである。高収縮性セラミック層を前記第１低
収縮性セラミック層の上に置く。第２低収縮性セラミッ
ク層を前記高収縮性セラミック層の上に置き、前記第１
低収縮性セラミック層、前記高収縮性セラミック層、及
び前記第２低収縮性セラミック層を炉内で焼成する。
【００１１】本発明は、これらの特徴のうちの任意の一
つの特徴自体にあるのではなく、本明細書中に開示し且
つ特許請求した全ての特徴の特定の組み合わせにある。
本開示がその基礎とする概念は、本発明の幾つかの目的
を実行するための他の構造、方法、及びシステムを設計
するための基礎として容易に使用できるということは当
業者には理解されよう。更に、要約書は、特許請求の範
囲で行われた本願発明の定義を行おうとするものでも本
発明の範囲を限定しようとするものでもない。
つの特徴自体にあるのではなく、本明細書中に開示し且
つ特許請求した全ての特徴の特定の組み合わせにある。
本開示がその基礎とする概念は、本発明の幾つかの目的
を実行するための他の構造、方法、及びシステムを設計
するための基礎として容易に使用できるということは当
業者には理解されよう。更に、要約書は、特許請求の範
囲で行われた本願発明の定義を行おうとするものでも本
発明の範囲を限定しようとするものでもない。
【００１２】本発明のこれらの及び他の特徴は、添付図
面の以下の説明によって最もよく理解されるであろう。
添付図面は一定の縮尺ではないということに注意された
い。添付図面は、単なる概略の例示であって、本発明の
特定のパラメータを描こうとするものではない。添付図
面は、本発明の一つの代表的な実施例を示そうとするも
のであり、従って、本発明の範囲を限定するものである
と考えられてはならない。本発明を添付図面を参照して
以下に具体的に且つ詳細に説明する。
面の以下の説明によって最もよく理解されるであろう。
添付図面は一定の縮尺ではないということに注意された
い。添付図面は、単なる概略の例示であって、本発明の
特定のパラメータを描こうとするものではない。添付図
面は、本発明の一つの代表的な実施例を示そうとするも
のであり、従って、本発明の範囲を限定するものである
と考えられてはならない。本発明を添付図面を参照して
以下に具体的に且つ詳細に説明する。
【００１３】
【発明の実施の形態】図１を参照すると、この図には、
拘束コアアッセンブリ１０を持つ多層低温共焼成セラミ
ック（ＬＴＣＣ）の好ましい実施例の側断面図が示して
ある。一対の平らな高収縮性層１２と１６との間には、
平らな低収縮性材料層即ち高圧縮性材料層１４が配置さ
れている。高収縮性層１２及び１６は従来のＬＴＣＣテ
ープである。高収縮性層１２及び１６の一例は、デラウ
ェア州ウィルミントンのデュポン社の電子材料部から商
業的に入手できる９５１グリーンテープ（グリーンテー
プ（Ｇｒｅｅｎ Ｔａｐｅ）は登録商標である）であ
る。低収縮性材料層１４の一例は、カリフォルニア州サ
ンディエゴのラーガン・テクノロジー（ＲａｇａｎＴｅ
ｃｈｎｏｌｏｇｉｅｓ）社からＺＳＴの商標で入手でき
るＬＴＣＣテープである。高収縮性層１２及び１６それ
自体は、焼成中に全ての軸線において８％乃至１２％収
縮する。低収縮性層１４それ自体は、焼成中に全ての軸
線において０．５％乃至１．５％収縮する。
拘束コアアッセンブリ１０を持つ多層低温共焼成セラミ
ック（ＬＴＣＣ）の好ましい実施例の側断面図が示して
ある。一対の平らな高収縮性層１２と１６との間には、
平らな低収縮性材料層即ち高圧縮性材料層１４が配置さ
れている。高収縮性層１２及び１６は従来のＬＴＣＣテ
ープである。高収縮性層１２及び１６の一例は、デラウ
ェア州ウィルミントンのデュポン社の電子材料部から商
業的に入手できる９５１グリーンテープ（グリーンテー
プ（Ｇｒｅｅｎ Ｔａｐｅ）は登録商標である）であ
る。低収縮性材料層１４の一例は、カリフォルニア州サ
ンディエゴのラーガン・テクノロジー（ＲａｇａｎＴｅ
ｃｈｎｏｌｏｇｉｅｓ）社からＺＳＴの商標で入手でき
るＬＴＣＣテープである。高収縮性層１２及び１６それ
自体は、焼成中に全ての軸線において８％乃至１２％収
縮する。低収縮性層１４それ自体は、焼成中に全ての軸
線において０．５％乃至１．５％収縮する。
【００１４】低収縮性層１４を高収縮性層１２と１６と
の間に組み合わせることによって、焼成中のアッセンブ
リ１０全体の収縮率を変化させる。高収縮性層１２及び
１６は、焼成中、Ｘ軸及びＹ軸で０．８％乃至１．２％
しか収縮しない。この収縮率は、低収縮性材料１４と同
じ収縮率である。高収縮性層１２及び１６は、Ｚ軸方向
でのそれらの通常の１０％乃至１２％の収縮率では収縮
しない。高収縮性層１２及び１６は、焼成後の通常の密
度に達するため、Ｚ軸方向で４０％乃至６０％の遙かに
高い収縮率で収縮する。高収縮性層１２及び１６は、質
量（マス）を維持（保存）するように収縮する。高収縮
性層１２及び１６は、焼成中、理論的に十分に圧縮した
密度の９０％より大きな通常の焼成密度を維持するよう
に収縮する。低収縮性材料１４は、Ｘ軸、Ｙ軸、及びＺ
軸で０．８％乃至１．２％の通常の収縮率で収縮する。
低収縮性層１４は、十分な高密度ではなく、有孔性（多
孔性）を或る程度残している。焼成後、低収縮性層１４
は高い有孔性を有する状態に達し、高収縮性層１２及び
１６は有孔性が低い。低収縮性層１４は、Ｘ軸方向及び
Ｙ軸方向での高収縮性層１２及び１６の収縮を低収縮性
層１４と同程度に拘束する。結果的に得られたアッセン
ブリ１０は、焼成後、層１２、１４、及び１６上に配置
された回路素子に対し、位置合わせ及び許容差を良好に
保持できる。位置合わせが良好になされることにより、
生産量が改善され、品質が良好になり、不合格品が少な
くなり、廃物が少なくなり、製造費が下がる。
の間に組み合わせることによって、焼成中のアッセンブ
リ１０全体の収縮率を変化させる。高収縮性層１２及び
１６は、焼成中、Ｘ軸及びＹ軸で０．８％乃至１．２％
しか収縮しない。この収縮率は、低収縮性材料１４と同
じ収縮率である。高収縮性層１２及び１６は、Ｚ軸方向
でのそれらの通常の１０％乃至１２％の収縮率では収縮
しない。高収縮性層１２及び１６は、焼成後の通常の密
度に達するため、Ｚ軸方向で４０％乃至６０％の遙かに
高い収縮率で収縮する。高収縮性層１２及び１６は、質
量（マス）を維持（保存）するように収縮する。高収縮
性層１２及び１６は、焼成中、理論的に十分に圧縮した
密度の９０％より大きな通常の焼成密度を維持するよう
に収縮する。低収縮性材料１４は、Ｘ軸、Ｙ軸、及びＺ
軸で０．８％乃至１．２％の通常の収縮率で収縮する。
低収縮性層１４は、十分な高密度ではなく、有孔性（多
孔性）を或る程度残している。焼成後、低収縮性層１４
は高い有孔性を有する状態に達し、高収縮性層１２及び
１６は有孔性が低い。低収縮性層１４は、Ｘ軸方向及び
Ｙ軸方向での高収縮性層１２及び１６の収縮を低収縮性
層１４と同程度に拘束する。結果的に得られたアッセン
ブリ１０は、焼成後、層１２、１４、及び１６上に配置
された回路素子に対し、位置合わせ及び許容差を良好に
保持できる。位置合わせが良好になされることにより、
生産量が改善され、品質が良好になり、不合格品が少な
くなり、廃物が少なくなり、製造費が下がる。
【００１５】所望であれば、様々な回路の特徴及び受動
電子素子をアッセンブリ１０に含ませることができる。
電極２５が高収縮性層１２の表面２０に配置されてい
る。別の電極が層１２の表面２１に配置されている。こ
れらの電極２５はコンデンサー（キャパシタ）を形成す
る。埋設された電極２５をバイア３０が外面２４に接続
する。回路線２６が表面２０に配置される。バイア２９
が、回路線２６の端部を高収縮性層１６の下側（底側）
２４に接続する。埋設された抵抗器２７が、低収縮性層
１４の表面２２に設けられた状態で示してある。バイア
２８が、抵抗器２７を高収縮性層１６の下側２４に接続
する。これらは、アッセンブリ１０に組み込むことがで
きる回路の特徴及び素子の幾つかの例である。電極２
５、抵抗器２７、回路線２６、及びバイア２８、２９、
及び３０は、従来の厚膜導体でできており、従来の厚膜
スクリーン印刷−硬化技術によって付けられる（塗布さ
れる）。回路線２６、及びバイア２８、２９、及び３０
は、ＬＴＣＣ装置１０に設けられた他の回路線（図示せ
ず）又は素子（図示せず）に接続される。これらの回路
の構造及び素子は、焼成プロセス中に適切に接続するた
め、正確な位置合わせ及び許容差（すなわち、公差）に
保持されなければならない。回路素子間で不整合が生じ
た場合には、開放（オープン）または短絡（ショート）
が生じる可能性がある。
電子素子をアッセンブリ１０に含ませることができる。
電極２５が高収縮性層１２の表面２０に配置されてい
る。別の電極が層１２の表面２１に配置されている。こ
れらの電極２５はコンデンサー（キャパシタ）を形成す
る。埋設された電極２５をバイア３０が外面２４に接続
する。回路線２６が表面２０に配置される。バイア２９
が、回路線２６の端部を高収縮性層１６の下側（底側）
２４に接続する。埋設された抵抗器２７が、低収縮性層
１４の表面２２に設けられた状態で示してある。バイア
２８が、抵抗器２７を高収縮性層１６の下側２４に接続
する。これらは、アッセンブリ１０に組み込むことがで
きる回路の特徴及び素子の幾つかの例である。電極２
５、抵抗器２７、回路線２６、及びバイア２８、２９、
及び３０は、従来の厚膜導体でできており、従来の厚膜
スクリーン印刷−硬化技術によって付けられる（塗布さ
れる）。回路線２６、及びバイア２８、２９、及び３０
は、ＬＴＣＣ装置１０に設けられた他の回路線（図示せ
ず）又は素子（図示せず）に接続される。これらの回路
の構造及び素子は、焼成プロセス中に適切に接続するた
め、正確な位置合わせ及び許容差（すなわち、公差）に
保持されなければならない。回路素子間で不整合が生じ
た場合には、開放（オープン）または短絡（ショート）
が生じる可能性がある。
【００１６】図１のＬＴＣＣアッセンブリ１０は、以下
の通りに組み立てることができる。即ち、第１工程は、
層１２、１４、及び１６にバイア２８、２９、３０をパ
ンチで形成する工程（すなわち、ステップ）である。次
いで、これらのバイアを層１２、１４、及び１６の各々
の上で導体でスクリーン印刷によって充填する。次に、
電極２５、抵抗器２７、及び回路線２６を、層１２、１
４、又は１６の側部２１、２２、２３、又は２４にスク
リーン印刷する。低収縮性セラミック層１４を第２の高
収縮性セラミック層１６の上に置く。次に、第１の高収
縮性セラミック層１２を低収縮性セラミック層１４の上
に置き、熱及び圧力の作用下で積層する。アッセンブリ
１０を炉内で摂氏８５０度（８５０°Ｃ）で焼成する。
の通りに組み立てることができる。即ち、第１工程は、
層１２、１４、及び１６にバイア２８、２９、３０をパ
ンチで形成する工程（すなわち、ステップ）である。次
いで、これらのバイアを層１２、１４、及び１６の各々
の上で導体でスクリーン印刷によって充填する。次に、
電極２５、抵抗器２７、及び回路線２６を、層１２、１
４、又は１６の側部２１、２２、２３、又は２４にスク
リーン印刷する。低収縮性セラミック層１４を第２の高
収縮性セラミック層１６の上に置く。次に、第１の高収
縮性セラミック層１２を低収縮性セラミック層１４の上
に置き、熱及び圧力の作用下で積層する。アッセンブリ
１０を炉内で摂氏８５０度（８５０°Ｃ）で焼成する。
【００１７】図２を参照すると、拘束コアアッセンブリ
４０を持つＬＴＣＣの別の実施例の側断面図が示してあ
る。一対の平らな低収縮性層４２及び４６の間には、平
らな高収縮性材料層４４が配置されている。高収縮性層
４４は、デラウェア州ウィルミントンのデュポン社の電
子材料部から９５１グリーンテープ（９５１ ｇｒｅｅ
ｎ ｔａｐｅ）の商標で商業的に入手できる従来のＬＴ
ＣＣテープである。低収縮性材料層４２及び４６は、カ
リフォルニア州サンディエゴのラーガン・テクノロジー
（Ｒａｇａｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ）社からＺＳ
Ｔの商標で入手できるＬＴＣＣテープである。図１にお
けるのと同様に、高収縮性層４４は、焼成中に全ての軸
線において８％乃至１２％収縮する。低収縮性層４２及
び４６は、焼成中に全ての軸線において０．５％乃至
１．５％収縮する。
４０を持つＬＴＣＣの別の実施例の側断面図が示してあ
る。一対の平らな低収縮性層４２及び４６の間には、平
らな高収縮性材料層４４が配置されている。高収縮性層
４４は、デラウェア州ウィルミントンのデュポン社の電
子材料部から９５１グリーンテープ（９５１ ｇｒｅｅ
ｎ ｔａｐｅ）の商標で商業的に入手できる従来のＬＴ
ＣＣテープである。低収縮性材料層４２及び４６は、カ
リフォルニア州サンディエゴのラーガン・テクノロジー
（Ｒａｇａｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ）社からＺＳ
Ｔの商標で入手できるＬＴＣＣテープである。図１にお
けるのと同様に、高収縮性層４４は、焼成中に全ての軸
線において８％乃至１２％収縮する。低収縮性層４２及
び４６は、焼成中に全ての軸線において０．５％乃至
１．５％収縮する。
【００１８】また、図１と同様に、低収縮性層４２と４
６との間に高収縮性層４４を組み合わせることによっ
て、焼成中のアッセンブリ４０全体の収縮率を変化させ
る。高収縮性層４４は、焼成中、Ｘ軸及びＹ軸で０．８
％乃至１．２％収縮する。この収縮率は、低収縮性材料
４２及び４６と同じである。高収縮性層４４は、Ｚ軸方
向でのその通常の１０％乃至１２％の収縮率では収縮し
ない。高収縮性材料層４４は、焼成後の通常の密度に達
するため、Ｚ軸方向で遙かに高い収縮率で収縮する。高
収縮性材料層４４は、質量（マス）を維持（保存）する
ように収縮する。高収縮性層４４は、焼成中、理論的に
十分に圧縮した密度の９０％より大きな通常の焼成密度
を維持するように収縮する。低収縮性層４２及び４６
は、Ｘ軸、Ｙ軸、及びＺ軸で０．８％乃至１．２％の通
常の収縮率で収縮する。低収縮性層４２及び４６は、十
分な高密度ではなく、有孔性（多孔性）を或る程度残し
ている。焼成後、低収縮性層４２及び４６は高い有孔性
を有し、高収縮性層４４は有孔性が低い。低収縮性層４
２及び４６は、Ｘ軸方向及びＹ軸方向での高収縮性層４
４の収縮を低収縮性層４２及び４６と同程度に拘束す
る。結果的に得られたアッセンブリ４０は、焼成後、層
４２、４４、及び４６上に配置された回路素子に対し、
位置合わせ及び許容差（公差）を良好に保持できる。位
置合わせが良好になされることより、生産量が改善さ
れ、品質が良好になり、不合格品が少なくなり、廃物が
少なくなり、製造費が下がる。
６との間に高収縮性層４４を組み合わせることによっ
て、焼成中のアッセンブリ４０全体の収縮率を変化させ
る。高収縮性層４４は、焼成中、Ｘ軸及びＹ軸で０．８
％乃至１．２％収縮する。この収縮率は、低収縮性材料
４２及び４６と同じである。高収縮性層４４は、Ｚ軸方
向でのその通常の１０％乃至１２％の収縮率では収縮し
ない。高収縮性材料層４４は、焼成後の通常の密度に達
するため、Ｚ軸方向で遙かに高い収縮率で収縮する。高
収縮性材料層４４は、質量（マス）を維持（保存）する
ように収縮する。高収縮性層４４は、焼成中、理論的に
十分に圧縮した密度の９０％より大きな通常の焼成密度
を維持するように収縮する。低収縮性層４２及び４６
は、Ｘ軸、Ｙ軸、及びＺ軸で０．８％乃至１．２％の通
常の収縮率で収縮する。低収縮性層４２及び４６は、十
分な高密度ではなく、有孔性（多孔性）を或る程度残し
ている。焼成後、低収縮性層４２及び４６は高い有孔性
を有し、高収縮性層４４は有孔性が低い。低収縮性層４
２及び４６は、Ｘ軸方向及びＹ軸方向での高収縮性層４
４の収縮を低収縮性層４２及び４６と同程度に拘束す
る。結果的に得られたアッセンブリ４０は、焼成後、層
４２、４４、及び４６上に配置された回路素子に対し、
位置合わせ及び許容差（公差）を良好に保持できる。位
置合わせが良好になされることより、生産量が改善さ
れ、品質が良好になり、不合格品が少なくなり、廃物が
少なくなり、製造費が下がる。
【００１９】また、図１と同様に、所望であれば、様々
な回路の特徴及び受動電子素子をアッセンブリ４０に含
ませることができる。電極２５が低収縮性層４２の表面
２０に配置されている。別の電極が低収縮性層４２の表
面２１に配置されている。これらの電極２５はコンデン
サー（キャパシタ）を形成する。埋設された電極２５を
バイア３０が外面２４に接続する。回路線２６が表面２
０に配置される。バイア２９が、回路線２６の端部を低
収縮性層４６の下側２４に接続する。埋設された抵抗器
２７が、高収縮性材料層４４の表面２２に設けられた状
態で示してある。バイア２８が、抵抗器２７を、低収縮
性層４６の下側（底側）２４に接続する。これらは、ア
ッセンブリ４０に組み込むことができる回路の特徴及び
素子の幾つかの例である。電極２５、抵抗器２７、回路
線２６、及びバイア２８、２９、及び３０は、従来の厚
膜導体でできており、従来の厚膜スクリーン印刷−硬化
技術によって付けられる（塗布される）。回路線２６、
及びバイア２８、２９、及び３０は、ＬＴＣＣ装置４０
に設けられた他の回路線（図示せず）又は素子（図示せ
ず）に接続される。これらの回路の構造及び素子は、焼
成プロセス中に適切に接続するため、正確な位置合わせ
及び許容差に保持されなければならない。回路素子間で
不整合が生じた場合には、開放（オープン）又は短絡
（ショート）が生じる可能性がある。
な回路の特徴及び受動電子素子をアッセンブリ４０に含
ませることができる。電極２５が低収縮性層４２の表面
２０に配置されている。別の電極が低収縮性層４２の表
面２１に配置されている。これらの電極２５はコンデン
サー（キャパシタ）を形成する。埋設された電極２５を
バイア３０が外面２４に接続する。回路線２６が表面２
０に配置される。バイア２９が、回路線２６の端部を低
収縮性層４６の下側２４に接続する。埋設された抵抗器
２７が、高収縮性材料層４４の表面２２に設けられた状
態で示してある。バイア２８が、抵抗器２７を、低収縮
性層４６の下側（底側）２４に接続する。これらは、ア
ッセンブリ４０に組み込むことができる回路の特徴及び
素子の幾つかの例である。電極２５、抵抗器２７、回路
線２６、及びバイア２８、２９、及び３０は、従来の厚
膜導体でできており、従来の厚膜スクリーン印刷−硬化
技術によって付けられる（塗布される）。回路線２６、
及びバイア２８、２９、及び３０は、ＬＴＣＣ装置４０
に設けられた他の回路線（図示せず）又は素子（図示せ
ず）に接続される。これらの回路の構造及び素子は、焼
成プロセス中に適切に接続するため、正確な位置合わせ
及び許容差に保持されなければならない。回路素子間で
不整合が生じた場合には、開放（オープン）又は短絡
（ショート）が生じる可能性がある。
【００２０】図２のＬＴＣＣアッセンブリ４０は、以下
の通りに組み立てることができる。即ち、第１工程は、
層４２、４４、及び４６にバイア２８、２９、３０をパ
ンチで形成する工程である。次いで、これらのバイアを
層４２、４４、及び４６の各々の上で導体でスクリーン
印刷によって充填する。次に、電極２５、抵抗器２７、
及び回路線２６を、層４２、４４、又は４６の側部２
１、２２、２３、又は２４にスクリーン印刷する。高収
縮性セラミック層４４を、第２の低収縮性セラミック層
４６の上に置く。次に、第１の低収縮性セラミック層４
２を、高収縮性セラミック層４４の上に置き、熱及び圧
力の作用下で積層する。アッセンブリ４０を炉内で摂氏
９００度（９００°Ｃ）で焼成する。 好ましい実施例の変形例 電子装置パッケージング技術及び電子セラミックの技術
分野の当業者は、好ましい実施例を使用することによる
多くの利点を理解するであろう。更に、当業者は、好ま
しい実施例を実施する上で多くの様々な方法があるとい
うことを理解するであろう。例えば、更に高収縮性の層
１２及び１６を、低収縮性層１４に重ねることができる
と考えられる。同様に、更に低収縮性の層４２及び４６
を、高収縮性層４４に重ねることができる。アッセンブ
リ１０又は４０の幾つかのユニットを互いに重ねた後に
ユニット全体を焼成することができる。
の通りに組み立てることができる。即ち、第１工程は、
層４２、４４、及び４６にバイア２８、２９、３０をパ
ンチで形成する工程である。次いで、これらのバイアを
層４２、４４、及び４６の各々の上で導体でスクリーン
印刷によって充填する。次に、電極２５、抵抗器２７、
及び回路線２６を、層４２、４４、又は４６の側部２
１、２２、２３、又は２４にスクリーン印刷する。高収
縮性セラミック層４４を、第２の低収縮性セラミック層
４６の上に置く。次に、第１の低収縮性セラミック層４
２を、高収縮性セラミック層４４の上に置き、熱及び圧
力の作用下で積層する。アッセンブリ４０を炉内で摂氏
９００度（９００°Ｃ）で焼成する。 好ましい実施例の変形例 電子装置パッケージング技術及び電子セラミックの技術
分野の当業者は、好ましい実施例を使用することによる
多くの利点を理解するであろう。更に、当業者は、好ま
しい実施例を実施する上で多くの様々な方法があるとい
うことを理解するであろう。例えば、更に高収縮性の層
１２及び１６を、低収縮性層１４に重ねることができる
と考えられる。同様に、更に低収縮性の層４２及び４６
を、高収縮性層４４に重ねることができる。アッセンブ
リ１０又は４０の幾つかのユニットを互いに重ねた後に
ユニット全体を焼成することができる。
【００２１】実施例は、電気的接続を行うためにバイア
２８、２９、及び３０を使用することを示す。ピンにプ
レス嵌めするといった他の電気的接続方法を使用でき
る。実施例では低温共焼成セラミックを使用することを
論じたが、高温セラミック等の他のセラミックも使用で
きる。
２８、２９、及び３０を使用することを示す。ピンにプ
レス嵌めするといった他の電気的接続方法を使用でき
る。実施例では低温共焼成セラミックを使用することを
論じたが、高温セラミック等の他のセラミックも使用で
きる。
【００２２】実施例では低収縮率のセラミック層及び高
収縮率のセラミック層を使用することを論じたが、他の
収縮率のセラミックを使用できる。本発明を特にそれら
の実施例を参照して教示したが、当業者は、本発明の精
神及び範囲から逸脱することなく、形態及び詳細に変更
を施すことができるということを理解するであろう。以
上説明した実施例は、全ての点に関して単なる例示であ
って制限を行おうとするものではないと理解されるべき
である。従って、本発明の範囲は、以上の説明でなく、
添付の特許請求の範囲によって示される。特許請求の範
囲の均等の意味及び範囲内の全ての変更は、特許請求の
範囲に含まれる。
収縮率のセラミック層を使用することを論じたが、他の
収縮率のセラミックを使用できる。本発明を特にそれら
の実施例を参照して教示したが、当業者は、本発明の精
神及び範囲から逸脱することなく、形態及び詳細に変更
を施すことができるということを理解するであろう。以
上説明した実施例は、全ての点に関して単なる例示であ
って制限を行おうとするものではないと理解されるべき
である。従って、本発明の範囲は、以上の説明でなく、
添付の特許請求の範囲によって示される。特許請求の範
囲の均等の意味及び範囲内の全ての変更は、特許請求の
範囲に含まれる。
【図１】拘束コアを持つ低温共焼成セラミック（ＬＴＣ
Ｃ）の好ましい実施例の側断面図である。
Ｃ）の好ましい実施例の側断面図である。
【図２】拘束コアを持つＬＴＣＣの別の実施例の側断面
図である。
図である。
１０ 拘束コアアッセンブリ １２ 高収縮性層 １４ 低収縮性層 １６ 高収縮性層 ２０、２１ 表面 ２２ 表面 ２４ 外面 ２５ 電極 ２６ 回路線 ２７ 抵抗器 ２８、２９、３０ バイア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ・エヌ・アーンスバーガー アメリカ合衆国インディアナ州46530，グ レンジャー，ティカムセ 50705
Claims (28)
- 【請求項１】 多層低温共焼成セラミックにおいて、 ａ）第１及び第２の高収縮性セラミック層、及び ｂ）前記第１及び第２の高収縮性セラミック層間に配置
された低収縮性セラミック層を有し、焼成後、前記多層
低温セラミックは、少なくとも二つの軸線方向で、前記
低収縮性セラミック層の寸法を持つ、ことを特徴とする
多層低温共焼成セラミック。 - 【請求項２】 少なくとも一つの回路線が、前記第１及
び第２の高収縮性セラミック層の外面に配置されてい
る、請求項１に記載の多層低温共焼成セラミック。 - 【請求項３】 少なくとも一つの回路線が、前記低収縮
性セラミック層の表面に配置されている、請求項１に記
載の多層低温共焼成セラミック。 - 【請求項４】 少なくとも一つの抵抗器が、前記第１及
び第２の高収縮性セラミック層の外面に配置されてい
る、請求項１に記載の多層低温共焼成セラミック。 - 【請求項５】 少なくとも一つの抵抗器が、前記低収縮
性セラミック層の表面に配置されている、請求項１に記
載の多層低温共焼成セラミック。 - 【請求項６】 導電性バイアが、前記第１及び第２の高
収縮性セラミック層と前記低収縮性セラミック層とを通
って延びている、請求項１に記載の多層低温共焼成セラ
ミック。 - 【請求項７】 導電性バイアが、前記第１の高収縮性セ
ラミック層及び前記低収縮性セラミック層を通って延び
ている、請求項１に記載の多層低温共焼成セラミック。 - 【請求項８】 導電性バイアが、前記第１の高収縮性セ
ラミック層を通って延びている、請求項１に記載の多層
低温共焼成セラミック。 - 【請求項９】 前記低収縮性セラミック層は、焼成中、
−１％乃至２．０％収縮する、請求項１に記載の多層低
温共焼成セラミック。 - 【請求項１０】 前記第１及び第２の高収縮性層は、質
量を保存するようにＺ軸方向で収縮し、さらに、Ｘ軸方
向及びＹ軸方向で−１％乃至２．０％収縮する、請求項
１に記載の多層低温共焼成セラミック。 - 【請求項１１】 内部に配置された少なくとも一つのコ
ンデンサーを含む、請求項１に記載の多層低温共焼成セ
ラミック。 - 【請求項１２】 多層低温共焼成セラミックにおいて、 ａ）第１及び第２の低収縮性セラミック層、及び ｂ）前記第１及び第２の低収縮性セラミック層間に配置
された高収縮性セラミック層を有し、焼成後、前記多層
低温セラミックは、少なくとも二つの軸線方向で、前記
低収縮性セラミック層の寸法を持つ、ことを特徴とする
多層低温共焼成セラミック。 - 【請求項１３】 少なくとも一つの回路線が、前記第１
及び第２の低収縮性セラミック層の外面に配置されてい
る、請求項１２に記載の多層低温共焼成セラミック。 - 【請求項１４】 少なくとも一つの回路線が、前記高収
縮性セラミック層の表面に配置されている、請求項１２
に記載の多層低温共焼成セラミック。 - 【請求項１５】 少なくとも一つの抵抗器が、前記第１
及び第２の低収縮性セラミック層の外面に配置されてい
る、請求項１２に記載の多層低温共焼成セラミック。 - 【請求項１６】 少なくとも一つの抵抗器が、前記高収
縮性セラミック層の表面に配置されている、請求項１２
に記載の多層低温共焼成セラミック。 - 【請求項１７】 導電性バイアが、前記第１及び第２の
低収縮性セラミック層と前記高収縮性セラミック層とを
通って延びている、請求項１２に記載の多層低温共焼成
セラミック。 - 【請求項１８】 導電性バイアが、前記第１の低収縮性
セラミック層及び前記高収縮性セラミック層を通って延
びている、請求項１２に記載の多層低温共焼成セラミッ
ク。 - 【請求項１９】 導電性バイアが、前記第１の低収縮性
セラミック層を通って延びている、請求項１２に記載の
多層低温共焼成セラミック。 - 【請求項２０】 前記第１及び第２の低収縮性セラミッ
ク層は、焼成中、−１％乃至２．０％収縮する、請求項
１２に記載の多層低温共焼成セラミック。 - 【請求項２１】 前記高収縮性セラミック層は、焼成中
に質量を保存するようにＺ軸方向で収縮し、さらに、Ｘ
軸方向及びＹ軸方向で−１％乃至２．０％収縮する、請
求項１２に記載の多層低温共焼成セラミック。 - 【請求項２２】 さらに、内部に配置された少なくとも
一つのコンデンサーを含む、請求項１２に記載の多層低
温共焼成セラミック。 - 【請求項２３】 焼成後の収縮性が低い多層低温共焼成
セラミックの製造方法において、 ａ）第１の高収縮性セラミック層を提供する工程と、 ｂ）低収縮性セラミック層を前記第１の高収縮性セラミ
ック層の上に置く工程と、 ｃ）第２の高収縮性セラミック層を前記低収縮性セラミ
ック層の上に置く工程と、 ｄ）前記第１の高収縮性セラミック層、前記低収縮性セ
ラミック層、及び前記第２の高収縮性セラミック層を炉
内で焼成する工程とを含む、焼成後の収縮性が低い多層
低温共焼成セラミックの製造方法。 - 【請求項２４】 ａ）抵抗器、コンデンサー、回路線、
及びバイアを、多層低温共焼成セラミックに置く工程を
更に有する、請求項２３に記載の焼成後の収縮性が低い
多層低温共焼成セラミックの製造方法。 - 【請求項２５】 焼成温度は摂氏７００度乃至摂氏９０
０度である、請求項２３に記載の焼成後の収縮性が低い
多層低温共焼成セラミックの製造方法。 - 【請求項２６】 焼成後の収縮性が低い多層低温共焼成
セラミックの製造方法において、 ａ）第１の低収縮性セラミック層を提供する工程と、 ｂ）高収縮性セラミック層を前記第１の低収縮性セラミ
ック層の上に置く工程と、 ｃ）第２の低収縮性セラミック層を前記高収縮性セラミ
ック層の上に置く工程と、 ｄ）前記第１の低収縮性セラミック層、前記高収縮性セ
ラミック層、及び前記第２の低収縮性セラミック層を炉
内で焼成する工程とを含む、焼成後の収縮性が低い多層
低温共焼成セラミックの製造方法。 - 【請求項２７】 ａ）抵抗器、コンデンサー、回路線、
及びバイアを、多層低温共焼成セラミックに置く工程を
更に有する、請求項２６に記載の焼成後の収縮性が低い
多層低温共焼成セラミックの製造方法。 - 【請求項２８】 焼成温度は摂氏７００度乃至摂氏９０
０度ある、請求項２６に記載の焼成後の収縮性が低い多
層低温共焼成セラミックの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14442998A | 1998-08-31 | 1998-08-31 | |
| US09/144429 | 1998-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000086332A true JP2000086332A (ja) | 2000-03-28 |
Family
ID=22508564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11244611A Pending JP2000086332A (ja) | 1998-08-31 | 1999-08-31 | 拘束コアを持つ低温共焼成セラミック |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0983843A3 (ja) |
| JP (1) | JP2000086332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005640A (ja) * | 2013-06-21 | 2015-01-08 | 日本特殊陶業株式会社 | 多層セラミック基板およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003029166A2 (en) * | 2001-10-01 | 2003-04-10 | Heraeus, Incorporated | Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same |
| CN115872726A (zh) * | 2022-12-15 | 2023-03-31 | 深圳顺络电子股份有限公司 | 一种高温复合共烧陶瓷结构及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102720A (en) * | 1989-09-22 | 1992-04-07 | Cornell Research Foundation, Inc. | Co-fired multilayer ceramic tapes that exhibit constrained sintering |
-
1999
- 1999-08-20 EP EP99306622A patent/EP0983843A3/en not_active Withdrawn
- 1999-08-31 JP JP11244611A patent/JP2000086332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005640A (ja) * | 2013-06-21 | 2015-01-08 | 日本特殊陶業株式会社 | 多層セラミック基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0983843A3 (en) | 2000-08-23 |
| EP0983843A2 (en) | 2000-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205032B1 (en) | Low temperature co-fired ceramic with improved registration | |
| US5439636A (en) | Large ceramic articles and method of manufacturing | |
| JP3294235B2 (ja) | 封止層を有するセラミック基板 | |
| US6711029B2 (en) | Low temperature co-fired ceramic with improved shrinkage control | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2000086332A (ja) | 拘束コアを持つ低温共焼成セラミック | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP2000340955A (ja) | 受動部品内蔵複合多層配線基板およびその製造方法 | |
| JP2933463B2 (ja) | セラミック多層配線基板及びその製造方法 | |
| JPS62196811A (ja) | コンデンサ内蔵型セラミツク基板 | |
| JPH01298796A (ja) | 混成集積回路 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JP4442351B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2003347160A (ja) | 多連型コンデンサ | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| TW200911072A (en) | Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| WO2021108775A1 (en) | Pcb fabrication with dielectric powder or suspension | |
| JPH11135945A (ja) | 多層セラミック基板の製造方法 | |
| JPH08172275A (ja) | 共焼成モジュールを集積化するための層状構造 |