JP2000058707A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2000058707A JP2000058707A JP10230521A JP23052198A JP2000058707A JP 2000058707 A JP2000058707 A JP 2000058707A JP 10230521 A JP10230521 A JP 10230521A JP 23052198 A JP23052198 A JP 23052198A JP 2000058707 A JP2000058707 A JP 2000058707A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor package
- chip
- circuit board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡのルーター外形加工は外形段差が発生
し、生産性が低く、生産コストが高くなる。 【解決手段】 回路基板にＩＣチップをボンディングす
るボンディング工程と、樹脂封止する封止工程と、外部
接続用電極に突起電極であるボール電極を形成するボー
ル付け工程とによりパッケージ集合体を形成し、回路基
板をボール電極を基準にして、ルーター装置の基準型に
固定する固定工程と、エンドミルで外形切削して、単個の
完成半導体パッケージを形成する外形抜き工程とよりな
る半導体パッケージの製造方法である。ＣＳＰとして最
適な製造方法で信頼性及び生産性が優れている。
し、生産性が低く、生産コストが高くなる。 【解決手段】 回路基板にＩＣチップをボンディングす
るボンディング工程と、樹脂封止する封止工程と、外部
接続用電極に突起電極であるボール電極を形成するボー
ル付け工程とによりパッケージ集合体を形成し、回路基
板をボール電極を基準にして、ルーター装置の基準型に
固定する固定工程と、エンドミルで外形切削して、単個の
完成半導体パッケージを形成する外形抜き工程とよりな
る半導体パッケージの製造方法である。ＣＳＰとして最
適な製造方法で信頼性及び生産性が優れている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に係わり、更に詳しくは外部接続用の突起電極
を有する半導体パッケージの製造方法に関するものであ
る。
製造方法に係わり、更に詳しくは外部接続用の突起電極
を有する半導体パッケージの製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
【０００３】先ず、図５、図６に基づいて、従来の半導
体パッケージの製造法の概要を説明する。
体パッケージの製造法の概要を説明する。
【０００４】図５（ａ）の回路基板形成工程は、短冊状
の銅箔積層板に位置決め穴２と回路基板の上面と下面を
電気接続するスルーホール（図示せず）を形成後、銅メ
ッキ層を形成し、ＩＣチップと接続するボンディングパ
ターンと外部端子用電極９を銅をエッチングすることで
形成し、その上にソルダーレジストを形成し、表面に露出
している銅パターン表面に、Ｎｉ−Ａｕメッキ層を形成
し、回路基板１が完成する。
の銅箔積層板に位置決め穴２と回路基板の上面と下面を
電気接続するスルーホール（図示せず）を形成後、銅メ
ッキ層を形成し、ＩＣチップと接続するボンディングパ
ターンと外部端子用電極９を銅をエッチングすることで
形成し、その上にソルダーレジストを形成し、表面に露出
している銅パターン表面に、Ｎｉ−Ａｕメッキ層を形成
し、回路基板１が完成する。
【０００５】図５（ｂ）に示すボンディング工程は、Ｉ
Ｃチップ３を回路基板１上の所定の位置に搭載・固定
し、回路基板１上のボンディングパターンと金ワイヤー
４により、電気接続する。
Ｃチップ３を回路基板１上の所定の位置に搭載・固定
し、回路基板１上のボンディングパターンと金ワイヤー
４により、電気接続する。
【０００６】図５（ｃ）に示す封止工程は、ＩＣチップ
３と金ワイヤー４側の面を封止樹脂５により、樹脂封止
する。
３と金ワイヤー４側の面を封止樹脂５により、樹脂封止
する。
【０００７】図５（ｄ）に示すボール付け工程は、回路
基板１上に形成された外部端子用電極９上に、半田フラ
ックスを塗布し、その上に半田ボールを搭載し、リフロー
することで外部端子としての半田ボール６が形成され
る。
基板１上に形成された外部端子用電極９上に、半田フラ
ックスを塗布し、その上に半田ボールを搭載し、リフロー
することで外部端子としての半田ボール６が形成され
る。
【０００８】図６（ｅ）に示す第１外形抜き工程は、回
路基板１上の位置決め穴２を基準にしてルーター装置上
に固定し、製品が単個になった時、製品が飛び散らない
ように、回路基板１と製品との接続耳１３を残して、エ
ンドミルで切削加工し、第１外形抜き溝１１を形成する。
路基板１上の位置決め穴２を基準にしてルーター装置上
に固定し、製品が単個になった時、製品が飛び散らない
ように、回路基板１と製品との接続耳１３を残して、エ
ンドミルで切削加工し、第１外形抜き溝１１を形成する。
【０００９】図６（ｆ）に示す第２外形抜き工程は、回
路基板１上に形成された第１外形抜き溝１１に対応した
位置決めピン１４を予めルーター装置上に作っておき、
この位置決めピン１４でルーター装置に回路基板１を固
定し、エンドミルで切削加工し、第２外形抜き溝１２を
形成することで、接続耳１３を切断し、単個のＢＧＡパ
ッケージに分離する。以上の工程により単個のＢＧＡパ
ッケージが完成される。
路基板１上に形成された第１外形抜き溝１１に対応した
位置決めピン１４を予めルーター装置上に作っておき、
この位置決めピン１４でルーター装置に回路基板１を固
定し、エンドミルで切削加工し、第２外形抜き溝１２を
形成することで、接続耳１３を切断し、単個のＢＧＡパ
ッケージに分離する。以上の工程により単個のＢＧＡパ
ッケージが完成される。
【００１０】図７は、従来の半導体パッケージの外周ラ
インを表している。外形抜きを２回に分け、行っている
ため、外形抜き溝１１で作られた外周ラインと外形抜き
溝１２で作られた外周ラインに位置ズレが生じるため。
その境界に段差が生じている。
インを表している。外形抜きを２回に分け、行っている
ため、外形抜き溝１１で作られた外周ラインと外形抜き
溝１２で作られた外周ラインに位置ズレが生じるため。
その境界に段差が生じている。
【００１１】
【発明が解決しようとする課題】しかしながら、前述し
た半導体パッケージの製造方法には次のような問題点が
ある。即ち、外形抜き工程が２工程あり、生産性が低
く、コストアップになる。また、各外形抜き工程間に位置
ズレが発生するため、完成半導体パッケージの外周ライ
ンに段差が生じ、外観が悪いと同時に、外形基準の位置
精度が悪い等の問題があった。
た半導体パッケージの製造方法には次のような問題点が
ある。即ち、外形抜き工程が２工程あり、生産性が低
く、コストアップになる。また、各外形抜き工程間に位置
ズレが発生するため、完成半導体パッケージの外周ライ
ンに段差が生じ、外観が悪いと同時に、外形基準の位置
精度が悪い等の問題があった。
【００１２】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、小型携帯機器等に搭載する信
頼性及び生産性に優れた、安価な半導体パッケージの製
造方法を提供するものである。
ものであり、その目的は、小型携帯機器等に搭載する信
頼性及び生産性に優れた、安価な半導体パッケージの製
造方法を提供するものである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体パッケージの製造方法は、Ｉ
Ｃチップを実装した半導体パッケージの製造方法に於い
て、ＩＣチップ実装用のボンディングパターンと外部端
子用電極を形成するための電極パターンとを集合回路基
板面に複数個分配列して形成する回路基板形成工程と、
前記ボンディングパターンと前記ＩＣチップを電気的に
接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封
止する工程と、前記外部接続用電極に突起電極を形成す
る電極形成工程とによりパッケージ集合体を形成し、該
パッケージ集合体の突起電極側面を基準にして該パッケ
ージ集合体を基準型に固定する保持工程と、保持された
パッケージ集合体を切削して単個の完成半導体パッケー
ジを形成する切削工程とからなることを特徴とするもの
である。
に、本発明における半導体パッケージの製造方法は、Ｉ
Ｃチップを実装した半導体パッケージの製造方法に於い
て、ＩＣチップ実装用のボンディングパターンと外部端
子用電極を形成するための電極パターンとを集合回路基
板面に複数個分配列して形成する回路基板形成工程と、
前記ボンディングパターンと前記ＩＣチップを電気的に
接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封
止する工程と、前記外部接続用電極に突起電極を形成す
る電極形成工程とによりパッケージ集合体を形成し、該
パッケージ集合体の突起電極側面を基準にして該パッケ
ージ集合体を基準型に固定する保持工程と、保持された
パッケージ集合体を切削して単個の完成半導体パッケー
ジを形成する切削工程とからなることを特徴とするもの
である。
【００１４】また、前記パッケージ集合体保持工程は、
基準型の一部より減圧法によりなされていることを特徴
とするものである。
基準型の一部より減圧法によりなされていることを特徴
とするものである。
【００１５】また、前記突起電極は、半田バンプである
ことを特徴とするものである。
ことを特徴とするものである。
【００１６】また、前記切削工程は、エンドミルによる
切削で行うことを特徴とするものである。
切削で行うことを特徴とするものである。
【００１７】また、前記完成半導体パッケージの外周面
は、段差の無いことを特徴とするものである。
は、段差の無いことを特徴とするものである。
【００１８】
【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージの製造方法について説明する。図
１、図２は本発明の実施の形態で、突起電極付きの半導
体パッケージの製造工程を示す説明図である。図４は本
発明の実施形態で半田ボールを基準にして回路基板を固
定する基準型の説明図である。図３は本発明の実施の形
態で作られた半導体パッケージの外周ラインを示す説明
図である。従来技術と同一部材は同一符号で示す。
る半導体パッケージの製造方法について説明する。図
１、図２は本発明の実施の形態で、突起電極付きの半導
体パッケージの製造工程を示す説明図である。図４は本
発明の実施形態で半田ボールを基準にして回路基板を固
定する基準型の説明図である。図３は本発明の実施の形
態で作られた半導体パッケージの外周ラインを示す説明
図である。従来技術と同一部材は同一符号で示す。
【００１９】先ず、図１（ａ）の回路基板形成工程、図
１（ｂ）のボンディング工程、図１（ｃ）の封止工程、
図１（ｄ）のボール付け工程は前述の従来技術と同様で
あるので、説明は省略する。
１（ｂ）のボンディング工程、図１（ｃ）の封止工程、
図１（ｄ）のボール付け工程は前述の従来技術と同様で
あるので、説明は省略する。
【００２０】図２（ｅ）に示す固定工程は、回路基板１
に接続された半田ボール６の外周を基準にして、ルータ
ー装置上に作られた基準型７にのせ、回路基板１と基準
型７とで作られた空間を減圧して、回路基板１がルータ
ー装置上に固定される。
に接続された半田ボール６の外周を基準にして、ルータ
ー装置上に作られた基準型７にのせ、回路基板１と基準
型７とで作られた空間を減圧して、回路基板１がルータ
ー装置上に固定される。
【００２１】図２（ｆ）に示す外形抜き工程は、ルータ
ー装置上に固定された回路基板１上に作られたＢＧＡパ
ッケージの外周ラインに沿って、一筆書きの要領で、エ
ンドミルで外周抜き溝８をあけ、単個のＢＧＡパッケー
ジに分離する。以上の工程により単個のＢＧＡパッケー
ジ１０が完成する。
ー装置上に固定された回路基板１上に作られたＢＧＡパ
ッケージの外周ラインに沿って、一筆書きの要領で、エ
ンドミルで外周抜き溝８をあけ、単個のＢＧＡパッケー
ジに分離する。以上の工程により単個のＢＧＡパッケー
ジ１０が完成する。
【００２２】図４（ａ）は、半田ボール６のついた回路
基板１が基準型７に固定された状態の断面図である。基
準型７はパッケージ外形線の内側に配置され、回路基板
１と基準型７で作られた空間を減圧にすることで回路基
板１を固定している。
基板１が基準型７に固定された状態の断面図である。基
準型７はパッケージ外形線の内側に配置され、回路基板
１と基準型７で作られた空間を減圧にすることで回路基
板１を固定している。
【００２３】図４（ｂ）は、Ａ−Ａ‘断面図である。基
準型７の各４辺の内側の側壁は半田ボール６に接してお
り、パッケージの位置を規制していると同時に、エンド
ミルでＢＧＡパッケージが単個に分離されたときのＢＧ
Ａパッケージの動きを抑制し、エンドミルを折ったり、
ＢＧＡパッケージに傷がつくことを防いでいる。
準型７の各４辺の内側の側壁は半田ボール６に接してお
り、パッケージの位置を規制していると同時に、エンド
ミルでＢＧＡパッケージが単個に分離されたときのＢＧ
Ａパッケージの動きを抑制し、エンドミルを折ったり、
ＢＧＡパッケージに傷がつくことを防いでいる。
【００２４】図３は、本発明で作られた外形線を示した
ものである。一筆書きの要領で外形線を切削しているた
め、従来に見られるような切削ラインのずれ等の問題が
生ぜずに切削できるものである。
ものである。一筆書きの要領で外形線を切削しているた
め、従来に見られるような切削ラインのずれ等の問題が
生ぜずに切削できるものである。
【００２５】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージの製造方法によれば、回路基板にＩＣチップを
実装し、封止樹脂で封止して、下面側の外部接続用電極
に突起電極を形成後、突起電極を基準にして基準型に回
路基板を固定した後、切削して単個の半導体パッケージ
を製造することにより、小型携帯機器等に搭載する信頼
性及び生産性の優れた半導体パッケージの製造方法を提
供することが可能である。
ッケージの製造方法によれば、回路基板にＩＣチップを
実装し、封止樹脂で封止して、下面側の外部接続用電極
に突起電極を形成後、突起電極を基準にして基準型に回
路基板を固定した後、切削して単個の半導体パッケージ
を製造することにより、小型携帯機器等に搭載する信頼
性及び生産性の優れた半導体パッケージの製造方法を提
供することが可能である。
【図１】本発明の実施の形態に係わる半導体パッケージ
の製造工程で、回路基板形成工程、ボンディング工程を
示す説明図である。
の製造工程で、回路基板形成工程、ボンディング工程を
示す説明図である。
【図２】本発明の実施の形態に係わる半導体パッケージ
の製造工程で、封止工程、ボール付け工程、固定工程、
外形抜き工程を示す説明図である。
の製造工程で、封止工程、ボール付け工程、固定工程、
外形抜き工程を示す説明図である。
【図３】本発明の実施の形態に関わる半導体パッケージ
の外形線を示す図である。
の外形線を示す図である。
【図４】本発明の実施の形態に関わる固定工程における
基準型と回路基板の関係を示す説明図である。
基準型と回路基板の関係を示す説明図である。
【図５】従来のＢＧＡ製造工程で、回路基板形成工程、
ボンディング工程、封止工程、ボール付け工程を示す説
明図である。
ボンディング工程、封止工程、ボール付け工程を示す説
明図である。
【図６】従来のＢＧＡ製造工程で、第１外形抜き工程、
第２外形抜き工程を示す説明図である。
第２外形抜き工程を示す説明図である。
【図７】従来のＢＧＡパッケージの外形線を示す図であ
る。
る。
１ 回路基板 ２ 位置決め穴 ３ ＩＣチップ ４ 金ワイヤー ５ 封止樹脂 ６ 半田ボール ７ 基準型 ８ 外形抜き溝 ９ 外部端子用電極 １０ フリップチップＢＧＡ １１ 第１外形抜き溝 １２ 第２外形抜き溝 １３ 接続耳 １４ 位置決めピン
Claims (5)
- 【請求項１】 ＩＣチップを実装した半導体パッケージ
の製造方法に於いて、ＩＣチップ実装用のボンディング
パターンと外部端子用電極を形成するための電極パター
ンとを集合回路基板面に複数個分配列して形成する回路
基板形成工程と、前記ボンディングパターンと前記ＩＣ
チップを電気的に接続するＩＣチップ実装工程と、該Ｉ
Ｃチップを樹脂封止する工程と、前記外部接続用電極に
突起電極を形成する電極形成工程とによりパッケージ集
合体を形成し、該パッケージ集合体の突起電極側面を基
準にして該パッケージ集合体を基準型に固定する保持工
程と、保持されたパッケージ集合体を切削して単個の完
成半導体パッケージを形成する切削工程とからなること
を特徴とする半導体パッケージの製造方法。 - 【請求項２】 前記パッケージ集合体保持工程は、基準
型の一部より減圧法によりなされていることを特徴とす
る請求項１記載の半導体パッケージの製造方法。 - 【請求項３】 前記突起電極は、半田バンプであること
を特徴とする請求項１または２記載の半導体パッケージ
の製造方法。 - 【請求項４】 前記切削工程は、エンドミルによる切削
で行うことを特徴とする請求項１〜３記載の半導体パッ
ケージの製造方法。 - 【請求項５】 前記完成半導体パッケージの外周面は、
段差の無いことを特徴とする請求項１〜４記載の半導体
パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230521A JP2000058707A (ja) | 1998-08-17 | 1998-08-17 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230521A JP2000058707A (ja) | 1998-08-17 | 1998-08-17 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058707A true JP2000058707A (ja) | 2000-02-25 |
Family
ID=16909058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10230521A Pending JP2000058707A (ja) | 1998-08-17 | 1998-08-17 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058707A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470173A (zh) * | 2015-12-15 | 2016-04-06 | 上海微电子装备有限公司 | 一种芯片接合系统及方法 |
| WO2019029602A1 (zh) * | 2017-08-10 | 2019-02-14 | 上海微电子装备（集团）股份有限公司 | 半导体制造装置 |
-
1998
- 1998-08-17 JP JP10230521A patent/JP2000058707A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470173A (zh) * | 2015-12-15 | 2016-04-06 | 上海微电子装备有限公司 | 一种芯片接合系统及方法 |
| CN105470173B (zh) * | 2015-12-15 | 2018-08-14 | 上海微电子装备（集团）股份有限公司 | 一种芯片接合系统及方法 |
| WO2019029602A1 (zh) * | 2017-08-10 | 2019-02-14 | 上海微电子装备（集团）股份有限公司 | 半导体制造装置 |
| US11551948B2 (en) | 2017-08-10 | 2023-01-10 | Shanghai Micro Electronics Equipment (Group) Co., Ltd. | Semiconductor manufacturing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781264B2 (en) | Method for fabricating flip-chip semiconductor package with lead frame as chip carrier | |
| US6667190B2 (en) | Method for high layout density integrated circuit package substrate | |
| US7615859B2 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| TWI404148B (zh) | Semiconductor device and manufacturing method thereof | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| JPWO2007083351A1 (ja) | 半導体装置およびその製造方法 | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| US6166443A (en) | Semiconductor device with reduced thickness | |
| US6300685B1 (en) | Semiconductor package | |
| US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JP3250900B2 (ja) | 半導体装置及びその製造方法及びリードフレーム | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| TWI447879B (zh) | 預製導線架與半導體封裝件及預製導線架的製法 | |
| JP2000058707A (ja) | 半導体パッケージの製造方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH05218295A (ja) | 半導体装置 | |
| JPH0817864A (ja) | 半導体パッケ−ジ | |
| JP2005197496A (ja) | 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。 | |
| JPH118330A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |