JP2000058559A

JP2000058559A - 電界効果トランジスタとその製造方法

Info

Publication number: JP2000058559A
Application number: JP10218892A
Authority: JP
Inventors: Hirokazu Fujisawa; 弘和藤沢
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-08-03
Filing date: 1998-08-03
Publication date: 2000-02-25
Anticipated expiration: 2018-08-03
Also published as: JP3097671B2

Abstract

(57)【要約】【課題】ダイレクトバイアホールの端部の微小クラッ
クの発生を抑制した電界効果トランジスタを提供する。【解決手段】電極１の裏面１ａに一対の端部２、２と
この端部２、２間を結ぶ前記電極１に沿って形成された
連結部３とからなるダイレクトバイアホール４をゲート
フィンガー８、８間に形成してなる電界効果トランジス
タ５において、前記端部２の平面形状が円形６の一部を
含む形状７であることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果トランジ
スタとその製造方法に係わり、特に、バイアホール端部
の微小クラックの発生を防止して歩留まりを向上させた
電界効果トランジスタとその製造方法に関する。

【０００２】

【従来の技術】電界効果トランジスタの高性能化への要
求に伴い、ソースのインダクタンスの低減が重要な課題
となっている。通常、電界効果トランジスタの、最外側
に２つのソース電極を設け、その直下にバイアホールを
形成することにより裏面の金電極と導通をとる方法が一
般的によく用いられている。しかし、数１０ＧＨｚ帯で
用いられる電界効果トランジスタの場合には、これでは
まだ十分とは言い難い。

【０００３】更なる高周波化のためには、図５に示すよ
うに、電界効果トランジスタの両脇だけでなく、各ゲー
トフィンガー３１の間に設けられたソース電極３２にバ
イアホールを設けるダイレクトバイアホール３３が注目
されてきている。また、ダイレクトバイアホール３３そ
のもののインダクタンスをさらに低減するため、基板の
厚さを４０〜５０μｍ以下にすることが必要となる場合
もある。

【０００４】一方、マイクロ波帯以上の、超高周波用の
電界効果トランジスタにおいて、通常基板材料として用
いられるＧａＡｓ等の化合物半導体は、その材料的性質
として、もろく割れやすいという欠点がある。このた
め、上記のように、電界効果トランジスタの性能向上の
ために、ダイレクトバイアホールを設け、さらに基板厚
も４０〜５０μｍ程度に薄くすると、組立工程等の熱履
歴を経た後、ＧａＡｓ基板上の特にダイレクトバイアホ
ール３３の端部３３ａ近傍に微小クラック３４が発生し
易くなることが知られている。

【０００５】これは、ＧａＡｓペレットを、金錫等をソ
ルダとしてサブキャリヤにマウントすると、ＧａＡｓ基
板、ソルダ、サブキャリヤの熱膨張係数等の差によっ
て、基板が反ったままでマウントされ、その後、ＧａＡ
ｓ基板の熱履歴を経て、ダイレクトバイアホール端部の
近傍に応力が集中することによって、微小クラックが発
生するもので、しばしば電気特性上、又は信頼性上好ま
しくない結果を引き起こす。この原因は、材料の力学的
定数に違いによるものであり、用いる材料によって程度
は異なるものの、一般的によく用いられる裏面メッキに
金、ソルダとして金錫を用いるハードソルダによるマウ
ントの場合、回避はかなり困難であった。

【０００６】例えば、特開平２−１６２７３５号公報、
或は特開平７−０２２４３５号公報等においては、バイ
アホール内面部にソルダと濡れ性を持たない皮膜を設け
ることにより、マウント後もバイアホール内に空洞部を
保ち、マウント後の応力によって、バイアホール近傍に
発生するクラックの防止を図っている。しかし、ダイレ
クトバイアホール内部が空洞になっていても、その後の
熱履歴によりクラックが発生することがあり、上記公報
に示されている方法が完全な対策とは言い難いのが現状
である。

【０００７】

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、超高周波領域で用
いられる電界効果トランジスタに好適なダイレクトバイ
アホールを現在のウェハー製造プロセスを変更すること
なく提供することを可能にした新規な電界効果トランジ
スタとその製造方法を実現するものである。

【０００８】叉、本発明の他の目的は、ダイレクトバイ
アホール端部に発生する微小クラックの発生を抑制し、
以て、安定な電気的特性を得ると共に、信頼性を向上し
た新規な電界効果トランジスタとその製造方法を実現す
るものである。

【０００９】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる電
界効果トランジスタの第１態様は、電極の裏面に一対の
端部とこの端部間を結ぶ前記電極に沿って形成された連
結部とからなるダイレクトバイアホールをゲートフィン
ガー間に形成してなる電界効果トランジスタにおいて、
前記端部の平面形状が円形の一部を含む形状であること
を特徴とするものであり、叉、第２態様は、前記円形の
直径は、前記連結部の幅より大であるように構成したこ
とを特徴とするものであり、叉、第３態様は、前記ダイ
レクトバイアホールの端部を含めた長さが、前記ゲート
フィンガーの長さより長く、且つ、前記ダイレクトバイ
アホールの円形の一部を含む端部が、前記ゲートフィン
ガーの配列された領域より外側に形成されたことを特徴
とするものである。

【００１０】叉、第４態様は、電極の裏面に一対の端部
とこの端部間を結ぶ前記電極に沿って形成された連結部
とからなるダイレクトバイアホールをゲートフィンガー
間に形成してなる電界効果トランジスタにおいて、前記
端部の平面形状が多角形の一部を含む形状であることを
特徴とするものであり、叉、第５態様は、前記多角形
は、内角が１２０度以上の多角形であることを特徴とす
るものであり、叉、第６態様は、前記多角形の大きさ
は、前記連結部の幅より大であるように構成したことを
特徴とするものであり、叉、第７態様は、前記ダイレク
トバイアホールの端部を含めた長さが、前記ゲートフィ
ンガーより長く、且つ、前記バイアホールの多角形の一
部を含む端部が、前記ゲートフィンガーの配列された領
域より外側に形成されたことを特徴とするものである。

【００１１】叉、第８態様は、前記電極の長さは、ゲー
トフィンガーの長さより長く、且つ、前記ゲートフィン
ガーが配列された領域より外側に形成された電極の幅
は、ゲートフィンガーが配列された領域の幅より大であ
るように形成されたことを特徴とするものであり、叉、
第９態様は、前記電極は、ソース電極であることを特徴
とするものである。

【００１２】叉、本発明に係わる電界効果トランジスタ
の製造方法の態様は、電極の裏面に一対の端部とこの端
部間を結ぶ前記電極に沿って形成された連結部とからな
るダイレクトバイアホールをゲートフィンガー間に形成
してなる電界効果トランジスタの製造方法において、前
記端部の平面形状を円形又は多角形の一部を含む形状に
形成したことを特徴とするものである。

【００１３】

【発明の実施の形態】本発明に係わる電界効果トランジ
スタは、電極の裏面に一対の端部とこの端部間を結ぶ前
記電極に沿って形成された連結部とからなるダイレクト
バイアホールをゲートフィンガー間に形成してなる電界
効果トランジスタにおいて、前記端部の平面形状が円形
の一部を含む形状であるように構成したものである。

【００１４】即ち、本発明の特徴は、特に化合物半導体
を基板材料に用いたダイレクトバイアホールを有する電
界効果トランジスタにおいて、従来のダイレクトバイア
ホールと異なり、ダイレクトバイアホールの端部の形状
を円形状に形成することにある。従来の電界効果トラン
ジスタにおいては、ペレットマウント後に、化合物半導
体基板、ソルダ、サブキャリヤなどの熱膨張係数の違い
によって発生する熱応力により、ダイレクトバイアホー
ルの端部付近に歪みが集中し、これによって基板上に微
小クラックが発生し、電気的特性上、信頼性上の問題を
誘発する大きな要因となっていた。

【００１５】本発明による電界効果トランジスタにおい
ては、ダイレクトバイアホール端部の平面形状は円形状
に形成される。これにより、ダイレクトバイアホール端
部近傍の応力の集中が、ダイレクトバイアホール端部が
矩形状に形成された従来の電界効果トランジスタと比べ
て大幅に緩和され、従来、ペレットマウント或はその後
の熱履歴を経て、ＧａＡｓ基板上のダイレクトバイアホ
ール端部近傍に容易に発生していた微小クラックの発生
が大幅に抑制され、電気的特性上、更に、信頼性上安定
した電界効果トランジスタを提供することが可能とな
る。

【００１６】なお、端部の形状としては、円形の他多角
形に形成しても本発明の目的を達成することができる。

【００１７】

【実施例】以下に、本発明に係わる電界効果トランジス
タとその製造方法の具体例を図面を参照しながら詳細に
説明する。（第１の具体例）図１、２は、本発明に係わる電界効果
トランジスタの第１の具体例の構造を示す図であって、
これらの図には、電極１の裏面１ａに一対の端部２、２
とこの端部２、２間を結ぶ前記電極１に沿って形成され
た連結部３とからなるダイレクトバイアホール４をゲー
トフィンガー８、８間に形成してなる電界効果トランジ
スタ５において、前記端部２の平面形状が円形６の一部
を含む形状７である電界効果トランジスタ５が示され、
叉、前記円形６の直径Ｄは、前記連結部３の幅Ｗより大
であるように構成した電界効果トランジスタ５が示され
ている。

【００１８】なお、８はゲートフィンガー、９はゲート
フィンガー８に接続しているゲートバスバー、１０はド
レイン電極、１３はＧａＡｓ基板、１４はソース電極１
の裏面１ａに設けられた背面電極、１５はサブキャリ
ア、１６はサブキャリア１５にＧａＡｓ基板１３をろう
付けするＡｕＳｎソルダである。以下に、本発明を更に
詳細に説明する。

【００１９】図１は本発明の電界効果トランジスタの第
１の具体例を示すの平面図、図２はその断面形状を示す
図である。図１、２に示された電界効果トランジスタの
ゲートフィンガーの本数は４本で、ダイレクトバイアホ
ール４は電界効果トランジスタ５の中央のソース電極１
下と両脇のソース電極１、１下に形成されている。この
ダイレクトバイアホール４の端部２の平面形状は、従来
のように矩形状ではなく、略円形６状に形成している。
また、その大きさ即ち直径Ｄは、前記ダイレクトバイア
ホール４の短径（幅）Ｗよりも大きく、真上より見る
と、亜鈴とよく似た形状である。

【００２０】本具体例の電界効果トランジスタ５の構造
寸法は、ゲートフィンガー８長が１００μｍ、ゲート幅
は４００μｍ、ダイレクトバイアホール４を挟むゲート
フィンガー８、８間の間隔Ａは５０μｍ、ドレイン電極
１０を挟むゲートフィンガー８、８間の間隔Ｂは１８μ
ｍである。ダイレクトバイアホール４は、短径Ｗが１５
μｍ、ダイレクトバイアホール４の端部２に形成した円
形６の広縁部分迄含めた長径（全長）Ｃが８０μｍ、端
部２の円形部分の大きさは、直径Ｄが２５μｍ相当であ
る。

【００２１】本具体例によるダイレクトバイアホール４
部分の製造方法の概略を次に説明する。まず、所定のウ
ェハー製造プロセス（詳細説明は省く）によって、表面
側よりソース電極１を形成する。ソース電極１の構造
は、最初にチタン／白金／金の３層構造の電極を約０．
５μｍスパッタにより形成した後、厚さ２．５μｍの金
をスパッタによって蒸着する。

【００２２】表面側の製造プロセスの終了後、裏面側よ
り、ＧａＡｓ基板１３を４０μｍの厚さに研磨する。次
に、前記のダイレクトバイアホール４形状の外部をマス
クし、表面側プロセスにて形成したソース電極１の第１
層目の電極金属チタンに達するまで、ＧａＡｓ基板１３
をイオンミリングによって掘り進める。イオンミリング
が表側の電極金属に達し、ダイレクトバイアホール４の
内部及び開口部面積が所定の寸法形状に形成された後、
裏面側全体にチタン／金を計０．５μｍスパッタし、そ
の後１０μｍの厚さの金メッキを行ってダイレクトバイ
アホール４の表側電極１と裏面側金メッキとを電気的に
接続する。その後、さらに各チップに分離することによ
って、本発明によるダイレクトバイアホール４を有する
電界効果トランジスタ５が完成する。

【００２３】なお、上記したダイレクトバイアホール４
形成に関わる表面側及び裏面側での製造プロセスは、従
来のプロセスと全く同様である。一般に、ＧａＡｓペレ
ットを、金錫（ＡｕＳｎ）等をソルダ１６として、サブ
キャリヤ１５等にマウントされる。ＧａＡｓ基板１３、
金メッキ層、ソルダ１６、サブキャリヤ１５等の熱膨張
係数の差によって、ＧａＡｓ基板１３が反ったままでマ
ウントされてしまうため、その後、ＧａＡｓ基板１３が
熱履歴を経ることによって、ダイレクトバイアホール４
の端部２の近傍に微小クラックが発生し易く、電気特性
上、信頼性上好ましくない結果を引き起こす。

【００２４】本具体例による電界効果トランジスタ５に
おいて、微小クラックの発生率は、従来と同様な製造工
程と同様な製造条件によって作製されたにもかかわら
ず、従来と異なって大幅に減少した。本発明によるダイ
レクトバイアホール４を用いた電界効果トランジスタ５
の場合に、微小クラックが減少する要因は、ダイレクト
バイアホール４の端部２近傍における応力の減少による
ものであると考えられ、以下の計算結果がこれを示して
いる。

【００２５】従来例と本発明による効果を比較するた
め、上記の具体例で示したダイレクトバイアホールの平
面図の構造寸法と、従来例のダイレクトバイアホールの
平面図の構造寸法において、ＧａＡｓ基板の中心付近に
形成されたダイレクトバイアホール端部の近傍に発生す
る応力を求め、両者の間に生ずる差を比較した。計算を
簡単化するため、平行に配置された２本のダイレクトバ
イアホールがＧａＡｓ基板の中央に振り分けられて配置
されているとし、実際にチップの中心が５０μｍ反った
状態でマウントされた場合に、チップのｘ方向、および
ｙ方向にそれぞれ発生していると考えられる変位を１μ
ｍ程度とした。ここで、ｘ方向はダイレクトバイアホー
ルの長径と平行な方向であり、ｙ方向はそれに直角の方
向である。

【００２６】応力の計算は境界要素法を用いて行い、従
来形状のダイレクトバイアホールを有する場合と、本発
明によるダイレクトバイアホールの場合とで、１μｍの
変位によってバイアホールの端部近傍に発生する応力を
それぞれ計算し、端部周辺より１μｍ内側の点での主応
力の最大値を求めて比較した。なお、ＧａＡｓ基板のヤ
ング率は８．５ｘ１０１１dyne／ｃｍ²、ポアソン比は
０．３１とした。

【００２７】結果は、ダイレクトバイアホールの端部が
円形状の場合は、矩形状の端部の場合に比較して最大主
応力が約３５％低減され、本発明のダイレクトバイアホ
ール形状の優位性を示すものとなった。なお、主応力の
絶対値そのものは、今回の計算で仮定した条件より重要
な意味は持たないが、矩形状の場合はコーナー部近傍で
最大となり、略１．５ｘ１０１０dyne／ｃｍ²の程度で
あった。（第２の具体例）次に、図３を用いて、本発明の第２の
具体例を説明する。

【００２８】この具体例では、ダイレクトバイアホール
の端部の形状を多角形に形成したものである。そして、
図３には、電極の裏面に、一対の端部とこの端部間を結
ぶ前記電極に沿って形成された連結部とからなるダイレ
クトバイアホールをゲートフィンガー間に形成してなる
電界効果トランジスタにおいて、前記端部の平面形状が
多角形２１の一部を含む形状２２である電界効果トラン
ジスタが示され、叉、前記多角形２１は、内角αが１２
０度以上の多角形である電界効果トランジスタが示さ
れ、叉、前記多角形２１の大きさＥは、前記連結部３の
幅Ｗより大であるように構成した電界効果トランジスタ
が示されている。

【００２９】そして、この場合も、ダイレクトバイアホ
ールの端部の形状を円形状に形成した場合と略同様な効
果を期待することができる。この場合、少なくとも各内
角が１２０度を越える正多角形状とすることが望まし
い。（第３の具体例）次に、図４を用いて、本発明の第３の
具体例を説明する。

【００３０】図４には、ダイレクトバイアホール４の端
部２を含めた全長Ｃが、ゲートフィンガーの長さＦより
長く、且つ、前記ダイレクトバイアホール４の円形６の
一部を含む端部２が、前記ゲートフィンガー８、８、
８、８の配列された領域２３より外側に形成された電界
効果トランジスタ２５が示され、叉、電極１の長さＬは
ゲートフィンガー８の長さＦより長く、且つ、前記ゲー
トフィンガー８が配列された領域２３より外側に形成さ
れた電極の幅Ｍは、ゲートフィンガー８が配列された領
域２３の幅Ｎより大であるように形成された電界効果ト
ランジスタ２５が示されている。

【００３１】以下に、この具体例について更に詳細に説
明する。図４は、この第１の具体例の電界効果トランジ
スタの平面図である。この場合も、前記具体例と同様
に、ゲート本数４本の電界効果トランジスタで、ダイレ
クトバイアホール４は電界効果トランジスタ２５の中央
のソース電極１下と両脇のソース電極１、１下に形成さ
れ、このダイレクトバイアホール４の端部２の平面形状
は、円形６状に形成し、その直径Ｄを前記ダイレクトバ
イアホール４の短径（幅）Ｗよりも大きく形成してい
る。

【００３２】この具体例の電界効果トランジスタ２５の
構造寸法は、ゲートフィンガー８の長さＦは７０μｍ、
ゲート幅は２８０μｍ、ダイレクトバイアホール４を挟
むゲートフィンガー８、８間の間隔Ａは５０μｍ、ドレ
イン電極１０を挟むゲートフィンガー８、８間の間隔Ｂ
が１８μｍである。ダイレクトバイアホール４は、短径
Ｗは１０μｍ、ダイレクトバイアホール４の端部２に形
成した円形６部分の直径Ｄは３０μｍ相当で、この端部
２を含んだ長径（全長）Ｃは１１０μｍである。

【００３３】なお、製造方法は前記の場合と全く同様で
ある。この具体例における電界効果トランジスタ２５の
ダイレクトバイアホール４は、図４より明らかなよう
に、円形６状の端部２の大部分が、４本のゲートフィン
ガー８、８、８、８が配列された領域２３より外部に配
置されていることに特徴がある。これによって、ダイレ
クトバイアホール４の端部２の円形部の直径Ｄを、構造
上より大きくとることが容易となるため、微小クラック
の発生を抑制する効果が更に増すことが期待できる。

【００３４】また、高周波特性上はダイレクトバイアホ
ール４を挟むゲートフィンガー８、８の間隔Ａは狭い方
が良いが、この場合ソース電極１幅の縮小に伴なってバ
イアホール４の開口面積が縮小することによるバイアホ
ール４の形成上の困難さが増加し、製造上の歩留まり低
下が避けられない。しかし、本具体例のような構造にす
ることによって、ダイレクトバイアホール４を挟むフィ
ンガー８、８の間隔Ａを狭くした場合も、バイアホール
４の端部２の円形６の直径Ｄを第１の具体例より大きく
形成することができるため、バイアホール４全体の開口
面積の減少を少なくすることが可能となり、加工上の困
難さを軽減することができる。

【００３５】

【発明の効果】本発明に係わる電界効果トランジスタと
その製造方法は、上述のように構成したので、ダイレク
トバイアホールの端部の微小クラックの発生を抑制する
ことができるから、電気的性能も安定し、更に、信頼性
も向上する。叉、歩留まりも向上する。

【００３６】叉、第２の具体例の構造によれば、所定の
インダクタンスを維持しつつ、電界効果トランジスタの
活性領域とダイレクトバイアホールのエッジ部分との距
離を大きくすることが可能であるから、活性領域とクラ
ックとの遭遇する確率を小さくすることができ、所定の
高周波特性を確保しながら、クラックの影響を少なくす
ることができるという優れた効果を有する。

【００３７】しかも、構成が簡単であるから実施も容易
であるなど優れた特徴を有する。

【図面の簡単な説明】

【図１】本発明に係わる電界効果トランジスタの第１の
具体例の電極配置とバイアホールの形状を示す平面図で
ある。

【図２】本発明に係わる電界効果トランジスタのバイア
ホールを含む断面図である。

【図３】第２の具体例を示す図であって、バイアホール
の端部の他の形状を示す図である。

【図４】本発明の第３の具体例を示す図である。

【図５】従来技術を示す図である。

【符号の説明】

１ソース電極１ａソース電極の裏面２端部３連結部４ダイレクトバイアホール５、２５電界効果トランジスタ６円形８ゲートフィンガー９ゲートバス１０ドレイン電極１３ＧａＡｓ基板１４背面電極１５サブキャリア１６ＡｓＳｎソルダ２１多角形２３ゲートフィンガーが配列された領域Ａバイアホールを挟むゲートフィンガーの間隔Ｂドレイン電極を挟むゲートフィンガーの間隔Ｃバイアホールの全長（長径）Ｄ端部の円形の直径Ｅ多角形の大きさＦゲートフィンガーの長さＬソース電極の長さＭゲートフィンガーが配列された領域より外側に形
成さた電極の幅Ｗ連結部の幅（短径） α 多角形の内角

Claims

【特許請求の範囲】

【請求項１】電極の裏面に一対の端部とこの端部間を
結ぶ前記電極に沿って形成された連結部とからなるダイ
レクトバイアホールをゲートフィンガー間に形成してな
る電界効果トランジスタにおいて、前記端部の平面形状
が円形の一部を含む形状であることを特徴とする電界効
果トランジスタ。
【請求項２】前記円形の直径は、前記連結部の幅より
大であるように構成したことを特徴とする請求項１記載
の電界効果トランジスタ。
【請求項３】前記ダイレクトバイアホールの端部を含
めた長さが、前記ゲートフィンガーの長さより長く、且
つ、前記ダイレクトバイアホールの円形の一部を含む端
部が、前記ゲートフィンガーの配列された領域より外側
に形成されたことを特徴とする請求項１又は２記載の電
界効果トランジスタ。
【請求項４】電極の裏面に一対の端部とこの端部間を
結ぶ前記電極に沿って形成された連結部とからなるダイ
レクトバイアホールをゲートフィンガー間に形成してな
る電界効果トランジスタにおいて、前記端部の平面形状が多角形の一部を含む形状であるこ
とを特徴とする電界効果トランジスタ。
【請求項５】前記多角形は、内角が１２０度以上の多
角形であることを特徴とする請求項４記載の電界効果ト
ランジスタ。
【請求項６】前記多角形の大きさは、前記連結部の幅
より大であるように構成したことを特徴とする請求項４
又は５記載の電界効果トランジスタ。
【請求項７】前記ダイレクトバイアホールの端部を含
めた長さが、前記ゲートフィンガーより長く、且つ、前
記バイアホールの多角形の一部を含む端部が、前記ゲー
トフィンガーの配列された領域より外側に形成されたこ
とを特徴とする請求項４乃至６の何れかに記載の電界効
果トランジスタ。
【請求項８】前記電極の長さは、ゲートフィンガーの
長さより長く、且つ、前記ゲートフィンガーが配列され
た領域より外側に形成された電極の幅は、ゲートフィン
ガーが配列された領域の幅より大であるように形成され
たことを特徴とする請求項１乃至７の何れかに記載の電
界効果トランジスタ。
【請求項９】前記電極は、ソース電極であることを特
徴とする請求項１乃至８の何れかに記載の電界効果トラ
ンジスタ。
【請求項１０】電極の裏面に一対の端部とこの端部間
を結ぶ前記電極に沿って形成された連結部とからなるダ
イレクトバイアホールをゲートフィンガー間に形成して
なる電界効果トランジスタの製造方法において、前記端
部の平面形状を円形又は多角形の一部を含む形状に形成
したことを特徴とする電界効果トランジスタの製造方
法。