JP2000049204A - 半導体デバイス内の誘電体層厚さの光学的測定方法及び装置 - Google Patents
半導体デバイス内の誘電体層厚さの光学的測定方法及び装置Info
- Publication number
- JP2000049204A JP2000049204A JP11180809A JP18080999A JP2000049204A JP 2000049204 A JP2000049204 A JP 2000049204A JP 11180809 A JP11180809 A JP 11180809A JP 18080999 A JP18080999 A JP 18080999A JP 2000049204 A JP2000049204 A JP 2000049204A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- dielectric layer
- light
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000003287 optical effect Effects 0.000 title claims abstract description 22
- 238000005259 measurement Methods 0.000 title abstract description 10
- 239000003989 dielectric material Substances 0.000 title abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 230000009977 dual effect Effects 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005305 interferometry Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ダマシン金属配線上の誘電体層の厚さを測定
する。 【解決手段】 半導体デバイス構造体上に第１の金属層
を形成し、第１金属層上に第２の金属層を形成し、第２
金属層上に誘電体層を形成する。該構造体に光を照射
し、誘電体層表面と第２金属層表面からの反射光の作り
出す干渉縞に基づいて誘電体層の厚さを測定する。
する。 【解決手段】 半導体デバイス構造体上に第１の金属層
を形成し、第１金属層上に第２の金属層を形成し、第２
金属層上に誘電体層を形成する。該構造体に光を照射
し、誘電体層表面と第２金属層表面からの反射光の作り
出す干渉縞に基づいて誘電体層の厚さを測定する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
し、より詳細には金属その他の反射性材料上の誘電体層
の厚さを光学的に測定する方法と装置に関する。
し、より詳細には金属その他の反射性材料上の誘電体層
の厚さを光学的に測定する方法と装置に関する。
【０００２】
【従来の技術】半導体デバイスではダマシンメタリゼー
ションを利用して様々な導電路が形成される。半導体メ
モリデバイスにおいては、素子間の接続がダマシン又は
デュアルダマシン層により形成される場合がある。ダマ
シン層はその上に堆積される誘電体層を測定するための
反射表面として使用される。
ションを利用して様々な導電路が形成される。半導体メ
モリデバイスにおいては、素子間の接続がダマシン又は
デュアルダマシン層により形成される場合がある。ダマ
シン層はその上に堆積される誘電体層を測定するための
反射表面として使用される。
【０００３】ダマシン又はデュアルダマシン技術により
特定の層が形成される場合、最大線幅はデザインルール
により約１〜５ミクロンの値に制限される。これは、化
学的機械的研磨（ＣＭＰ）により金属配線にへこみ（デ
ィッシング）が生ずるからである。
特定の層が形成される場合、最大線幅はデザインルール
により約１〜５ミクロンの値に制限される。これは、化
学的機械的研磨（ＣＭＰ）により金属配線にへこみ（デ
ィッシング）が生ずるからである。
【０００４】図１には、誘電体層１６のトレンチ１２内
に形成された金属配線１０を有した公知のメモリデバイ
スが示されている。金属配線１０上には別の誘電体層１
４が堆積されており、この誘電体層１４の厚さを測定す
ることが必要である。半導体デバイス内の各層の厚さの
測定は多くの場合光学的干渉方法により行われる。図２
に示すように、光（矢印Ａ）が層２２の表面２０に入射
する。光の一部は反射され、一部は層２０を透過する。
透過光は層２２を通過し、界面２４に達する。そして、
光は部分的に反射され、部分的に透過する。表面２０と
界面２４それぞれからの反射光Ｂ及びＣは波長が等しく
平行であるので、干渉縞が得られ、位相のずれ、その他
の物理特性を測定できる。適当な特性が分かれば、層２
２の厚さを知ることができる。
に形成された金属配線１０を有した公知のメモリデバイ
スが示されている。金属配線１０上には別の誘電体層１
４が堆積されており、この誘電体層１４の厚さを測定す
ることが必要である。半導体デバイス内の各層の厚さの
測定は多くの場合光学的干渉方法により行われる。図２
に示すように、光（矢印Ａ）が層２２の表面２０に入射
する。光の一部は反射され、一部は層２０を透過する。
透過光は層２２を通過し、界面２４に達する。そして、
光は部分的に反射され、部分的に透過する。表面２０と
界面２４それぞれからの反射光Ｂ及びＣは波長が等しく
平行であるので、干渉縞が得られ、位相のずれ、その他
の物理特性を測定できる。適当な特性が分かれば、層２
２の厚さを知ることができる。
【０００５】図３において、上述のように線幅は約１〜
５ミクロンに制限される。これは、ＣＭＰによりディッ
シングが増加するからである。ディッシングは図３にお
いて金属配線３２の弧状の上面３０により示されてい
る。図３、４から分かるように、線幅が大きいほどディ
ッシングも大きくなる。図３は線幅の小さい金属配線３
２の場合であり、図４は線幅が大きい金属配線３４の場
合である。最悪の場合、金属配線３６の断面が図４に示
すように、ダマシン金属配線の中央部分３８から全ての
金属が除去された状態となる。
５ミクロンに制限される。これは、ＣＭＰによりディッ
シングが増加するからである。ディッシングは図３にお
いて金属配線３２の弧状の上面３０により示されてい
る。図３、４から分かるように、線幅が大きいほどディ
ッシングも大きくなる。図３は線幅の小さい金属配線３
２の場合であり、図４は線幅が大きい金属配線３４の場
合である。最悪の場合、金属配線３６の断面が図４に示
すように、ダマシン金属配線の中央部分３８から全ての
金属が除去された状態となる。
【０００６】ディッシングから生ずる問題として、いか
にして上述のように光学的手段によりダマシン金属上に
堆積された誘電体層の厚さを測定するかという問題があ
る。反応性イオンエッチングが可能な金属（即ちダマシ
ン金属以外）の場合、通常５０〜１００ミクロンの大き
なフィールドに対して光学的干渉測定方法が使用され
る。同様の光学的測定方法はダマシン又はデュアルダマ
シン金属には使用できない。なぜなら、深さ５００ｎｍ
のトレンチにおいて線幅が１０ミクロンを超えると、ダ
マシン金属はＣＭＰによりほとんど完全に除去されてし
まうからである。
にして上述のように光学的手段によりダマシン金属上に
堆積された誘電体層の厚さを測定するかという問題があ
る。反応性イオンエッチングが可能な金属（即ちダマシ
ン金属以外）の場合、通常５０〜１００ミクロンの大き
なフィールドに対して光学的干渉測定方法が使用され
る。同様の光学的測定方法はダマシン又はデュアルダマ
シン金属には使用できない。なぜなら、深さ５００ｎｍ
のトレンチにおいて線幅が１０ミクロンを超えると、ダ
マシン金属はＣＭＰによりほとんど完全に除去されてし
まうからである。
【０００７】光学的測定方法を使用するためには、約２
０〜３０ミクロンの金属線幅が必要である。金属配線を
５ミクロン程度の幅の細いストライプに分割し、ディッ
シングに対する耐性を持たせフィールド幅を増大させる
試みはこれまでのところ成功していない。そのようなス
トライプは光学干渉縞を乱してしまうため、誘電体厚さ
の測定精度が低下してしまうからである。
０〜３０ミクロンの金属線幅が必要である。金属配線を
５ミクロン程度の幅の細いストライプに分割し、ディッ
シングに対する耐性を持たせフィールド幅を増大させる
試みはこれまでのところ成功していない。そのようなス
トライプは光学干渉縞を乱してしまうため、誘電体厚さ
の測定精度が低下してしまうからである。
【０００８】
【発明が解決しようとする課題】本発明の課題は、ダマ
シン金属上の誘電体層の厚さを測定する方法及び装置を
提供することである。
シン金属上の誘電体層の厚さを測定する方法及び装置を
提供することである。
【０００９】
【課題を解決するための手段】本発明の光学的層厚測定
方法によれば、半導体デバイス構造体上に第１の金属層
が形成され、第１金属層上に第２の金属層が形成され、
第２金属層上に誘電体層が形成され、該構造体に光を照
射することにより誘電体層の表面及び第２金属層の表面
から光を反射させ、該反射光から生ずる干渉縞に基づい
て誘電体層の厚さが測定される。
方法によれば、半導体デバイス構造体上に第１の金属層
が形成され、第１金属層上に第２の金属層が形成され、
第２金属層上に誘電体層が形成され、該構造体に光を照
射することにより誘電体層の表面及び第２金属層の表面
から光を反射させ、該反射光から生ずる干渉縞に基づい
て誘電体層の厚さが測定される。
【００１０】有利な実施の形態として、第２金属層はダ
マシン又はデュアルダマシンプロセスにより形成され
る。第２金属層は約２０ミクロン又はそれ以上の幅の金
属配線を含む。第２金属層を形成するステップでは、上
面が弓形に形成された第２の金属層が形成される。第１
金属層は接点やバイアホールを含む。光波長は約２００
ｎｍ〜約８００ｎｍである。
マシン又はデュアルダマシンプロセスにより形成され
る。第２金属層は約２０ミクロン又はそれ以上の幅の金
属配線を含む。第２金属層を形成するステップでは、上
面が弓形に形成された第２の金属層が形成される。第１
金属層は接点やバイアホールを含む。光波長は約２００
ｎｍ〜約８００ｎｍである。
【００１１】別の実施の形態では、半導体デバイス内の
金属上に形成された誘電体層の厚さを測定する方法が提
供される。この方法によれば、基板上部に、該基板の作
用領域に対する金属接続部を含む第１の層が配設され、
第１層上に第１の誘電体層が形成される。第１誘電体層
内には、前記金属接続部に対応するトレンチがエッチン
グされ、トレンチ内に金属を堆積することにより金属配
線が形成される。該金属配線を研磨した後、金属配線と
第１誘電体層上に第２の誘電体層が堆積される。そして
金属接続部に光を照射し、第２誘電体層表面と金属配線
表面から反射された光により生ずる干渉縞に基づいて第
２誘電体層の厚さが測定される。
金属上に形成された誘電体層の厚さを測定する方法が提
供される。この方法によれば、基板上部に、該基板の作
用領域に対する金属接続部を含む第１の層が配設され、
第１層上に第１の誘電体層が形成される。第１誘電体層
内には、前記金属接続部に対応するトレンチがエッチン
グされ、トレンチ内に金属を堆積することにより金属配
線が形成される。該金属配線を研磨した後、金属配線と
第１誘電体層上に第２の誘電体層が堆積される。そして
金属接続部に光を照射し、第２誘電体層表面と金属配線
表面から反射された光により生ずる干渉縞に基づいて第
２誘電体層の厚さが測定される。
【００１２】別の実施の形態では、金属配線はダマシン
ないしデュアルダマシン構造を有する。半導体デバイス
はメモリチップにより構成され、金属配線はワード線又
はビット線により構成され、約２０ミクロン又はそれ以
上の線幅を有する。金属配線を研磨するステップでは、
金属上面が弓形に形成される。金属接続部は接点又はバ
イアホールであり、光波長は約２００ｎｍ〜約８００ｎ
ｍである。
ないしデュアルダマシン構造を有する。半導体デバイス
はメモリチップにより構成され、金属配線はワード線又
はビット線により構成され、約２０ミクロン又はそれ以
上の線幅を有する。金属配線を研磨するステップでは、
金属上面が弓形に形成される。金属接続部は接点又はバ
イアホールであり、光波長は約２００ｎｍ〜約８００ｎ
ｍである。
【００１３】本発明によればまた、層厚を光学的に測定
する装置が提供される。この装置に使用される半導体デ
バイスは第１金属層、第１金属層上に形成された第２金
属層、及び第２金属層上に形成された誘電体層を有し、
前記第２金属層は上面が弓形に形成されている。この装
置は光照射手段及び受光手段を有する。光は半導体デバ
イスに照射され、誘電体層表面及び第２金属層表面から
の反射光が作り出す干渉縞に基づいて誘電体層の厚さが
測定される。
する装置が提供される。この装置に使用される半導体デ
バイスは第１金属層、第１金属層上に形成された第２金
属層、及び第２金属層上に形成された誘電体層を有し、
前記第２金属層は上面が弓形に形成されている。この装
置は光照射手段及び受光手段を有する。光は半導体デバ
イスに照射され、誘電体層表面及び第２金属層表面から
の反射光が作り出す干渉縞に基づいて誘電体層の厚さが
測定される。
【００１４】この装置の別の実施例では、光照射手段及
び受光手段がそれぞれ光源及び光センサにより構成され
る。光源から光が誘電体層表面に対して所定の角度で照
射され、光センサにより半導体デバイスからの反射光の
光強度が測定される。使用される光は約２００ｎｍ〜約
８００ｎｍの波長を有する。半導体デバイスはメモリチ
ップにより構成される。
び受光手段がそれぞれ光源及び光センサにより構成され
る。光源から光が誘電体層表面に対して所定の角度で照
射され、光センサにより半導体デバイスからの反射光の
光強度が測定される。使用される光は約２００ｎｍ〜約
８００ｎｍの波長を有する。半導体デバイスはメモリチ
ップにより構成される。
【００１５】
【発明の実施の形態】以下の説明において、同様の部材
ないし要素は同様の参照番号により参照される。図５に
は半導体デバイス１００の一部が示されている。半導体
デバイス１００はデバイス層１０２を有する。デバイス
層１０２は基板と、トレンチキャパシタ等のキャパシタ
やＦＥＴ等のトランジスタ素子から構成される。これら
の素子は１つ又は複数のドープされた拡散領域を利用し
て、公知の半導電性を得ている。
ないし要素は同様の参照番号により参照される。図５に
は半導体デバイス１００の一部が示されている。半導体
デバイス１００はデバイス層１０２を有する。デバイス
層１０２は基板と、トレンチキャパシタ等のキャパシタ
やＦＥＴ等のトランジスタ素子から構成される。これら
の素子は１つ又は複数のドープされた拡散領域を利用し
て、公知の半導電性を得ている。
【００１６】デバイス層１０２上には誘電体層１０４が
形成されている。誘電体層１０４は公知のプロセスによ
りパターン化され、該誘電体層内にはホール又はトレン
チ１０６が好適にはエッチングプロセスにより形成され
る。ホール１０６は、好適には金属等の導電性材料によ
り充填され、バイアホールないしコンタクト１０８が形
成される。バイアホール１０８は拡散領域と、上層部の
金属層への導通路として機能し、それによってデバイス
層１０２上の素子の作動又はアクセスを可能とする。バ
イアホール１０８は誘電体層１０４の上部に金属層を堆
積させることにより形成される。金属層はその後エッチ
ングまたは研磨により所定の高さに形成される。
形成されている。誘電体層１０４は公知のプロセスによ
りパターン化され、該誘電体層内にはホール又はトレン
チ１０６が好適にはエッチングプロセスにより形成され
る。ホール１０６は、好適には金属等の導電性材料によ
り充填され、バイアホールないしコンタクト１０８が形
成される。バイアホール１０８は拡散領域と、上層部の
金属層への導通路として機能し、それによってデバイス
層１０２上の素子の作動又はアクセスを可能とする。バ
イアホール１０８は誘電体層１０４の上部に金属層を堆
積させることにより形成される。金属層はその後エッチ
ングまたは研磨により所定の高さに形成される。
【００１７】バイアホール１０８を形成後、誘電体層１
１０が誘電体層１０４とバイアホール１０８上に堆積さ
れる。誘電体層１１０はトレンチ１１２を形成するよう
にパターン化・エッチングされる。トレンチ１１２内及
び誘電体層１１０の表面上には導電層が堆積される。導
電層は、金属配線等の導電構造体１１４を形成し、半導
体デバイス１００上の素子、又はバイアホール１０８を
介してチップ外部のデバイスに対する導電路を構成す
る。より詳細には金属配線は例えば半導体メモリデバイ
スのワード線やビット線を構成する。導電構造体１１４
は好適にはダマシン金属又はデュアルダマシン金属であ
る。ダマシン及びデュアルダマシン金属はＴｉ，Ｗ，Ｃ
ｕ，Ｔａ，ＴａＮ，ＴｉＮ又はこれらの組み合わせを含
むことができる。ダマシン金属の堆積はＣＶＤ法、ＰＶ
Ｄ法、メッキ技術等により行われる。ダマシンプロセス
においては、まず誘電体材料等が堆積され、堆積材料内
にトレンチが形成され、トレンチ内に金属が堆積され
る。公知のように、主金属材料の前にライナー材を堆積
することもできる。
１０が誘電体層１０４とバイアホール１０８上に堆積さ
れる。誘電体層１１０はトレンチ１１２を形成するよう
にパターン化・エッチングされる。トレンチ１１２内及
び誘電体層１１０の表面上には導電層が堆積される。導
電層は、金属配線等の導電構造体１１４を形成し、半導
体デバイス１００上の素子、又はバイアホール１０８を
介してチップ外部のデバイスに対する導電路を構成す
る。より詳細には金属配線は例えば半導体メモリデバイ
スのワード線やビット線を構成する。導電構造体１１４
は好適にはダマシン金属又はデュアルダマシン金属であ
る。ダマシン及びデュアルダマシン金属はＴｉ，Ｗ，Ｃ
ｕ，Ｔａ，ＴａＮ，ＴｉＮ又はこれらの組み合わせを含
むことができる。ダマシン金属の堆積はＣＶＤ法、ＰＶ
Ｄ法、メッキ技術等により行われる。ダマシンプロセス
においては、まず誘電体材料等が堆積され、堆積材料内
にトレンチが形成され、トレンチ内に金属が堆積され
る。公知のように、主金属材料の前にライナー材を堆積
することもできる。
【００１８】導電層はＣＭＰ法により誘電体層１１０表
面から除去される。このプロセスにより、図５に示すよ
うに、導電構造体１１４内にディッシングが生ずる。
面から除去される。このプロセスにより、図５に示すよ
うに、導電構造体１１４内にディッシングが生ずる。
【００１９】図６において、誘電体層１１６が導電構造
体１１４と誘電体層１１０上に堆積される。誘電体層１
１６は好適にはＴＥＯＳや酸化シラン等の酸化シリコン
を含む。誘電体層１１６は堆積により導電構造体１１４
の形状に従う。すなわち、誘電体層１１６は半導体デバ
イス１００上において均一の厚さを有する。
体１１４と誘電体層１１０上に堆積される。誘電体層１
１６は好適にはＴＥＯＳや酸化シラン等の酸化シリコン
を含む。誘電体層１１６は堆積により導電構造体１１４
の形状に従う。すなわち、誘電体層１１６は半導体デバ
イス１００上において均一の厚さを有する。
【００２０】図７において、誘電体層１１６が均一な厚
さを有していることを利用して、本発明の方法に従った
光学的干渉測定を行うことができる。ディッシングによ
り不均一となった導電構造体の表面を利用する場合に較
べて、より大きなフィールド深度を使用することによ
り、入射光を反射するための金属を確実に残すことがで
きる。光学的干渉測定に使用するフィールド深度は矢印
Ｄで示された光を含む。この光は誘電体層１１６に入射
し、矢印Ｅで示すように屈折され、一部は矢印Ｆで示す
ように反射される。誘電体層１１６に入射した光はバイ
アホール１０８の深さまで達する。バイアホール１０
８、又は導電構造体１１４のバイアホール１０８に近い
部分からの反射光は矢印Ｈで示されている。後者すなわ
ち導電構造体１１４のバイアホール１０８に近い部分か
らの反射はディッシングがバイアホール１０８には達し
ていない場合に生ずる。ＦとＨで示される光は互いに干
渉して干渉縞を形成し、それに基づいて誘電体層１１６
の深さを測定できる。好適な実施例では、光は約２００
〜８００ｎｍ、より好適には７００ｎｍ〜８００ｎｍ程
度の波長を有する。使用する光は単波長でも、又はある
範囲内の波長でもよい。上述のように、測定を行うため
のフィールド幅は約２０〜３０ミクロンである。従っ
て、ディッシングを低減するために線幅を制限していた
デザインルールは最早重要でなくなる。さらに、ディッ
シングの生じたダマシン又はデュアルダマシン金属配線
等の金属配線上の誘電体層に対して正確な光学的干渉測
定を行うことができる。図８には、誘電体層の厚さを測
定する装置２００が示されている。光学測定装置２０２
は光源２０４と、半導体デバイス１００からの反射光の
強度フィールドを測定するための光センサ２０６を有す
る。光源２０４は、光が部分的に反射され部分的に透過
するよう、臨界角度を超えない角度で光を照射する。透
過光はバイアホール１０８の深さまで進行し、上述のよ
うに反射される。反射光は位置によって変化する強度フ
ィールドを作る。干渉縞内の（光の波長の倍数である）
フリンジを数えることにより、誘電体層１１６の厚さを
測定することができる。光学的測定ではその他の技術も
使用できる。強度フィールドを得る際に、プロセッサ２
０８を使用して反射光の強度データを処理することがで
きる。光学的測定デバイスは公知の干渉計式厚さ測定器
具を含む。
さを有していることを利用して、本発明の方法に従った
光学的干渉測定を行うことができる。ディッシングによ
り不均一となった導電構造体の表面を利用する場合に較
べて、より大きなフィールド深度を使用することによ
り、入射光を反射するための金属を確実に残すことがで
きる。光学的干渉測定に使用するフィールド深度は矢印
Ｄで示された光を含む。この光は誘電体層１１６に入射
し、矢印Ｅで示すように屈折され、一部は矢印Ｆで示す
ように反射される。誘電体層１１６に入射した光はバイ
アホール１０８の深さまで達する。バイアホール１０
８、又は導電構造体１１４のバイアホール１０８に近い
部分からの反射光は矢印Ｈで示されている。後者すなわ
ち導電構造体１１４のバイアホール１０８に近い部分か
らの反射はディッシングがバイアホール１０８には達し
ていない場合に生ずる。ＦとＨで示される光は互いに干
渉して干渉縞を形成し、それに基づいて誘電体層１１６
の深さを測定できる。好適な実施例では、光は約２００
〜８００ｎｍ、より好適には７００ｎｍ〜８００ｎｍ程
度の波長を有する。使用する光は単波長でも、又はある
範囲内の波長でもよい。上述のように、測定を行うため
のフィールド幅は約２０〜３０ミクロンである。従っ
て、ディッシングを低減するために線幅を制限していた
デザインルールは最早重要でなくなる。さらに、ディッ
シングの生じたダマシン又はデュアルダマシン金属配線
等の金属配線上の誘電体層に対して正確な光学的干渉測
定を行うことができる。図８には、誘電体層の厚さを測
定する装置２００が示されている。光学測定装置２０２
は光源２０４と、半導体デバイス１００からの反射光の
強度フィールドを測定するための光センサ２０６を有す
る。光源２０４は、光が部分的に反射され部分的に透過
するよう、臨界角度を超えない角度で光を照射する。透
過光はバイアホール１０８の深さまで進行し、上述のよ
うに反射される。反射光は位置によって変化する強度フ
ィールドを作る。干渉縞内の（光の波長の倍数である）
フリンジを数えることにより、誘電体層１１６の厚さを
測定することができる。光学的測定ではその他の技術も
使用できる。強度フィールドを得る際に、プロセッサ２
０８を使用して反射光の強度データを処理することがで
きる。光学的測定デバイスは公知の干渉計式厚さ測定器
具を含む。
【図１】公知の半導体デバイスの断面図である。
【図２】公知の光学的測定方法を説明するための層断面
図である。
図である。
【図３】公知の半導体デバイスの断面図であり、線幅の
小さい金属配線の研磨後の状態を示している。
小さい金属配線の研磨後の状態を示している。
【図４】公知の半導体デバイスの断面図であり、研磨に
より中心部が除去された状態の金属配線を示している。
より中心部が除去された状態の金属配線を示している。
【図５】本発明の実施例における半導体デバイスの断面
図であり、研磨後のディッシングされた金属配線を示す
図である。
図であり、研磨後のディッシングされた金属配線を示す
図である。
【図６】本発明の実施例において誘電体層が配設された
後の図５の半導体デバイスの断面図である。
後の図５の半導体デバイスの断面図である。
【図７】本発明に従って誘電体層の厚さを測定するため
の光の反射及び屈折を示す、図６の半導体デバイスの断
面図である。
の光の反射及び屈折を示す、図６の半導体デバイスの断
面図である。
【図８】本発明により誘電体層の厚さを測定するための
装置の断面図である。
装置の断面図である。
１０、３２ 金属配線 １２、１０６、１１２ トレンチ １４、１６、１０４、１１０、１１６ 誘電体層 １００ 半導体デバイス １０２ デバイス層 １０８ バイアホールないしコンタクト １１４ 導電性構造体 ２００ 誘電体層厚測定装置 ２０２ 光学的測定装置 ２０４ 光源 ２０６ 光センサ ２０８ プロセッサ
Claims (20)
- 【請求項１】 光学的に層の厚さを測定する方法におい
て、 半導体デバイス構造体上に第１の金属層を形成し、 第１金属層上に第２の金属層を形成し、 第２金属層上に誘電体層を形成し、 前記構造体に光を照射するステップを有し、誘電体層表
面と第２金属層表面からの反射光により形成された干渉
縞から誘電体層の厚さを測定することを特徴とする層厚
測定方法。 - 【請求項２】 第２金属層がダマシン金属である、請求
項１記載の方法。 - 【請求項３】 第２金属層がデュアルダマシン金属であ
る、請求項１記載の方法。 - 【請求項４】 第２金属層が金属配線を含む、請求項１
記載の方法。 - 【請求項５】 金属配線が約２０ミクロン又はそれ以上
の幅を有する、請求項４記載の方法。 - 【請求項６】 第２金属層を形成するステップにおい
て、上面が弓形の第２の金属層が形成される、請求項１
記載の方法。 - 【請求項７】 第１金属層がコンタクトとバイアホール
のいずれかを含む、請求項１記載の方法。 - 【請求項８】 光の波長が約２００ｎｍ〜約８００ｎｍ
である、請求項１記載の方法。 - 【請求項９】 半導体デバイス内の金属上に形成された
誘電体層の厚さを測定する方法において、 基板上に、該基板の作用領域への金属接続部を含む第１
の層を形成し、 第１層上に第１の誘電体層を形成し、 第１誘電体層内に、前記金属接続部に実質的に一致する
ようなトレンチをエッチングにより形成し、 トレンチ内に金属を堆積することにより金属配線を形成
し、 金属を研磨し、 金属と第１誘電体層上に第２の誘電体層を堆積し、 金属配線上に光を照射するステップを有し、 第２誘電体層と金属配線の各表面からの反射光の干渉縞
から第２誘電体層の厚さを測定するよう構成した方法。 - 【請求項１０】 金属がダマシン金属又はデュアルダマ
シン金属を含む、請求項９記載の方法。 - 【請求項１１】 半導体デバイスがメモリチップであ
り、金属配線がワード線又はビット線である、請求項９
記載の方法。 - 【請求項１２】 金属配線が約２０ミクロンかそれ以上
の幅を有する、請求項１１記載の方法。 - 【請求項１３】 金属を研磨するステップにおいて、研
磨により金属上面が弓形に形成される、請求項９記載の
方法。 - 【請求項１４】 金属接続部がコンタクト又はバイアホ
ールを含む、請求項９記載の方法。 - 【請求項１５】 光の波長が約２００ｎｍ〜約８００ｎ
ｍである、請求項９記載の方法。 - 【請求項１６】 第１の金属層と、第１金属層上に配設
された第２の金属層と、第２金属層上に配設された誘電
体層とを有し、前記第２金属層は上面が弓形に形成され
ている半導体デバイスの層厚を光学的に測定する装置に
おいて、 光照射手段と、受光手段を有し、 前記誘電体層と第２金属層からの反射光の作り出す干渉
縞に基づいて誘電体層の厚さを測定するよう構成された
装置。 - 【請求項１７】 光照射手段が光源により構成され、前
記光源は誘電体層表面に対して所定の角度で光を照射す
るよう構成されている、請求項１６記載の装置。 - 【請求項１８】 受光手段が、半導体デバイスからの反
射光の光強度を測定するための光センサを含む、請求項
１６記載の装置。 - 【請求項１９】 光の波長が約２００ｎｍ〜約８００ｎ
ｍである、請求項１６記載の装置。 - 【請求項２０】 半導体デバイスがメモリチップを含
む、請求項１６記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/105632 | 1998-06-26 | ||
| US09/105,632 US6166819A (en) | 1998-06-26 | 1998-06-26 | System and methods for optically measuring dielectric thickness in semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049204A true JP2000049204A (ja) | 2000-02-18 |
Family
ID=22306936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11180809A Withdrawn JP2000049204A (ja) | 1998-06-26 | 1999-06-25 | 半導体デバイス内の誘電体層厚さの光学的測定方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6166819A (ja) |
| EP (1) | EP0967457B1 (ja) |
| JP (1) | JP2000049204A (ja) |
| KR (1) | KR20000006414A (ja) |
| CN (1) | CN1179406C (ja) |
| TW (1) | TW429499B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430792B1 (ko) * | 2001-03-26 | 2004-05-10 | 닛뽄덴끼 가부시끼가이샤 | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 |
| JP2007147591A (ja) * | 2005-11-29 | 2007-06-14 | Machvision Inc | 銅充填後微孔の凹みまたは凸起の分析方法 |
| CN114763986A (zh) * | 2021-01-14 | 2022-07-19 | 欣兴电子股份有限公司 | 电路板内介电层厚度之量测装置及量测方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908472B2 (ja) * | 2001-03-13 | 2007-04-25 | 株式会社東芝 | 膜厚測定方法及び段差測定方法 |
| US6608686B1 (en) * | 2001-12-13 | 2003-08-19 | Timbre Technologies, Inc. | Measurement of metal electroplating and seed layer thickness and profile |
| KR100438787B1 (ko) * | 2002-05-13 | 2004-07-05 | 삼성전자주식회사 | 박막 두께 측정 방법 |
| TWI314762B (en) * | 2002-08-13 | 2009-09-11 | Lam Res Corp | Method for controlling a recess etch process |
| JP4117353B2 (ja) * | 2003-11-05 | 2008-07-16 | ナプソン株式会社 | 検査ヘッド用位置調整装置及び非接触型抵抗率測定装置 |
| US7235474B1 (en) * | 2004-05-04 | 2007-06-26 | Advanced Micro Devices, Inc. | System and method for imprint lithography to facilitate dual damascene integration with two imprint acts |
| US7339682B2 (en) * | 2005-02-25 | 2008-03-04 | Verity Instruments, Inc. | Heterodyne reflectometer for film thickness monitoring and method for implementing |
| KR100683400B1 (ko) * | 2005-12-28 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 저유전 물질 측정 방법 |
| KR100853788B1 (ko) * | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴 |
| CN101226921B (zh) * | 2008-02-15 | 2010-12-01 | 日月光半导体制造股份有限公司 | 可检测接点厚度的基板及其检测方法 |
| JP6956673B2 (ja) * | 2018-04-09 | 2021-11-02 | 三菱電機株式会社 | 膜厚測定装置 |
| CN110986801A (zh) * | 2019-11-15 | 2020-04-10 | 富泰华精密电子（郑州）有限公司 | 检测装置、检测设备及检测方法 |
| TWI775274B (zh) | 2021-01-14 | 2022-08-21 | 欣興電子股份有限公司 | 電路板內介電層厚度之量測裝置及量測方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252205A (ja) * | 1988-08-17 | 1990-02-21 | Dainippon Screen Mfg Co Ltd | 膜厚測定方法 |
| EP0412728A3 (en) * | 1989-08-11 | 1991-04-10 | American Telephone And Telegraph Company | Interferometric method and apparatus for controlling film thickness |
| US5473431A (en) * | 1993-04-29 | 1995-12-05 | Conner Peripherals, Inc. | Interferometric flying height measuring device including an addition of a spacer layer |
| JPH06326213A (ja) * | 1993-05-13 | 1994-11-25 | Matsushita Electron Corp | 層間膜厚測定パターンの形成方法 |
| JPH08240413A (ja) * | 1995-01-06 | 1996-09-17 | Toshiba Corp | 膜厚測定装置及びポリシング装置 |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6093081A (en) * | 1996-05-09 | 2000-07-25 | Canon Kabushiki Kaisha | Polishing method and polishing apparatus using the same |
-
1998
- 1998-06-26 US US09/105,632 patent/US6166819A/en not_active Expired - Lifetime
-
1999
- 1999-06-12 EP EP99111475.2A patent/EP0967457B1/en not_active Expired - Lifetime
- 1999-06-15 TW TW088109992A patent/TW429499B/zh not_active IP Right Cessation
- 1999-06-24 KR KR1019990023924A patent/KR20000006414A/ko not_active Application Discontinuation
- 1999-06-25 JP JP11180809A patent/JP2000049204A/ja not_active Withdrawn
- 1999-06-26 CN CNB991100247A patent/CN1179406C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430792B1 (ko) * | 2001-03-26 | 2004-05-10 | 닛뽄덴끼 가부시끼가이샤 | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 |
| JP2007147591A (ja) * | 2005-11-29 | 2007-06-14 | Machvision Inc | 銅充填後微孔の凹みまたは凸起の分析方法 |
| JP4514742B2 (ja) * | 2005-11-29 | 2010-07-28 | マークヴィジョン インコーポレイテッド | 銅充填後微孔の凹みまたは凸起の分析方法 |
| CN114763986A (zh) * | 2021-01-14 | 2022-07-19 | 欣兴电子股份有限公司 | 电路板内介电层厚度之量测装置及量测方法 |
| CN114763986B (zh) * | 2021-01-14 | 2024-04-19 | 欣兴电子股份有限公司 | 电路板内介电层厚度之量测装置及量测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006414A (ko) | 2000-01-25 |
| EP0967457A3 (en) | 2003-11-12 |
| EP0967457A2 (en) | 1999-12-29 |
| TW429499B (en) | 2001-04-11 |
| CN1242511A (zh) | 2000-01-26 |
| US6166819A (en) | 2000-12-26 |
| EP0967457B1 (en) | 2013-07-31 |
| CN1179406C (zh) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000049204A (ja) | 半導体デバイス内の誘電体層厚さの光学的測定方法及び装置 | |
| US6275297B1 (en) | Method of measuring depths of structures on a semiconductor substrate | |
| US6623991B2 (en) | Method of measuring meso-scale structures on wafers | |
| CN100376864C (zh) | 凹槽蚀刻过程的控制方法 | |
| US7670949B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7195933B2 (en) | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern | |
| US8241927B2 (en) | Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing | |
| KR100502120B1 (ko) | 광학 측정에 의한 잔여막 판단 방법 | |
| US7049633B2 (en) | Method of measuring meso-scale structures on wafers | |
| US6568290B1 (en) | Method of measuring dishing using relative height measurement | |
| JP4487375B2 (ja) | パターンのモデル化方法、膜厚測定方法、工程状態判定方法、膜厚測定装置、工程状態判定装置、研磨装置、及び半導体デバイスの製造方法 | |
| US6486675B1 (en) | In-situ method for measuring the endpoint of a resist recess etch process | |
| US11442230B2 (en) | Silicon photonics coupling structure using an etch stop layer and methods of forming the same | |
| JP2005101114A (ja) | 動的更新参照を介した光学干渉を用いた金属薄膜状態の境界のインシチューな検出 | |
| US6710888B1 (en) | Method of measuring dishing | |
| CN117038645B (zh) | 半导体结构及其制备方法 | |
| US6700670B1 (en) | Method of measuring dishing using relative height measurements | |
| US20070178611A1 (en) | Semiconductor wafer having measurement area feature for determining dielectric layer thickness | |
| JP2002083792A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2024122469A (ja) | 半導体装置の製造方法、膜厚測定方法、及び温度測定方法 | |
| KR20230117970A (ko) | 다층 광학 박막 구조를 포함하는 광학 장치 및 다층 광학 박막 구조의 평탄화 방법 및 장치 | |
| JP2008117797A (ja) | 高さ測定に関する基準点が設定された半導体基板、半導体装置、および半導体装置の高さ測定方法 | |
| KR20000055837A (ko) | 반사율을 측정에 의한 웨이퍼 식각 정도 모니터링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |