JP2000029058A

JP2000029058A - マトリクス配線基板

Info

Publication number: JP2000029058A
Application number: JP19931298A
Authority: JP
Inventors: Nobuaki Haga; 宣明芳賀; Yoshinori Kato; 義徳加藤
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1998-07-14
Filing date: 1998-07-14
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】画素電極上にミセル電解法を用いてカラーフ
ィルタを直接形成するタイプのマトリクス配線基板であ
っても、その製造時において静電気対策を施すことがで
きるマトリクス配線基板を提供する。【解決手段】本発明のマトリクス配線基板は、基板上
に形成された複数のソース配線と複数のゲート配線の外
周部に、全てのゲート配線が共通して接続されたゲート
側同電位パターンと、同色のカラーフィルタを形成すべ
き画素電極に対応する全てのソース配線が各色毎に共通
に接続されたソース側同電位パターンとが形成され、ゲ
ート側同電位パターンと各ソース側同電位パターンと
が、これら同電位パターン間で静電気による電荷を流す
が、成膜電流より大きな電流を流さないよう導通状態を
制御する接断部を介して接続されていることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基板上に複数のソー
ス配線およびゲート配線が交差して形成されたマトリク
ス配線基板に関し、特にその製造時における静電気対策
を施したマトリクス配線基板に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス方式の液晶
ディスプレイは、絶縁体であるガラス基板上に、画素電
極と、各画素電極に設けられたゲート配線とソース配線
と、薄膜トランジスタ（以下、ＴＦＴと略記する）とを
マトリクス状に形成してなるマトリクス配線基板をまず
製造し、これを組み立て、液晶を注入する工程、駆動回
路の接続工程を経て製造していた。

【０００３】この際、マトリクス配線基板を製造するに
あたって、各電極相互間には静電気が発生し易いもので
あった。この静電気が発生すると、その放電によって例
えばＴＦＴの絶縁体や半導体が破壊され、またはその発
熱によって回路配線が損傷し、配線基板としての歩留り
を大幅に悪化させてしまうものであった。中でもａ−Ｓ
ｉＴＦＴは特に静電気に対して弱いとされている。

【０００４】そこで、従来、図５に示すように、ガード
リング２を形成することによって静電気対策を施す製造
方法が採られていた。図５に示すマトリクス配線基板
は、各画素にデータ信号を供給するための多数のソース
配線５、５…と、走査信号を供給するための多数のゲー
ト配線４、４…とが格子状にガラス基板９上に形成さ
れ、それらソース配線５、５…とゲート配線４、４…で
囲まれた領域に画素電極８、８…が形成され、各画素電
極８がスイッチング素子（薄膜トランジスタ）６、６…
を介してソース配線５とゲート配線４とに接続されて構
成されている。そして、図５に示す符号２が画素エリア
３外に形成されたガードリングであり、画素エリア３内
の回路配線、すなわちソース配線５およびゲート配線４
と接続されている。

【０００５】このガードリング２を形成したものであれ
ば、静電気が発生したとしても、各ソース配線５とゲー
ト配線４とはガードリング２によって短絡しているため
に電位差が生じることがなく、放電を防止することがで
きる。従って、上記ガードリング２が形成されていれ
ば、静電気の発生によってＴＦＴや半導体等を含む回路
配線の破壊、損傷を防ぐことができる。尚、マトリクス
配線基板の製造後には、画素エリア３の外周部をダイヤ
モンドカッタ等の切削用具を用いてガラス基板９ごと切
り落とし、ガードリング２を切断除去した後に、この製
造された配線基板の組立工程、駆動回路の接続等の後工
程に移る。

【０００６】一方、従来のカラーフィルタを持つ液晶表
示装置は、液晶層を挟む一対の基板のうち、一方の基板
上に薄膜トランジスタアレイが設けられ、対向基板上に
カラーフィルタが設けられた構造になっているものが多
かった。これに対して、近年、基板の大型化、低コスト
化が可能という観点から、ミセル電解法を用いて画素電
極上にカラーフィルタを直接形成する方法も検討されて
いる。

【０００７】ミセル電解法とは、レドックス反応性を有
する界面活性剤のミセル溶液中に疎水性有機顔料微粒子
および疎水化処理を施した導電性微粒子を分散した溶液
を調製し、これにマトリクス配線基板と通電用の電極を
浸漬し、これらの間に通電することにより、マトリクス
配線基板上の画素電極上に有機顔料および導電性微粒子
を析出させ、カラーフィルタを形成する方法である。

【０００８】図６は、ミセル電解法を用いてカラーフィ
ルタを画素電極上に直接形成するタイプのマトリクス配
線基板の一例を示す平面図である。図６に示すように、
マトリクス配線基板上の画素エリア１１内の全てのゲー
ト配線１３、１３…は、ゲート側同電位パターン１６に
共通して接続されている。縦ストライプ型カラーフィル
タの場合、マトリクス配線基板上の画素エリア１１内の
ソース配線１２は、赤色のカラーフィルタを形成すべき
画素電極に接続されている赤色用ソース配線１２ａ、緑
色のカラーフィルタを形成すべき画素電極に接続されて
いる緑色用ソース配線１２ｂ、青色のカラーフィルタを
形成すべき画素電極に接続されている青色用ソース配線
１２ｃの３種類となり、これら各ソース配線は２本おき
に配置されている。全ての赤色用ソース配線１２ａは赤
色用ソース側同電位パターン１７に、全ての緑色用ソー
ス配線１２ｂは緑色用ソース側同電位パターン１８に、
全ての青色用ソース配線１２ｃは青色用ソース側同電位
パターン１９に、それぞれ接続されている。このゲート
側同電位パターン１６、赤色用ソース側同電位パターン
１７、緑色用ソース側同電位パターン１８、青色用ソー
ス側同電位パターン１９にはそれぞれカラーフィルタ成
膜用電極２０、２１、２２、２３が接続されている。

【０００９】このマトリクス配線基板に、例えば赤色の
フィルタをミセル電解法を用いて形成する場合、界面活
性剤のミセル溶液中に赤色顔料微粒子および導電性微粒
子を分散させた後マトリクス配線基板および通電用電極
を浸漬し、ゲート側同電位パターン１６に接続している
カラーフィルタ成膜用電極２０、赤色用ソース側同電位
パターン１７に接続しているカラーフィルタ成膜用電極
２１および通電用電極に電圧を印加する。これにより、
通電された画素電極１５、１５…上に赤色顔料が析出
し、赤色のフィルタを形成することができる。同様に、
緑色のフィルタを形成する場合はカラーフィルタ成膜用
電極２０、２２および通電用電極に、青色のフィルタを
形成する場合はカラーフィルタ成膜用電極２０、２３お
よび通電用電極に電圧を印加すればよい。

【００１０】

【発明が解決しようとする課題】このように、ミセル電
解法を用いて、画素電極上にカラーフィルタを直接形成
するタイプのマトリクス配線基板においては、カラーフ
ィルタ形成の際にゲート配線およびカラーフィルタの各
色に対応したソース配線ごとに電圧を印加する必要があ
る。このため、全てのゲート配線およびソース配線を短
絡するガードリングを形成するというマトリクス配線基
板製造時の静電気対策法を行うと、カラーフィルタの形
成が不可能になる。その結果、画素電極上にカラーフィ
ルタを直接形成するタイプのマトリクス配線基板におい
ては静電気対策が不十分となり、製造時に静電気の影響
を受けやすく、回路配線の破壊や損傷を生じ、配線基板
としての歩留りを大幅に悪化させる恐れがあった。本発
明は上記の課題を解決するためになされたもので、画素
電極上にミセル電解法を用いてカラーフィルタを直接形
成するタイプのマトリクス配線基板であっても、その製
造時において静電気対策を施すことができるマトリクス
配線基板を提供するものである。

【００１１】

【課題を解決するための手段】本発明に係るマトリクス
配線基板は、基板上に複数のソース配線およびゲート配
線が交差させて形成され、複数のソース配線と複数のゲ
ート配線の各交差部の近傍には薄膜トランジスタが配設
されるとともに、この薄膜トランジスタに画素電極が接
続され、この画素電極のそれぞれの上にミセル電解法に
よりカラーフィルタが形成され、ソース配線およびゲー
ト配線の外周部に、全てのゲート配線が共通して接続さ
れたゲート側同電位パターンと、同色のカラーフィルタ
を形成すべき画素電極に対応する全てのソース配線が各
色毎に共通に接続されたソース側同電位パターンとが形
成され、ゲート側同電位パターンと各ソース側同電位パ
ターンとが、これら同電位パターン間で静電気による電
荷を流すが、成膜電流より大きな電流を流さないよう導
通状態を制御する接断部を介して接続されていることを
特徴とする。

【００１２】すなわち、全てのゲート配線が共通して接
続されたゲート側同電位パターンと、同色のカラーフィ
ルタを形成すべき画素電極に対応する全てのソース配線
が各色毎に共通に接続されたソース側同電位パターンと
が、静電気による電荷を流し得る接断部を介して接続さ
れていることで、回路配線中で静電気が発生したとして
も、ソース配線とゲート配線とが短絡しているので電位
が等しく保たれ、静電気による放電が発生することはな
い。また、この接断部は成膜電流より大きな電流を流さ
ないよう導通状態を制御するようになっているので、画
素電極上に各色のカラーフィルタを成膜する工程におい
ても、ゲート側同電位パターンと各ソース側同電位パタ
ーンとの間をあらためて切断する必要はない。

【００１３】上記接断部は抵抗体から構成することがで
きる。この抵抗体が、静電気による電荷を流すが、成膜
電流より大きな電流を流さないようゲート側同電位パタ
ーンとソース側同電位パターンとの間の導通状態を制御
するためには、その抵抗値を適切な範囲に設定する必要
がある。この抵抗体の抵抗値が１×１０⁸（Ω）より大
きいと十分な除電効果が得られないので、抵抗値は１×
１０⁸（Ω）以下であることが好ましい。

【００１４】また、カラーフィルタのうちの１色を形成
すべき基板上の画素電極の面積をＳ（ｃｍ²）とした
時、この抵抗体の抵抗値が１×１０⁴／Ｓ（Ω）より小
さいとこの抵抗体を通して成膜電流よりも大きな電流が
流れてしまうため好ましくない。このため、抵抗値は１
×１０⁴／Ｓ（Ω）以上であることが好ましい。

【００１５】すなわち、カラーフィルタのうちの１色を
形成すべき画素電極の面積をＳ（ｃｍ²）とした時、接
断部の抵抗体の抵抗値は１×１０⁴／Ｓ（Ω）以上、１
×１０ ⁸（Ω）以下の範囲にあることが好ましい。抵抗
体の抵抗値がこの範囲にあることで、抵抗体は静電気に
よる電荷を流すことができると同時に、成膜電流より大
きな電流を流さないようゲート側同電位パターンとソー
ス側同電位パターンとの間の導通状態を制御することが
できる。

【００１６】また、この接断部には、外場の作用によっ
て抵抗値の変化する可変抵抗素子、または可変抵抗回
路、もしくは外場によって作用される給電部によって制
御されるスイッチング素子を使用することができる。こ
れらの接断部は、外場によって制御されるものであり、
いたって容易かつ正確に回路配線とゲート側同電位パタ
ーンおよびソース側同電位パターンの導通、絶縁を切り
替えることができる。

【００１７】

【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は第１の実施の形態のマ
トリクス配線基板を示す平面図である。このマトリクス
配線基板において、画素エリア３３内の回路配線はアク
ティブマトリクス方式の液晶表示パネル用に使用される
もので、データ信号を供給するための多数のソース配線
３５、３５…と、走査信号を供給するための多数のゲー
ト配線３４、３４…とがマトリクス（行列）状態でガラ
ス基板上に形成されている。それら多数のソース配線３
５とゲート配線３４との間に画素電極３７、３７…が形
成され、各画素電極３７はスイッチング素子（薄膜トラ
ンジスタ：ＴＦＴ）３６、３６…を介してソース配線３
５およびゲート配線３４とに接続されてマトリクス配線
基板が概略構成されている。

【００１８】マトリクス配線基板上の全てのゲート配線
３４、３４…は、ゲート側同電位パターン３８に共通し
て接続されている。マトリクス配線基板上のソース配線
３５は、赤色のカラーフィルタを形成すべき画素電極に
接続されている赤色用ソース配線３５ａ、緑色のカラー
フィルタを形成すべき画素電極に接続されている緑色用
ソース配線３５ｂ、青色のカラーフィルタを形成すべき
画素電極に接続されている青色用ソース配線３５ｃの３
種類に分類される。全ての赤色用ソース配線３５ａは赤
色用ソース側同電位パターン３９に、全ての緑色用ソー
ス配線３５ｂは緑色用ソース側同電位パターン４０に、
全ての青色用ソース配線３５ｃは青色用ソース側同電位
パターン４１に、それぞれ接続されている。

【００１９】ゲート側同電位パターン３８、赤色用ソー
ス側同電位パターン３９、緑色用ソース側同電位パター
ン４０、青色用ソース側同電位パターン４１にはそれぞ
れカラーフィルタ成膜用電極３８ａ、３９ａ、４０ａ、
４１ａが接続されている。また、ゲート側同電位パター
ン３８と、赤色用ソース側同電位パターン３９、緑色用
ソース側同電位パターン４０、青色用ソース側同電位パ
ターン４１はそれぞれ抵抗体４２、４３、４４を介して
接続されている。

【００２０】この抵抗体４２、４３、４４の抵抗値は、
ゲート側同電位パターン３８と各ソース側同電位パター
ン３９、４０、４１との間で、静電気による電荷を流す
ことができるが、成膜電流より大きな電流を流さないよ
うな値に設定されている。すなわち、抵抗体４２、４
３、４４の抵抗値が１×１０⁸（Ω）以下に設定されて
いるので、ゲート側同電位パターン３８と各ソース側同
電位パターン３９、４０、４１との間で静電気による電
荷を流すことができ、これによってマトリクス配線基板
の画素用ＴＦＴの絶縁体や半導体が破壊されたり、放電
による発熱によって回路配線の損傷が生じることもな
く、配線基板としての歩留りが大幅に向上する。

【００２１】赤色のカラーフィルタを形成すべきマトリ
クス配線基板上の画素電極３７の面積をＳ₁（ｃｍ²）と
した時、抵抗体４２の抵抗値が１×１０⁴／Ｓ₁（Ω）以
上に設定されているので、赤色カラーフィルタを成膜す
る際に、ゲート側同電位パターン３８と赤色用ソース側
同電位パターン３９の間に成膜電流より大きな電流が流
れることはない。また、緑色のカラーフィルタを形成す
べきマトリクス配線基板上の画素電極３７の面積をＳ₂
（ｃｍ²）とした時、抵抗体４３の抵抗値が１×１０⁴／
Ｓ₂（Ω）以上に設定されているので、緑色カラーフィ
ルタを成膜する際に、ゲート側同電位パターン３８と緑
色用ソース側同電位パターン４０の間に成膜電流より大
きな電流が流れることはない。同様に、青色のカラーフ
ィルタを形成すべきマトリクス配線基板上の画素電極３
７の面積をＳ₃（ｃｍ²）とした時、抵抗体４４の抵抗値
が１×１０⁴／Ｓ₃（Ω）以上に設定されているので、青
色カラーフィルタを成膜する際に、ゲート側同電位パタ
ーン３８と青色用ソース側同電位パターン４１の間に成
膜電流より大きな電流が流れることはない。

【００２２】このように、第１の実施の形態のマトリク
ス配線基板においては、全てのゲート配線が共通して接
続されたゲート側同電位パターン３８と、全てのソース
配線が各色毎に共通に接続された各ソース側同電位パタ
ーン３９、４０、４１とが、静電気による電荷を流し得
る抵抗体を介して接続されていることで、回路配線中で
静電気が発生したとしても、ソース配線３５とゲート配
線３４とが短絡しているので電位差が生じず、静電気に
よる放電が発生することはない。また、この抵抗体は成
膜電流より大きな電流を流さないよう導通状態を制御す
るようになっているので、画素電極上に各色のカラーフ
ィルタを成膜する工程においても、ゲート側同電位パタ
ーンとソース側同電位パターンとの間をあらためて切断
する必要はない。

【００２３】マトリクス配線基板上におけるカラーフィ
ルタのうちの１色を形成すべき基板上の画素電極の面積
をＳ（ｃｍ²）とした時、これらの抵抗体の抵抗値を１
×１０⁴／Ｓ（Ω）以上、１×１０⁸（Ω）以下の範囲と
することで、抵抗体により、静電気による電荷を流すが
成膜電流より大きな電流を流さないようゲート側同電位
パターンとソース側同電位パターンとの間の導通状態を
制御することができる。

【００２４】図２は第２の実施の形態のマトリクス配線
基板を示す平面図である。図２に示すマトリクス配線基
板が第１の実施の形態のマトリクス配線基板と異なる点
は、接断部として可変抵抗素子５２、５３、５４を適用
したことにある。可変抵抗素子５２、５３、５４として
は外場の作用によってその電気抵抗値の変化するもので
あれば良く、例えば光によって抵抗値の変化する光導電
素子、温度によって抵抗値が変化するサーミスタ、圧力
によって抵抗値が変化するピエゾ抵抗素子または歪ゲー
ジ、磁場によって抵抗値が変化するホール素子等が適用
できる。

【００２５】このマトリクス配線基板において、ゲート
側同電位パターン３８と、各ソース側同電位パターン３
９、４０、４１とを導通させるには、可変抵抗素子５
２、５３、５４の抵抗値を小さくすればよい。すなわ
ち、可変抵抗素子５２、５３、５４として光導電素子を
適用しているならば、この光導電素子に光を照射し、そ
の抵抗値を小さくしてゲート側同電位パターン３８と、
各ソース側同電位パターン３９、４０、４１とを導通さ
せておく。この時の可変抵抗素子５２、５３、５４の抵
抗値下限（低抵抗値側）は、できるだけ低い値である方
が除電速度が大きくなり好ましい。

【００２６】マトリクス配線基板の画素電極３７上にカ
ラーフィルタを成膜する際には、ゲート側同電位パター
ン３８と、各ソース側同電位パターン３９、４０、４１
間において、少なくとも成膜電流より大きな電流が流れ
ない状態にしておく必要がある。すなわち、上述のよう
にマトリクス配線基板上におけるカラーフィルタのうち
のある１色を形成すべき画素電極の面積をＳ（ｃｍ²）
とした時、可変抵抗素子５２、５３、５４の抵抗値の可
変範囲の上限（高抵抗値側）は、１×１０⁴／Ｓ（Ω）
以上であることが望ましい。

【００２７】マトリクス配線基板の画素電極３７上にカ
ラーフィルタを成膜する際、可変抵抗素子５２、５３、
５４として光導電素子を適用しているならば、この光導
電素子を遮光し（光導電素子に何等かのカバーを被せた
り、テープを貼り付ける等）抵抗値を増加させて、ゲー
ト側同電位パターン３８と各ソース側同電位パターン３
９、４０、４１との間において、成膜電流より大きな電
流が流れない状態にしておけばよい。以上のように、第
２の実施の形態のマトリクス配線基板においても、第１
の実施の形態のマトリクス配線基板と同様の効果を奏す
る。

【００２８】第３の実施の形態のマトリクス配線基板と
して、第２の実施の形態の可変抵抗素子５２、５３、５
４の代りに、図３に示すような可変抵抗回路６２を適用
するものを示す。従って、マトリクス配線基板の全体の
概要図としては図２をもって省略する。図３に示すよう
に、ゲート側同電位パターン３８とソース側同電位パタ
ーン３９は、可変抵抗回路６２を介して接続され、この
可変抵抗回路６２は、図３に示すように抵抗体６３、可
変抵抗素子６４、トランジスタ６５から構成されてい
る。ゲート側同電位パターン３８とソース側同電位パタ
ーン４０、４１も同様に可変抵抗回路６２を介して接続
されている。

【００２９】第３の実施の形態のマトリクス配線基板に
おいて静電気対策を施す時、すなわちゲート側同電位パ
ターン３８とソース側同電位パターン３９、４０、４１
を導通するには、可変抵抗回路６２全体としての抵抗値
を下げればよい。すなわち、可変抵抗回路６２抵抗値を
小さくしてゲート側同電位パターン３８と、各ソース側
同電位パターン３９、４０、４１とを導通させておく。
この時の可変抵抗回路６２の抵抗値下限（低抵抗値側）
は、できるだけ低い値である方が除電速度が大きくなり
好ましい。

【００３０】第３の実施の形態のマトリクス配線基板に
おいて、画素電極３７上にカラーフィルタを成膜する際
には、ゲート側同電位パターン３８と、各ソース側同電
位パターン３９、４０、４１間において、少なくとも成
膜電流より大きな電流が流れない状態にしておく必要が
ある。すなわち、上述のようにマトリクス配線基板上に
おけるカラーフィルタのうちのある１色を形成すべき画
素電極の面積をＳ（ｃｍ²）とした時、可変抵抗回路６
２の抵抗値の上限は１×１０⁴／Ｓ（Ω）以上であるこ
とが好ましい。以上のように、第３の実施の形態のマト
リクス配線基板においても、第１の実施の形態のマトリ
クス配線基板と同様の効果を奏する。

【００３１】図４は第４の実施の形態のマトリクス配線
基板を示す平面図である。図４に示すマトリクス配線基
板が第１の実施の形態のマトリクス配線基板と異なる点
は、接断部としてスイッチング素子７３と給電部７２か
ら構成される接断部７４を適用したことにある。スイッ
チング素子７３は、ゲート側同電位パターン３８と、各
ソース側同電位パターン３９、４０、４１の間の導通と
絶縁を切替える機能を有するものであれば良く、図４に
示すマトリクス配線基板においては、スイッチング素子
７３は薄膜トランジスタ（ＴＦＴ）で構成されている。

【００３２】尚、本発明では、ゲート側同電位パターン
３８と、各ソース側同電位パターン３９、４０、４１と
が導通状態であるときのスイッチング素子７３をスイッ
チングオン状態と称し、ゲート側同電位パターン３８
と、各ソース側同電位パターン３９、４０、４１とが絶
縁状態であるときのスイッチング素子７３をスイッチン
グオフ状態と称する。

【００３３】給電部７２はスイッチング素子７３の導
通、絶縁の切替を制御するもので、図４に示すマトリク
ス配線基板においては太陽電池が適用されている。従っ
て、太陽電池である給電部７２に光を照射することで給
電部７２に起電力が生じ、スイッチング素子７３がスイ
ッチングオン状態となり、ゲート側同電位パターン３８
と、各ソース側同電位パターン３９、４０、４１が導通
状態となる。また、給電部７２への光の照射を停止する
と、スイッチング素子７３がスイッチングオフ状態とな
り、ゲート側同電位パターン３８と、各ソース側同電位
パターン３９、４０、４１の間は絶縁される。

【００３４】給電部７２に適用する太陽電池は、ＴＦＴ
と同等なａ−Ｓｉを使用し、ホモジャンクション（ｎ⁺
−ａ−Ｓｉ／ｉ−ａ−Ｓｉ、ｎ⁺−ａ−Ｓｉ／ｉ−ａ−
Ｓｉ／Ｐ⁺−ａ−Ｓｉ等）、ヘテロジャンクション、シ
ョットキーバリアを形成するコンタクト等で製造するこ
とができ、必要に応じて太陽電池を直列に接続すれば十
分な起電力を得ることができる。

【００３５】給電部７２はスイッチング素子７３を制御
するものであれば良く、太陽電池の他にも例えば、コイ
ルを用いて電磁誘導による起電力を生じさせてスイッチ
ング素子７３を制御するもの、ホール効果によって起電
力を生じさせてスイッチング素子７３を制御するもの、
熱起電力を利用してスイッチング素子７３を制御するも
の等、外場によって起電力を生じスイッチング素子７３
を制御できるものであればどのようなものであっても構
わない。さらに、給電部７２としては、スイッチング素
子７３のスイッチング状態（オン又はオフ）を切替える
のに必要な電圧（例えば、Ｖ_on≧２Ｖ、Ｖ_off≦１Ｖ）
を任意に設定でき、その電圧を数十分ないし数時間保持
できる素子または回路であってもよい。例えば、スタテ
ィックＲＡＭ等に用いられるラッチ回路を使用すること
もできる。

【００３６】さらにまた、給電部７２としてリークが少
なく容量の大きいコンデンサを適用することもできる。
この場合、ゲート側同電位パターン３８と、各ソース側
同電位パターン３９、４０、４１とを絶縁させておく時
には、コンデンサは放電させておけば良く、スイッチン
グ素子７３をスイッチングオン状態としてゲート側同電
位パターン３８と、各ソース側同電位パターン３９、４
０、４１とを導通させる時にはコンデンサを蓄電させれ
ばよい。また、コンデンサとしては、増幅器と組み合わ
せ、ミラー効果を利用して見かけ上の容量を大きくした
ものであってもよい。この場合、増幅器の増幅度倍だけ
容量が大きくなる。

【００３７】マトリクス配線基板の画素電極３７上にカ
ラーフィルタを成膜する際には、ゲート側同電位パター
ン３８と、各ソース側同電位パターン３９、４０、４１
間において、少なくとも成膜電流より大きな電流が流れ
ない状態にしておく必要がある。すなわち、上述のよう
にマトリクス配線基板上におけるカラーフィルタのうち
のある１色を形成すべき画素電極の面積をＳ（ｃｍ²）
とした時、接断部７４の抵抗値の上限は１×１０⁴／Ｓ
（Ω）以上であることが好ましい。以上のように、第４
の実施の形態のマトリクス配線基板においても、第１の
実施の形態のマトリクス配線基板と同様の効果を奏す
る。

【００３８】

【発明の効果】上述のごとく、本発明のマトリクス配線
基板は、全てのゲート配線が共通して接続されたゲート
側同電位パターンと、同色のカラーフィルタを形成すべ
き画素電極に対応する全てのソース配線が各色毎に共通
に接続されたソース側同電位パターンとが、接断部を介
して接続されている。これにより、回路配線中で静電気
が発生したとしても、ゲート配線とソース配線が短絡し
ているので電位差が生じず、静電気による放電が起こら
ない。静電気によって画素用ＴＦＴの絶縁体や半導体が
破壊されたり、放電による発熱によって回路配線の損傷
が生じることがないので、配線基板としての歩留りが大
幅に向上する。従って、画素電極上にミセル電解法を用
いてカラーフィルタを直接形成するタイプのマトリクス
配線基板であっても、その製造時において静電気対策を
施すことができる。

【００３９】また、この接断部は静電気による電荷を流
すが、成膜電流より大きな電流を流さないよう導通状態
を制御するようになっているので、画素電極上に各色の
カラーフィルタを成膜する工程においても、ゲート側同
電位パターンと各ソース側同電位パターンとの間をあら
ためて切断する必要はない。

【００４０】この接断部が抵抗体からなる時、カラーフ
ィルタのうちの１色を形成すべき画素電極の面積をＳ
（ｃｍ²）とすると、この抵抗体の抵抗値が１×１０⁴／
Ｓ（Ω）以上、１×１０⁸（Ω）以下の範囲にあること
で、抵抗体は静電気による電荷を流すが、成膜時には成
膜電流より大きな電流を流さないようゲート側同電位パ
ターンとソース側同電位パターンとの間の導通状態を制
御することができる。

【００４１】また、この接断部に、外場の作用によって
抵抗値の変化する可変抵抗素子、または可変抵抗回路、
もしくは外場によって作用される給電部によって制御さ
れるスイッチング素子を使用すれば、いたって容易かつ
正確にゲート側同電位パターンとソース側同電位パター
ンの導通、絶縁を切り替えることができる。

【図面の簡単な説明】

【図１】第１の実施の形態のマトリクス配線基板を示
す平面図である。

【図２】第２の実施の形態のマトリクス配線基板を示
す平面図である。

【図３】第３の実施の形態のマトリクス配線基板の接
断部を示す平面図である。

【図４】第４の実施の形態のマトリクス配線基板を示
す平面図である。

【図５】従来例のマトリクス配線基板の平面図であ
る。

【図６】カラーフィルタを画素電極上に直接形成する
タイプのマトリクス配線基板の一例を示す平面図であ
る。

【符号の説明】

３３画素エリア３４ゲート配線３５ソース配線３６薄膜トランジスタ（ＴＦＴ）３７画素電極３８ゲート側同電位パターン３８ａカラーフィルタ成膜用電極３９赤色用ソース側同電位パターン３９ａカラーフィルタ成膜用電極４０緑色用ソース側同電位パターン４０ａカラーフィルタ成膜用電極４１青色用ソース側同電位パターン４１ａカラーフィルタ成膜用電極４２抵抗体４３抵抗体４４抵抗体５２可変抵抗素子５３可変抵抗素子５４可変抵抗素子６２可変抵抗回路７２給電部７３スイッチング素子７４接断部

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H048 BA62 BB43 2H092 GA64 JA24 JB01 JB13 JB79 KA05 KA07 KB26 MA27 MA35 MA56 NA14 NA27 NA28 NA29 PA06 PA08

Claims

【特許請求の範囲】

【請求項１】基板上に複数のソース配線およびゲート
配線が交差させて形成され、前記複数のソース配線と複
数のゲート配線の各交差部の近傍には薄膜トランジスタ
が配設されるとともに、該薄膜トランジスタに画素電極
が接続され、該画素電極のそれぞれの上にミセル電解法
によりカラーフィルタが形成され、前記ソース配線およ
びゲート配線の外周部に、全てのゲート配線が共通して
接続されたゲート側同電位パターンと、同色のカラーフ
ィルタを形成すべき画素電極に対応する全てのソース配
線が各色毎に共通に接続されたソース側同電位パターン
とが形成され、前記ゲート側同電位パターンと前記各ソ
ース側同電位パターンとが、これら同電位パターン間で
静電気による電荷を流すが、成膜電流より大きな電流を
流さないよう導通状態を制御する接断部を介して接続さ
れていることを特徴とするマトリクス配線基板。
【請求項２】前記接断部が抵抗体からなることを特徴
とする請求項１記載のマトリクス配線基板。
【請求項３】前記カラーフィルタのうちの１色を形成
すべき前記基板上の画素電極の面積をＳ（ｃｍ²）とし
た時、前記抵抗体の抵抗値Ｒ（Ω）が、１×１０⁴／Ｓ≦Ｒ≦１×１０⁸ の範囲にあることを特徴とする請求項２記載のマトリク
ス配線基板。
【請求項４】前記接断部が可変抵抗素子からなること
を特徴とする請求項１記載のマトリクス配線基板。
【請求項５】前記接断部が可変抵抗回路からなること
を特徴とする請求項１記載のマトリクス配線基板。
【請求項６】前記接断部がスイッチング素子と該スイ
ッチング素子を制御する給電部からなることを特徴とす
る請求項１記載のマトリクス配線基板。