JP2000026956A - 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット - Google Patents

半導体素子のGe−Si系薄膜形成用スパッタリングターゲット

Info

Publication number
JP2000026956A
JP2000026956A JP10192222A JP19222298A JP2000026956A JP 2000026956 A JP2000026956 A JP 2000026956A JP 10192222 A JP10192222 A JP 10192222A JP 19222298 A JP19222298 A JP 19222298A JP 2000026956 A JP2000026956 A JP 2000026956A
Authority
JP
Japan
Prior art keywords
weight
alloy
film
thin film
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10192222A
Other languages
English (en)
Inventor
Terushi Mishima
昭史 三島
Ichiro Shiono
一郎 塩野
Jinko Kyo
仁鎬 姜
Junichi Oda
淳一 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP10192222A priority Critical patent/JP2000026956A/ja
Publication of JP2000026956A publication Critical patent/JP2000026956A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の金属薄膜であるGe−Si系薄
膜を、広い面積に亘って均一な膜厚で、かつ高速で形成
することができるスパッタリングターゲットを提供す
る。 【解決手段】 Si:0.5〜95重量%を含有し、さ
らにP、AsおよびSbの内の1種または2種以上を合
計で0.00005〜1.0重量%を含有したGe−S
i系焼結体で構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子の金
属薄膜であるGe−Si系薄膜をスパッタリングにより
形成するに際して、広い面積に亘って均一な膜厚で、高
速成膜が可能なターゲットに関するものである。
【0002】
【従来の技術】従来、半導体素子の一つに電界効果型ト
ランジスタがあることは知られており、この電界効果型
トランジスタは、Si半導体の上面にSiO2 からなる
酸化物薄膜を形成し、この酸化物薄膜の上にさらに厚
さ:50〜100nmのGe−Si系薄膜からなる金属
薄膜を形成した構造を有しており、この金属薄膜はゲー
ト電極の役目を果たしていることは知られている。この
Ge−Si系薄膜からなる金属薄膜は、通常、GeH4
(ゲルマンガス)とSiH4 (シランガス)の混合ガス
を用いて化学蒸着法により形成しているが、これらGe
4 (ゲルマンガス)やSiH4 (シランガス)は極め
て爆発性が高いためその取扱が難しい。そのため、近
年、前記Ge−Si系薄膜からなる金属薄膜を純Ge粉
末と純Si粉末とを混合し、焼結して得られたGe−S
i系焼結体からなるターゲットを用いてスパッタリング
法により形成しようとする試みも行われている。
【0003】
【発明が解決しようとする課題】一方、半導体素子製造
に際しての省力化および省エネ化に対する要求は強く、
これに伴い、半導体素子を構成するGe−Si系薄膜の
成膜速度は高速化し、かつ成膜面積は拡大化の傾向にあ
るが、前記従来のGe−Si系焼結体からなるターゲッ
ト用いたスパッタリング法によるGe−Si系薄膜の形
成は、その成膜速度が遅く、また、成膜面積を広くする
と膜厚に局部的にバラツキが生じ、均一な膜厚の成膜は
困難であるところから、前述の要求に十分答えられない
のが現状であった。
【0004】
【課題を解決するための手段】そこで、本発明者等は、
上述のような観点から、スパッタリング法によるGe−
Si系薄膜の成膜速度の高速化および均一な膜厚での成
膜面積の拡大化を図るべく研究を行った結果、(a)G
e−Si系焼結体に微量のP、AsまたはSbの内のい
ずれか1種または2種以上を合計で0.00005〜
1.0重量%含有させた組成の焼結体からなるターゲッ
トを作製し、このターゲットを用いてスパッタすると、
Ge−Si系薄膜の成膜速度が著しく速くなると共に、
成膜面積が広くなっても均一な膜厚での成膜が可能とな
る、(b)前記Ge−Si系焼結体は、Geに対してS
iを広範囲の割合で含有させることができ、Siを0.
5〜95重量%を含有させることができる、という研究
結果が得られたのである。
【0005】この発明は、上記の研究結果に基づいてな
されたものであって、 (1)Si:0.5〜95重量%、P:0.00005
〜1.0重量%を含有し、残部:Geおよび不可避不純
物からなる組成の焼結体からなる半導体素子のGe−S
i系薄膜形成用スパッタリングターゲット、 (2)Si:0.5〜95重量%、As:0.0000
5〜1.0重量%を含有し、残部:Geおよび不可避不
純物からなる組成の焼結体からなる半導体素子のGe−
Si系薄膜形成用スパッタリングターゲット、 (3)Si:0.5〜95重量%、Sb:0.0000
5〜1.0重量%を含有し、残部:Geおよび不可避不
純物からなる組成の焼結体からなる半導体素子のGe−
Si系薄膜形成用スパッタリングターゲット、 (4)Si:0.5〜95重量%を含有し、さらにPお
よびAsを合計で0.00005〜1.0重量%を含有
し、残部:Geおよび不可避不純物からなる組成の焼結
体からなる半導体素子のGe−Si系薄膜形成用スパッ
タリングターゲット、 (5)Si:0.5〜95重量%を含有し、さらにPお
よびSbを合計で0.00005〜1.0重量%を含有
し、残部:Geおよび不可避不純物からなる組成の焼結
体からなる半導体素子のGe−Si系薄膜形成用スパッ
タリングターゲット、 (6)Si:0.5〜95重量%を含有し、さらにAs
およびSbを合計で0.00005〜1.0重量%を含
有し、残部:Geおよび不可避不純物からなる組成の焼
結体からなる半導体素子のGe−Si系薄膜形成用スパ
ッタリングターゲット、 (7)Si:0.5〜95重量%を含有し、さらにP、
AsおよびSbを合計で0.00005〜1.0重量%
を含有し、残部:Geおよび不可避不純物からなる組成
の焼結体からなる半導体素子のGe−Si系薄膜形成用
スパッタリングターゲット、 に特徴を有するものである。
【0006】この発明のターゲットを構成する焼結体の
成分組成を前記のごとく限定した理由を説明する。 (a)P、As、Sb これら成分は、Ge−Si系薄膜をn型にすると共に、
スパッタに際して、ターゲット表面からのスパッタ速度
を著しく促進し、もって蒸発雰囲気濃度を上昇させて広
い面積に亘っての成膜速度の高速化並びに膜厚の均一化
を可能ならしめる作用を持つが、その含有量が0.00
005重量%未満では前記作用に所望の効果が得られ
ず、一方その含有量が1.0重量%を越えると、Ge−
Si系薄膜に要求される、例えばゲート電極特性が損な
われるようになることから、その含有量を0.0000
5〜1.0重量%、望ましくは0.005〜0.5重量
%と定めた。
【0007】(b)Si Si成分は、ゲート電極に要求される特性を具備したG
e−Si系薄膜を形成するのに不可欠な成分であり、ま
た使用者の要求に沿った広範囲な組成範囲が要求される
が、その含有量が0.5重量%未満でも、また95重量
%を越えてもゲート電極に要求されるGe−Si系薄膜
の特性を確保することができなくなることから、その割
合を0.5〜95重量%、望ましくは15〜65重量%
と定めた。
【0008】
【発明の実施の形態】つぎに、この発明のターゲットを
実施例により具体的に説明する。いずれも純度が99.
999重量%のSi、Ge、P、AsおよびSbを用意
した。SiとP、SiとAs、SiとSbの組み合わせ
でそれぞれ純度:99.999重量%の高純度Arガス
雰囲気中に設置した窒化ボロン坩堝に装入し、溶解し
て、Si−0.012重量%P合金(以下、Si−P合
金と云う)、Si−0.45重量%P合金(以下、S
i−P合金と云う)、Si−5.3重量%P合金(以
下、Si−P合金と云う)、Si−0.013重量%
As合金(以下、Si−As合金と云う)、Si−
0.51重量%As合金(以下、Si−As合金と云
う)、Si−4.9重量%As合金(以下、Si−As
合金と云う)、Si−0.009重量%Sb合金(以
下、Si−Sb合金と云う)、Si−0.55重量%
Sb合金(以下、Si−Sb合金と云う)、Si−
4.8重量%Sb合金(以下、Si−Sb合金と云
う)、を作製し、冷却後のこれらSi−P合金、Si
−P合金、Si−P合金、Si−As合金、Si
−As合金、Si−As合金、Si−Sb合金、
Si−Sb合金、Si−Sb合金をそれぞれ純度:
99.999重量%の高純度窒素を満たしたグローブボ
ックス中のジョークラッシャーとボールミルにて粉砕
し、平均粒径:1.3〜2.4μmの範囲内のSi−P
粉末、および、Si−As粉末、および、
並びにSi−Sb粉末、およびを作製した。
【0009】さらに、GeとP、GeとAs、GeとS
bの組み合わせでそれぞれ純度:99.999重量%の
高純度Arガス雰囲気中に設置した窒化ボロン坩堝に装
入し、溶解して、Ge−0.010重量%P合金(以
下、Ge−P合金と云う)、Ge−0.57重量%P
合金(以下、Ge−P合金と云う)、Ge−5.6重
量%P合金(以下、Ge−P合金と云う)、Ge−
0.008重量%As合金(以下、Ge−As合金と
云う)、Ge−0.39重量%As合金(以下、Ge−
As合金と云う)、Ge−4.1重量%As合金(以
下、Ge−As合金と云う)、Ge−0.013重量
%Sb合金(以下、Ge−Sb合金と云う)、Ge−
0.51重量%Sb合金(以下、Ge−Sb合金と云
う)、Ge−5.3重量%Sb合金(以下、Ge−Sb
合金と云う)、を作製し、冷却後のこれらGe−P合
金、Ge−P合金、Ge−P合金、Ge−As合
金、Ge−As合金、Ge−As合金、Ge−S
b合金、Ge−Sb合金、Ge−Sb合金をそれ
ぞれ純度:99.999重量%の高純度窒素を満たした
グローブボックス中のジョークラッシャーとボールミル
にて粉砕し、平均粒径:1.6〜2.3μmの範囲内の
Ge−P粉末、および、Ge−As粉末、お
よび、並びにGe−Sb粉末、およびを作製し
た。
【0010】さらに、純度:99.999重量%、平均
粒径:1.4〜2.2μmの範囲内の純Si粉末、およ
び純度:99.999重量%、平均粒径:1.6〜2.
7μmの範囲内の純Ge粉末を用意した。
【0011】実施例 これらSi−P粉末、および、Si−As粉末
、および、Si−Sb粉末、および、Ge
−P粉末、および、Ge−As粉末、および
、Ge−Sb粉末、および、純Si粉末、並び
に純Ge粉末を純度:99.999重量%の高純度窒素
雰囲気中で表1〜4に示される割合に配合し、純度:9
9.999重量%の高純度窒素雰囲気中で充填・密封し
たボールミルポット内にて2時間混合した後、この混合
粉末を純度:99.999重量%の黒鉛モールドに充填
し、5×10-5torrの真空雰囲気中、930〜11
50℃の範囲内の所定温度に、150〜250kgf/
cm2 の範囲内の所定の圧力を付加した状態で5時間保
持の条件の真空加圧焼結を行うことにより表5〜8に示
される成分組成および理論密度比をもった焼結体からな
る本発明ターゲット1〜47をそれぞれ製造した。
【0012】比較例 また、比較の目的で、上記の純Si粉末および純Ge粉
末を表4に示される通りに配合し、実施例と同一の条件
で表8に示される成分組成および理論密度比をもった焼
結体からなる比較ターゲット1〜5をそれぞれ製造し
た。
【0013】ついで、これらの各種のターゲットを、ダ
イヤモンド砥石により直径:152mm×厚さ:5mm
の寸法に加工し、無酸素銅のバッキングプレートに純
度:99.99重量%のInろう材により接合し、これ
らを高周波マグネトロンスパッタリング装置に装着し、 初期排気真空度:5×10-7Torr、 スパッタガス:Ar、 スパッタガス圧:10mTorr、 スパッタ電力:750W、 基板:直径120mmのSi単結晶ウエハ、 基板加熱温度:室温、 スパッタ時間:3分間、 の条件で高周波スパッタを行い、上記Si単結晶ウエハ
の表面にGe−Si系薄膜を形成した。
【0014】これらGe−Si系薄膜形成のSi単結晶
ウエハを任意直径線に沿って2分割し、これの断面にお
ける中心位置、中心からそれぞれ左右に25mm離れた
位置(左中位置および右中位置と云う)、および中心か
らそれぞれ左右に50mm離れた位置(左外位置および
右外位置と云う)の膜厚を高分解能走査型電子顕微鏡を
用いて測定し、これらの結果を表5〜8に2分割断面の
それぞれの測定結果の平均値として示し、成膜速度およ
び膜厚の局部的バラツキを評価した。
【0015】
【表1】
【0016】
【表2】
【0017】
【表3】
【0018】
【表4】
【0019】
【表5】
【0020】
【表6】
【0021】
【表7】
【0022】
【表8】
【0023】
【発明の効果】表1〜8に示される結果から、本発明タ
ーゲット1〜47を用いて、スパッタリングによりGe
−Si系薄膜を形成した場合、これを構成する焼結体の
P、AsおよびSbの内の1種または2種以上の作用
で、上記の通り成膜面積がきわめて広いのにもかかわら
ず、P、AsおよびSbをいずれも含まない比較ターゲ
ット1〜5を用いた場合に比して、膜厚の局部的バラツ
キが著しく小さく、かつ成膜速度もきわめて速いことが
明らかである。上述のようにこの発明のターゲットによ
れば、半導体素子の金属薄膜であるGe−Si系薄膜の
高速成膜が可能となるばかりでなく、広い面積に亘って
の均一な膜厚での成膜も可能であり、したがって半導体
素子製造に際しての省力化および省エネ化に大いに寄与
するものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姜 仁鎬 兵庫県三田市テクノパ−ク12−6 三菱マ テリアル株式会社三田工場内 (72)発明者 小田 淳一 兵庫県三田市テクノパ−ク12−6 三菱マ テリアル株式会社三田工場内 Fターム(参考) 4K029 BA21 BD01 CA05 DC04 DC09 5F103 AA08 BB22 BB27 DD30 HH03 LL07 RR03

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 Si:0.5〜95重量%、P:0.0
    0005〜1.0重量%を含有し、残部:Geおよび不
    可避不純物からなる組成の焼結体からなることを特徴と
    する半導体素子のGe−Si系薄膜形成用スパッタリン
    グターゲット。
  2. 【請求項2】 Si:0.5〜95重量%、As:0.
    00005〜1.0重量%を含有し、残部:Geおよび
    不可避不純物からなる組成の焼結体からなることを特徴
    とする半導体素子のGe−Si系薄膜形成用スパッタリ
    ングターゲット。
  3. 【請求項3】 Si:0.5〜95重量%、Sb:0.
    00005〜1.0重量%を含有し、残部:Geおよび
    不可避不純物からなる組成の焼結体からなることを特徴
    とする半導体素子のGe−Si系薄膜形成用スパッタリ
    ングターゲット。
  4. 【請求項4】 Si:0.5〜95重量%を含有し、さ
    らにPおよびAsを合計で0.00005〜1.0重量
    %を含有し、残部:Geおよび不可避不純物からなる組
    成の焼結体からなることを特徴とする半導体素子のGe
    −Si系薄膜形成用スパッタリングターゲット。
  5. 【請求項5】 Si:0.5〜95重量%を含有し、さ
    らにPおよびSbを合計で0.00005〜1.0重量
    %を含有し、残部:Geおよび不可避不純物からなる組
    成の焼結体からなることを特徴とする半導体素子のGe
    −Si系薄膜形成用スパッタリングターゲット。
  6. 【請求項6】 Si:0.5〜95重量%を含有し、さ
    らにAsおよびSbを合計で0.00005〜1.0重
    量%を含有し、残部:Geおよび不可避不純物からなる
    組成の焼結体からなることを特徴とする半導体素子のG
    e−Si系薄膜形成用スパッタリングターゲット。
  7. 【請求項7】 Si:0.5〜95重量%を含有し、さ
    らにP、AsおよびSbを合計で0.00005〜1.
    0重量%を含有し、残部:Geおよび不可避不純物から
    なる組成の焼結体からなることを特徴とする半導体素子
    のGe−Si系薄膜形成用スパッタリングターゲット。
JP10192222A 1998-07-08 1998-07-08 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット Pending JP2000026956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10192222A JP2000026956A (ja) 1998-07-08 1998-07-08 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10192222A JP2000026956A (ja) 1998-07-08 1998-07-08 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット

Publications (1)

Publication Number Publication Date
JP2000026956A true JP2000026956A (ja) 2000-01-25

Family

ID=16287703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192222A Pending JP2000026956A (ja) 1998-07-08 1998-07-08 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット

Country Status (1)

Country Link
JP (1) JP2000026956A (ja)

Similar Documents

Publication Publication Date Title
JP4388263B2 (ja) 珪化鉄スパッタリングターゲット及びその製造方法
JPWO2011058828A1 (ja) Cu−In−Ga−Seスパッタリングターゲット及びその製造方法
JPWO2007066490A1 (ja) 酸化ガリウム−酸化亜鉛系スパッタリングターゲット、透明導電膜の形成方法及び透明導電膜
JP2007238375A (ja) ZnO−Al2O3系焼結体、スパッタリングターゲット及び透明導電膜の製造方法
US10329661B2 (en) Cu—Ga—In—Na target
JP5952891B2 (ja) 酸化物焼結体、およびスパッタリングターゲットの製造方法
JP4957968B2 (ja) Cu−In−Ga三元系焼結合金スパッタリングターゲットおよびその製造方法
JP2004099392A (ja) 珪化鉄粉末及びその製造方法
WO2007021214A1 (fr) Procede de synthese de ceramique
KR101841791B1 (ko) 소결체 및 아모르퍼스막
JPH07196365A (ja) Ito焼結体ならびにito透明電導膜およびその膜の形成方法
JP2009504557A (ja) SiOx:Si複合物体およびその製造方法
JP2001295035A (ja) スパッタリングターゲットおよびその製造方法
JP2000026956A (ja) 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット
JP2000026955A (ja) 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット
JP2000026957A (ja) 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット
JP2000129432A (ja) 導電性金属酸化物焼結体およびその用途
JPH11323538A (ja) 半導体素子のGe−Si系薄膜形成用スパッタリング焼結ターゲット材
JP2000026954A (ja) 半導体素子のGe−Si系薄膜形成用スパッタリングターゲット
JP4213408B2 (ja) 高純度Si−Ge合金ターゲット及びその製造方法
JPS61179534A (ja) スパツタリング装置用複合タ−ゲツト
JP3004518B2 (ja) スパッタリングターゲットとその製造方法
JP3428432B2 (ja) Bi−Sr−Ta−O系強誘電体薄膜の成膜用スパッタリングタ−ゲット材およびそれを用いた成膜方法
JP2004176135A (ja) スパッタリングターゲット用材料およびその焼結体
JPH0726371A (ja) スパッタリング用ターゲットおよび低屈折膜