JP2000022015A - 面実装型半導体装置およびその製造方法 - Google Patents
面実装型半導体装置およびその製造方法Info
- Publication number
- JP2000022015A JP2000022015A JP10185511A JP18551198A JP2000022015A JP 2000022015 A JP2000022015 A JP 2000022015A JP 10185511 A JP10185511 A JP 10185511A JP 18551198 A JP18551198 A JP 18551198A JP 2000022015 A JP2000022015 A JP 2000022015A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- type semiconductor
- insulating substrate
- mount type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
に位置精度を出すための位置決め手段が何ら設けられて
おらず、実装基板への実装時の位置精度は自動マウンタ
装置の位置精度に頼るものであった。 【解決手段】 半導体チップと、該半導体チップを搭載
する樹脂基板1と、該樹脂基板1側面および裏面に形成
され前記半導体チップに電気的に接続されたメタル層2
と、前記半導体チップを封止する樹脂パッケージ3とを
備え、前記樹脂基板1のメタル層が形成された側面また
は裏面を実装面とする面実装型半導体装置において、前
記実装面の角部に位置決め用凹部9を設けたことを特徴
とする。
Description
面実装される面実装型半導体装置およびその製造方法に
関するものである。
す構成図であり、(a)は平面図、(b)は左側面図、
(c)は正面図、(d)は裏面図である。
装型光半導体装置)は、上面に凹部(図示せず),側面
に溝4が設けられた樹脂基板1と、該樹脂基板1の凹部
底面から凹部側面,樹脂基板1上面,前記溝4底面を介
して樹脂基板1裏面まで延設されたメタル層2と、前記
樹脂基板1の凹部底面のメタル層2上に配設された発光
チップ,受光チップ等の光チップ(図示せず)と、該光
チップを被覆(封止)する透光性樹脂からなる樹脂パッ
ケージ3とを備えてなる。
チップ上方に配置されたレンズ部3aと、該レンズ部3
aの基台となる基台部3bとを有してなる。
基板への実装状態について、以下、図8および図9を用
いて説明する。
示す図であり、(a)は実装前の状態を示す図であり、
(b)は実装後の状態を示す図である。また、図9は面
実装型半導体装置の横置き実装を示す図である。
板5のはんだペースト7が塗布された配線パターン6上
に搭載された後、リフロー実装される。
体装置の裏面を実装面として実装基板5上に縦置き実装
する場合には、樹脂基板1裏面に位置するメタル層
(2)がコンタクト電極となり、該メタル層(2)と配
線パターン6とがはんだペースト7を介してに電気的に
接続される。
装置の側面を実装面として実装基板5上に横置き実装す
る場合には、樹脂基板1側面の溝(4)底面に位置する
メタル層(2)がコンタクト電極となり、該メタル層
(2)と配線パターン(6)とがはんだペースト(7)
を介してに電気的に接続される。
置の製造方法を説明するための図であり、(a)は平面
図であり、(b)は裏面図である。
まず、縦横の分割ライン8a,8bを介してマトリクス
状に並置された多連状の上記樹脂基板1を成型する。続
いて、前記多連状の樹脂基板1表面に上記メタル層2を
形成し、該メタル層2上に光チップを搭載する。続い
て、トランスファーモールド成型により上記樹脂パッケ
ージ3を成型する。これにより、縦横の分割ライン8
a,8bを介してマトリクス状に並置された多連状の面
実装型半導体装置を予め形成する。
に沿って前記多連状の樹脂基板1を分割することによ
り、前記多連状の面実装型半導体装置を個々の面実装型
半導体装置に分割してなる。
近年の小型化に伴い、上記コンタクト電極が小さく、ま
たその間隔が狭くなってきており、実装基板への実装の
位置精度が必要となってきている。
面実装型半導体装置には、その実装面に位置精度を出す
ための位置決め手段が何ら設けられておらず、実装基板
への実装時の位置精度は自動マウンタ装置の位置精度に
頼るものであった。このため、自動マウンタ装置により
高性能の能力が必要であった。
置する部分に位置決め用凹部を設けることで位置精度を
向上することが可能となるが、上記コンタクト電極の形
成位置や大きさに制約を与えることとなった。
体装置の実装面の端部に位置決め用凹部を設けること
で、コンタクト電極に制約を与えることなく、実装基板
への実装時の位置精度を向上できる面実装型半導体装置
の提供を目的とするものである。
に、本発明の請求項1記載の面実装型半導体装置は、半
導体チップと、該半導体チップを搭載する絶縁基板と、
該絶縁基板側面または裏面に形成され前記半導体チップ
に電気的に接続された導電層と、前記半導体チップを封
止する樹脂とを備え、前記絶縁基板の導電層が形成され
た側面または裏面を実装面とする面実装型半導体装置に
おいて、前記実装面の端部に位置決め用凹部を設けたこ
とを特徴とするものである。
導体装置は、請求項1記載の面実装型半導体装置におい
て、前記位置決め用凹部を前記実装面の対向する2つの
端部に設けたことを特徴とするものである。
半導体装置は、請求項1または2記載の面実装型半導体
装置において、前記絶縁基板側面および裏面に前記導電
層が形成され、前記位置決め用凹部を前記導電層が形成
された絶縁基板側面と裏面との共通の端部に設けたこと
を特徴とするものである。
装型半導体装置は、請求項1,2または3記載の面実装
型半導体装置において、前記封止樹脂の前記導電層が形
成された絶縁基板側面側の端部に前記位置決め用凹部と
対向する他の位置決め用凹部を設けたことを特徴とする
ものである。
半導体装置は、請求項1,2,3または4記載の面実装
型半導体装置において、前記端部が角部からなることを
特徴とするものである。
半導体装置の製造方法は、分割ラインを介して並置され
た多連状の絶縁基板を用いて多連状の面実装型半導体装
置を形成する工程と、前記分割ラインに沿って分割する
ことで前記多連状の面実装型半導体装置を個々の面実装
型半導体装置に分割する工程とを備えた面実装型半導体
装置の製造方法において、前記多連状の絶縁基板裏面の
前記分割ライン上に凹部を形成する工程を設けたことを
特徴とするものである。
半導体装置の製造方法は、縦横の分割ラインを介してマ
トリクス状に並置された多連状の絶縁基板を用いてマト
リクス状に並置された多連状の面実装型半導体装置を形
成する工程と、前記縦横の分割ラインに沿って分割する
ことで前記多連状の面実装型半導体装置を個々の面実装
型半導体装置に分割する工程とを備えた面実装型半導体
装置の製造方法において、前記多連状の絶縁基板裏面の
前記縦横の分割ラインの交差点上に凹部を形成する工程
を設けたことを特徴とするものである。
の面実装型半導体装置は、実装面の端部に位置決め用凹
部を設けたので、実装面に形成される導電層等の形成可
能な領域を大きく設けることができる。しかも、位置決
め用凹部を用いることで実装基板への実装時の位置精度
を向上できる。
導体装置は、請求項1記載の面実装型半導体装置におい
て、前記位置決め用凹部を前記実装面の対向する2つの
端部に設けたので、実装基板への実装時の位置精度をさ
らに向上できる。
半導体装置は、請求項1または2記載の面実装型半導体
装置において、前記絶縁基板側面および裏面に前記導電
層が形成され、前記位置決め用凹部を前記導電層が形成
された絶縁基板側面と裏面との共通の端部に設けたの
で、実装基板への縦置きおよび横置き実装時の位置精度
を共通の位置決め用凹部にて向上できる。
装型半導体装置は、請求項1,2または3記載の面実装
型半導体装置において、前記封止樹脂の前記導電層が形
成された絶縁基板側面側の端部に前記位置決め用凹部と
対向する他の位置決め用凹部を設けたので、実装基板へ
の横置き実装時の位置精度をさらに向上できる。
半導体装置は、請求項1,2,3または4記載の面実装
型半導体装置において、前記端部が角部からなるので、
実装面に形成される導電層等の形成可能な領域を最大限
に大きく設けることができる。
半導体装置の製造方法は、多連状の絶縁基板裏面の前記
分割ライン上に凹部を形成する工程を備えたので、該凹
部で近接する複数個の面実装型半導体装置に位置決め用
凹部を形成できる。
半導体装置の製造方法は、多連状の絶縁基板裏面の前記
縦横の分割ラインの交差点上に凹部を形成する工程を設
けたので、該凹部で近接する4個の面実装型半導体装置
に位置決め用凹部を形成できる。
かかる面実装型半導体装置を示す構成図であり、(a)
は平面図、(b)は左側面図、(c)は正面図、(d)
は裏面図である。
(詳細には面実装型光半導体装置)は、上面に凹部(図
示せず),側面に溝4が設けられた絶縁基板である樹脂
基板1と、該樹脂基板1の凹部底面から凹部側面,樹脂
基板1上面,前記溝4底面を介して樹脂基板1裏面まで
延設されたメタル層2と、前記樹脂基板1の凹部底面の
メタル層2上に配設された発光チップ,受光チップ等の
光チップ(図示せず)と、該光チップを被覆(封止)す
る透光性樹脂からなる樹脂パッケージ3とを備えてな
る。
チップ上方に配置されたレンズ部3aと、該レンズ部3
aの基台となる基台部3bとを有してなる。これらの構
成については図7に示す従来例と同一である。
導体装置は、上記構成において、5つの角部に位置決め
用凹部を設けてなるものである。具体的には、前記樹脂
基板1裏面の4つの角部に位置決め用凹部9を設けると
ともに、前記メタル層2が形成された樹脂基板1側面側
に位置する前記樹脂パッケージ3の基台部3b側面の上
面側の一方の角部に他の位置決め用凹部10を設けてな
るものである。
を説明するための図であり、(a)は平面図であり、
(b)は裏面図である。
ず、縦横の分割ライン8a,8bを介してマトリクス状
に並置された多連状の上記樹脂基板1を成型する。この
成型時に、後述する分割により上記位置決め用凹部9と
なる例えば半球状の凹部を該多連状の樹脂基板1裏面の
縦横の分割ライン8a,8bの交差点上に成型する。続
いて、前記多連状の樹脂基板1表面に上記メタル層2を
形成し、該メタル層2上に光チップを搭載する。続い
て、トランスファーモールド成型により上記樹脂パッケ
ージ3を成型する。この成型時に、上記位置決め用凹部
10を成型する。これにより、縦横の分割ライン8a,
8bを介してマトリクス状に並置された多連状の面実装
型半導体装置を予め形成する。
に沿って前記多連状の樹脂基板1を分割することによ
り、前記多連状の面実装型半導体装置を個々の面実装型
半導体装置に分割してなる。
1裏面の縦横の分割ライン8a,8bの交差点上に、半
球状等の凹部を形成することによって、後の縦横の分割
ライン8a,8bに沿ったダイシングにより近接する4
つの面実装型半導体装置のそれぞれの角部に1/4球の
位置決め用凹部9をそれぞれ形成することができる。
部9は、樹脂基板1の材質が例えば液晶ポリマー等であ
る場合、上述したように前記樹脂基板1の成型と同時に
成型加工等の手法を用いて成型するが、ガラエポ(ガラ
ス繊維を含有するエポキシ)等である場合には、多連状
の樹脂基板1の成型後、掘削加工等の手法を用いて形成
する。
装状態を、以下図3および図4を用いて説明する。
装を示す図であり、(a)は実装前の状態を示す図であ
り、(b)は実装後の状態を示す図である。また、図4
は上記面実装型半導体装置の横置き実装を示す図であ
る。
される実装基板5上には、面実装型半導体装置のコンタ
クト電極に電気的に接続される配線パターン6と、面実
装型半導体装置の実装面側に設けられ且つ対角線上で対
向する2つの位置決め用凹部9,9に対応する位置に配
設された位置決め用凸部11,11とが設けられてい
る。
板5に対して縦置き実装する場合、図3に示すように、
樹脂基板1の裏面が実装面となり、該樹脂基板1裏面の
メタル層2がコンタクト電極となる。そして、該面実装
型半導体装置は次のようにして上記実装基板5上に面実
装される。
んだペースト7塗布され、その上に自動マウント装置を
用いて面実装型半導体装置を面実装する。この時、前記
実装基板5上の位置決め用凸部11,11と樹脂基板1
裏面の対角線上で対向する位置決め用凹部9,9とが係
合して実装基板5と面実装型半導体装置との位置精度が
確保される。この後、リフロー炉を使用して実装され
る。
に対して横置き実装する場合、図4に示すように、樹脂
基板1のメタル層2が形成された側面が実装面となり、
該樹脂基板1側面のメタル層2がコンタクト電極とな
る。そして、該面実装型半導体装置は上記同様に実装基
板5上に面実装され、面実装型半導体装置の実装基板5
搭載時に実装基板5上の位置決め用凸部11,11と面
実装型半導体装置側面の対角線上で対向する位置決め用
凹部9,10(基台部3bの位置決め用凹部10とこれ
に対角線上で対向する樹脂基板5の位置決め用凹部9)
とが係合して実装基板5と面実装型半導体装置との位置
精度が確保される。
実装型半導体装置を示す構成図であり、(a)は平面
図、(b)は左側面図、(c)は正面図、(d)は裏面
図である。該面実装型半導体装置について、上述した面
実装型半導体装置と相違する点のみ説明する。
板裏面の4つの角部に位置決め用凹部9を形成したが、
本実施の形態にかかる面実装型半導体装置では、樹脂基
板1裏面の対角となる2つの角部のみに位置決め用凹部
9を形成してなるものである。しかも、樹脂基板1の位
置決め用凹部9が形成された一方の角部を樹脂パッケー
ジ3の他の位置決め用凹部10が形成された角部に対し
て対角としてなる。
装基板への実装状態を示す図であり、(a)は縦置き実
装を示す図であり、(b)は横置き実装を示す図であ
る。
9,9,10を形成するだけで、上述した実施の形態同
様、縦置きおよび横置き実装時の位置精度を向上でき
る。
記載の面実装型半導体装置によれば、実装基板への実装
時の位置精度を向上できるとともに、導電層等の形成位
置や大きさに制約を与えることを防止できる。
導体装置によれば、実装基板への縦置き実装時の位置精
度をさらに向上できる。
半導体装置によれば、共通の位置決め用凹部で実装基板
への縦置き及び横置き実装時の位置精度を向上できる。
装型半導体装置によれば、実装基板への横置き実装時の
位置精度をさらに向上できる。
半導体装置によれば、導電層等の形成位置や大きさに制
約を与えることをさらに防止できる。
面実装型半導体装置の製造方法によれば、1つの凹部か
ら複数個の面実装型半導体装置の位置決め用凹部を形成
することができ、製造コストを低減できる。
体装置を示す構成図である。
明するための図である。
実装状態を示す図である。
他の実装状態を示す図である。
体装置を示す構成図である。
実装状態を示す図である。
る。
実装状態を示す図である。
他の実装状態を示す図である。
説明するための図である。
Claims (7)
- 【請求項1】 半導体チップと、該半導体チップを搭載
する絶縁基板と、該絶縁基板側面または裏面に形成され
前記半導体チップに電気的に接続された導電層と、前記
半導体チップを封止する樹脂とを備え、前記絶縁基板の
導電層が形成された側面または裏面を実装面とする面実
装型半導体装置において、 前記実装面の端部に位置決め用凹部を設けたことを特徴
とする面実装型半導体装置。 - 【請求項2】 前記位置決め用凹部を前記実装面の対向
する2つの端部に設けたことを特徴とする請求項1記載
の面実装型半導体装置。 - 【請求項3】 前記絶縁基板側面および裏面に前記導電
層が形成され、前記位置決め用凹部を前記導電層が形成
された絶縁基板側面と裏面との共通の端部に設けたこと
を特徴とする請求項1または2記載の面実装型半導体装
置。 - 【請求項4】 前記封止樹脂の前記導電層が形成された
絶縁基板側面側の端部に前記位置決め用凹部と対向する
他の位置決め用凹部を設けたことを特徴とする請求項
1,2または3記載の面実装型半導体装置。 - 【請求項5】 前記端部が角部からなることを特徴とす
る請求項1,2,3または4記載の面実装型半導体装
置。 - 【請求項6】 分割ラインを介して並置された多連状の
絶縁基板を用いて多連状の面実装型半導体装置を形成す
る工程と、前記分割ラインに沿って分割することで前記
多連状の面実装型半導体装置を個々の面実装型半導体装
置に分割する工程とを備えた面実装型半導体装置の製造
方法において、 前記多連状の絶縁基板裏面の前記分割ライン上に凹部を
形成する工程を設けたことを特徴とする面実装型半導体
装置の製造方法。 - 【請求項7】 縦横の分割ラインを介してマトリクス状
に並置された多連状の絶縁基板を用いてマトリクス状に
並置された多連状の面実装型半導体装置を形成する工程
と、前記縦横の分割ラインに沿って分割することで前記
多連状の面実装型半導体装置を個々の面実装型半導体装
置に分割する工程とを備えた面実装型半導体装置の製造
方法において、前記多連状の絶縁基板裏面の前記縦横の
分割ラインの交差点上に凹部を形成する工程を設けたこ
とを特徴とする面実装型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18551198A JP3809019B2 (ja) | 1998-07-01 | 1998-07-01 | 面実装型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18551198A JP3809019B2 (ja) | 1998-07-01 | 1998-07-01 | 面実装型半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022015A true JP2000022015A (ja) | 2000-01-21 |
JP3809019B2 JP3809019B2 (ja) | 2006-08-16 |
Family
ID=16172073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18551198A Expired - Fee Related JP3809019B2 (ja) | 1998-07-01 | 1998-07-01 | 面実装型半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809019B2 (ja) |
-
1998
- 1998-07-01 JP JP18551198A patent/JP3809019B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3809019B2 (ja) | 2006-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3644927B2 (ja) | 面発光装置 | |
US7273765B2 (en) | Solid-state imaging device and method for producing the same | |
KR20050028713A (ko) | 반도체 패키지 및 그 제조방법 | |
KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
KR20140028014A (ko) | 두 개 이상의 다이에 대한 다중 다이 페이스-다운 적층 | |
JP2001196529A (ja) | 半導体装置及びその配線方法 | |
GB2346740A (en) | Integrated printed wiring board assembly | |
KR20200017240A (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR100444228B1 (ko) | 칩 패키지 및 그 제조방법 | |
JP2000022015A (ja) | 面実装型半導体装置およびその製造方法 | |
KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
JP4064579B2 (ja) | 赤外線データ通信モジュールの製造方法 | |
JP2001177151A (ja) | チップ部品型led | |
JP3136064B2 (ja) | 面実装光半導体装置及びその製造方法 | |
JPH0631723Y2 (ja) | 半導体装置 | |
KR200278534Y1 (ko) | 칩 크기 패키지 | |
JP3100560U (ja) | 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール | |
JPH09321218A (ja) | 半導体装置およびその製造方法 | |
JP2734684B2 (ja) | 半導体素子パッケージ | |
JP3100618U (ja) | 映像センサーのチップスケールパッケージ(CSP:ChipScalePackage)構造 | |
JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JPH0722533A (ja) | 半導体装置 | |
JPH10135397A (ja) | 表面実装型半導体装置の実装方法 | |
KR20010058790A (ko) | 반도체 패키지 | |
JPH04142766A (ja) | チップキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040512 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |