JP3136064B2 - 面実装光半導体装置及びその製造方法 - Google Patents
面実装光半導体装置及びその製造方法Info
- Publication number
- JP3136064B2 JP3136064B2 JP06322133A JP32213394A JP3136064B2 JP 3136064 B2 JP3136064 B2 JP 3136064B2 JP 06322133 A JP06322133 A JP 06322133A JP 32213394 A JP32213394 A JP 32213394A JP 3136064 B2 JP3136064 B2 JP 3136064B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- insulating block
- semiconductor device
- resin
- block body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
【０００１】
【産業上の利用分野】本発明は、垂直方向（トップビュ
ー）及び水平方向（サイドビユー）にそれぞれ搭載可能
な面実装光半導体装置及びその製造方法に関する。
ー）及び水平方向（サイドビユー）にそれぞれ搭載可能
な面実装光半導体装置及びその製造方法に関する。
【０００２】
【従来技術】図１４は、従来の面実装光半導体装置の斜
視図である。絶縁性ブロック体１にメタル層２が施され
頂面には透光性樹脂により透光性樹脂体８が形成されて
いる。図１４のＤ−Ｄ断面図である図１５に示すよう
に、絶縁性ブロック体１の頂面の所定箇所に凹所５が設
けられ、そこから絶縁性ブロック体１の底面に至るま
で、メタル層２が形成されている。凹所５には光半導体
素子６がダイボンドされ、ボンディングワイヤ７により
結線されている。これらの絶縁性ブロック体１の頂面に
は透光性樹脂がトランスファーモールドにより封止さ
れ、透光性樹脂体８を形成している。また、従来の面実
装光半導体装置を外部実装基板３に水平方向（サイドビ
ュー）に搭載した図を図１６に示す。
視図である。絶縁性ブロック体１にメタル層２が施され
頂面には透光性樹脂により透光性樹脂体８が形成されて
いる。図１４のＤ−Ｄ断面図である図１５に示すよう
に、絶縁性ブロック体１の頂面の所定箇所に凹所５が設
けられ、そこから絶縁性ブロック体１の底面に至るま
で、メタル層２が形成されている。凹所５には光半導体
素子６がダイボンドされ、ボンディングワイヤ７により
結線されている。これらの絶縁性ブロック体１の頂面に
は透光性樹脂がトランスファーモールドにより封止さ
れ、透光性樹脂体８を形成している。また、従来の面実
装光半導体装置を外部実装基板３に水平方向（サイドビ
ュー）に搭載した図を図１６に示す。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
面実装光半導体装置は、半田リフロー付けする際、面実
装光半導体装置と外部実装基板との間で横滑りが起こ
り、目的とした位置とは違った位置に固定され光の出射
位置がずれる欠点があった。図１６に示すように、従来
の面実装光半導体装置では、横に倒して搭載した場合
に、安定度が悪く、半田リフロー付けする際、矢印方向
へ傾いて実装されることがあった。その為、同様に光の
出射位置がずれるという欠点があった。
面実装光半導体装置は、半田リフロー付けする際、面実
装光半導体装置と外部実装基板との間で横滑りが起こ
り、目的とした位置とは違った位置に固定され光の出射
位置がずれる欠点があった。図１６に示すように、従来
の面実装光半導体装置では、横に倒して搭載した場合
に、安定度が悪く、半田リフロー付けする際、矢印方向
へ傾いて実装されることがあった。その為、同様に光の
出射位置がずれるという欠点があった。
【０００４】本発明では、面実装光半導体装置を外部実
装基板に対して、垂直方向（トップビュー）、水平方向
（サイドビュー）に搭載した場合、位置ずれが生じにく
く、また水平方向（サイドビュー）に搭載した場合、傾
いたりすることなく、安定して搭載可能である面実装光
半導体装置及びその製造方法を提供することを目的とす
る。
装基板に対して、垂直方向（トップビュー）、水平方向
（サイドビュー）に搭載した場合、位置ずれが生じにく
く、また水平方向（サイドビュー）に搭載した場合、傾
いたりすることなく、安定して搭載可能である面実装光
半導体装置及びその製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載の面実装光半導体装置は、
頂面の所定部分に凹所が形成され、底面の面積が側面よ
り大なる矩形の絶縁性ブロック体と、凹所に配置され、
頂面方向に受発光する光半導体素子とその光半導体素子
を電気的に接続するための絶縁性ブロック体の所定領域
に形成されるメタル層と、絶縁性ブロック体側面の延長
上に透光性樹脂体が延在するように、光半導体素子を透
光性樹脂で封止する封止手段とを備え、前記絶縁ブロッ
ク体の側面の四辺に外部実装基板と係合する係合片を設
けると共に、四隅に電極形成用のメタル層を形成し、か
つ対角線に位置する各対の前記メタル層をそれぞれ共通
接続したことを特徴とするものである。
に、本発明の請求項１に記載の面実装光半導体装置は、
頂面の所定部分に凹所が形成され、底面の面積が側面よ
り大なる矩形の絶縁性ブロック体と、凹所に配置され、
頂面方向に受発光する光半導体素子とその光半導体素子
を電気的に接続するための絶縁性ブロック体の所定領域
に形成されるメタル層と、絶縁性ブロック体側面の延長
上に透光性樹脂体が延在するように、光半導体素子を透
光性樹脂で封止する封止手段とを備え、前記絶縁ブロッ
ク体の側面の四辺に外部実装基板と係合する係合片を設
けると共に、四隅に電極形成用のメタル層を形成し、か
つ対角線に位置する各対の前記メタル層をそれぞれ共通
接続したことを特徴とするものである。
【０００６】本発明の請求項２に記載の面実装光半導体
装置は、絶縁性ブロック体の底面に外部実装基板と係合
する係合片を設けたことを特徴とするものである。
装置は、絶縁性ブロック体の底面に外部実装基板と係合
する係合片を設けたことを特徴とするものである。
【０００７】
【０００８】本発明の請求項３に記載の面実装光半導体
装置の製造方法は、頂面の所定部分に凹所が形成され、
底面の面積が側面より大なる矩形の絶縁性ブロック体
と、前記凹所に配置され、頂面方向に受光又は発光する
光半導体素子と、前記光半導体素子を電気的に接続する
ための前記絶縁性ブロック体の所定領域に形成されるメ
タル層と、前記絶縁性ブロック体側面の延長上に透光性
樹脂体が延在するように前記光半導体素子を透光性樹脂
で封止する封止手段とを備えた面実装光半導体装置の製
造方法であって、前記絶縁性ブロック体には底面に樹脂
ランナー部と該樹脂ランナー部から頂面へ連通する貫通
孔とが設けられ、前記樹脂ランナー部を介して、前記貫
通孔より前記絶縁性ブロック体の頂面に透光性樹脂を注
入し硬化させ、透光性樹脂体を形成すると同時に、外部
実装基板と係合する係合片を形成したことを特徴とする
ものである。
装置の製造方法は、頂面の所定部分に凹所が形成され、
底面の面積が側面より大なる矩形の絶縁性ブロック体
と、前記凹所に配置され、頂面方向に受光又は発光する
光半導体素子と、前記光半導体素子を電気的に接続する
ための前記絶縁性ブロック体の所定領域に形成されるメ
タル層と、前記絶縁性ブロック体側面の延長上に透光性
樹脂体が延在するように前記光半導体素子を透光性樹脂
で封止する封止手段とを備えた面実装光半導体装置の製
造方法であって、前記絶縁性ブロック体には底面に樹脂
ランナー部と該樹脂ランナー部から頂面へ連通する貫通
孔とが設けられ、前記樹脂ランナー部を介して、前記貫
通孔より前記絶縁性ブロック体の頂面に透光性樹脂を注
入し硬化させ、透光性樹脂体を形成すると同時に、外部
実装基板と係合する係合片を形成したことを特徴とする
ものである。
【０００９】
【作用】上記のように構成された面実装光半導体装置に
おいて、請求項１記載の面実装光半導体装置は、絶縁性
ブロック体側面の延長上に透光性樹脂体が延在すること
により、絶縁性ブロック体側面と透光性樹脂体側面とに
より同一面が形成される。このことにより、面実装光半
導体装置を水平方向（サイドビュー）に搭載した時、傾
いたりせずに安定に搭載することができる。さらに、絶
縁性ブロック体の側面の四辺のすべてに係合片を設け、
四隅のメタル層を対角線方向でそれぞれ共通接続するこ
とにより、面実装光半導体装置を水平方向（サイドビュ
ー）に搭載した時、係合片が位置決めを確実にすること
はもちろんのこと、四辺のどの辺を接続しても常に光半
導体素子が動作する。
おいて、請求項１記載の面実装光半導体装置は、絶縁性
ブロック体側面の延長上に透光性樹脂体が延在すること
により、絶縁性ブロック体側面と透光性樹脂体側面とに
より同一面が形成される。このことにより、面実装光半
導体装置を水平方向（サイドビュー）に搭載した時、傾
いたりせずに安定に搭載することができる。さらに、絶
縁性ブロック体の側面の四辺のすべてに係合片を設け、
四隅のメタル層を対角線方向でそれぞれ共通接続するこ
とにより、面実装光半導体装置を水平方向（サイドビュ
ー）に搭載した時、係合片が位置決めを確実にすること
はもちろんのこと、四辺のどの辺を接続しても常に光半
導体素子が動作する。
【００１０】また、請求項２記載の面実装光半導体装置
は、絶縁性ブロック体の側面および底面に外部実装基板
と係合する係合片を設けることで、外部実装基板に半田
リフローにより実装する際、垂直方向（トップビュ
ー）、水平方向（サイドビュー）にかかわらず、位置ず
れが生じることなく目的とした場所に確実に実装するこ
とができる。
は、絶縁性ブロック体の側面および底面に外部実装基板
と係合する係合片を設けることで、外部実装基板に半田
リフローにより実装する際、垂直方向（トップビュ
ー）、水平方向（サイドビュー）にかかわらず、位置ず
れが生じることなく目的とした場所に確実に実装するこ
とができる。
【００１１】
【００１２】加えて、請求項３記載の面実装光半導体装
置の製造方法は、絶縁性ブロック体の底面に樹脂ランナ
ー部を設け、そこから頂面に連通する貫通孔より透光性
樹脂を注入し、トランスファーモールドにより透光性樹
脂体を形成する。その時、同時に、樹脂ランナー部を凸
状に硬化し、係合片を形成する。このことにより、外部
実装基板に対し垂直方向（トップビュー）搭載する際、
位置決めが正確に行える。
置の製造方法は、絶縁性ブロック体の底面に樹脂ランナ
ー部を設け、そこから頂面に連通する貫通孔より透光性
樹脂を注入し、トランスファーモールドにより透光性樹
脂体を形成する。その時、同時に、樹脂ランナー部を凸
状に硬化し、係合片を形成する。このことにより、外部
実装基板に対し垂直方向（トップビュー）搭載する際、
位置決めが正確に行える。
【００１３】
（実施例１）図１は、本発明の面実装光半導体装置であ
る。例えば液晶ポリマー等の樹脂材料を射出成形等の手
法によりにより形成した絶縁性ブロック体１の側面の三
辺に凸部が設けられている。その凸部に挟まれた絶縁性
ブロック体１の側面に、頂面から底面にかけてメタル層
２が形成されている。凸部のうち絶縁性ブロック体１側
面の中央部にあるのが、外部実装基板３に対して、水平
方向（サイドビュー）に搭載するときに係合する係合片
４である。また、底面に設けられている凸部は、外部実
装基板３に対して、垂直方向（トップビュー）に搭載す
るときに係合する係合片４′である。この絶縁性ブロッ
ク体１の頂面にはエポキシ樹脂である透光性樹脂がトラ
ンンスファーモールドにより硬化され、透光性樹脂体８
を形成している。
る。例えば液晶ポリマー等の樹脂材料を射出成形等の手
法によりにより形成した絶縁性ブロック体１の側面の三
辺に凸部が設けられている。その凸部に挟まれた絶縁性
ブロック体１の側面に、頂面から底面にかけてメタル層
２が形成されている。凸部のうち絶縁性ブロック体１側
面の中央部にあるのが、外部実装基板３に対して、水平
方向（サイドビュー）に搭載するときに係合する係合片
４である。また、底面に設けられている凸部は、外部実
装基板３に対して、垂直方向（トップビュー）に搭載す
るときに係合する係合片４′である。この絶縁性ブロッ
ク体１の頂面にはエポキシ樹脂である透光性樹脂がトラ
ンンスファーモールドにより硬化され、透光性樹脂体８
を形成している。
【００１４】図２は、図１のＡ−Ａ断面図であるが、絶
縁性ブロック体１の頂面に凹所５が設けられ、そこに、
光半導体素子６が搭載され、ボンディングワイヤ７によ
り結線されている。光半導体素子としては、用途に合わ
せて、発光素子または受光素子のどちらかが搭載でき
る。この絶縁性ブロック体１の頂面には、透光性樹脂体
８が形成されており、この透光性樹脂体８側面は絶縁性
ブロック体１側面と同一面を持つように形成されてい
る。また、その同一面を持つ絶縁性ブロック体１の側
面、及び底面には係合片４、４’が設けられている。図
３に示すように、外部実装基板３に対して水平方向（サ
イドビュー）に搭載した場合、面実装光半導体装置の側
面の係合片４が外部実装基板３に係合している。このた
め、半田リフロー付けする時、目的とした位置に確実に
搭載される。さらに、この状態を側面から見た図が図４
である。外部実装基板３に対し係合片４が係合してお
り、また、透光性樹脂体８側面と絶縁性ブロック体１側
面とが同一面を持ち厚く形成されていることから、傾む
くことなく、外部実装基板３に安定して搭載できてい
る。図５は面実装光半導体装置を垂直方向（トップビュ
ー）に搭載した時の図であり、底面の係合片４’により
同様に、外部実装基板３に対し、目的とした位置に確実
に搭載できる。このように、係合片４、４’はそれぞれ
搭載方向で使い分けられる。
縁性ブロック体１の頂面に凹所５が設けられ、そこに、
光半導体素子６が搭載され、ボンディングワイヤ７によ
り結線されている。光半導体素子としては、用途に合わ
せて、発光素子または受光素子のどちらかが搭載でき
る。この絶縁性ブロック体１の頂面には、透光性樹脂体
８が形成されており、この透光性樹脂体８側面は絶縁性
ブロック体１側面と同一面を持つように形成されてい
る。また、その同一面を持つ絶縁性ブロック体１の側
面、及び底面には係合片４、４’が設けられている。図
３に示すように、外部実装基板３に対して水平方向（サ
イドビュー）に搭載した場合、面実装光半導体装置の側
面の係合片４が外部実装基板３に係合している。このた
め、半田リフロー付けする時、目的とした位置に確実に
搭載される。さらに、この状態を側面から見た図が図４
である。外部実装基板３に対し係合片４が係合してお
り、また、透光性樹脂体８側面と絶縁性ブロック体１側
面とが同一面を持ち厚く形成されていることから、傾む
くことなく、外部実装基板３に安定して搭載できてい
る。図５は面実装光半導体装置を垂直方向（トップビュ
ー）に搭載した時の図であり、底面の係合片４’により
同様に、外部実装基板３に対し、目的とした位置に確実
に搭載できる。このように、係合片４、４’はそれぞれ
搭載方向で使い分けられる。
【００１５】（実施例２）図６は、面実装光半導体装置
の絶縁性ブロック体１部分を頂面から示した図である。
実施例１とは違い絶縁性ブロック体１の側面のすべてに
係合片４が設けられ、四隅にメタル層２が設けられてい
る。このメタル層２は対角線方向で頂面と底面で、それ
ぞれ接続されている。頂面では光半導体素子６が搭載さ
れている凹所５を介して、メタル層２のＡが接続されて
いる。又、光半導体素子６がボンディングワイヤ７によ
り結線されているメタル層２のＢは、図７に示すように
底面で接続されている。この面実装光半導体装置を水平
方向（サイドビュー）に搭載したとき、図８に示すよう
に実施例１と同様に係合片４が外部実装基板３に係合
し、確実に位置決めができる。又、四辺のどの辺を実装
させても常にメタル層２のＡとＢが実装され、電気的に
接続可能な端子配置となるため光半導体素子６を動作さ
せることができる。従って、搭載方向に決まりがなく取
り付けが簡易である。このことは垂直方向（トップビュ
ー）に搭載するときも同様に考えられる。図９は図８の
側面図であるが、実施例１と同様に、係合片４が外部実
装基板３に係合しており、透光性樹脂体８側面と絶縁ブ
ロック体１側面とが同一面を持ち、透光性樹脂体８が厚
く形成されていることから外部実装基板３に対し、傾い
たりすることなく安定して搭載されることが分かる。
の絶縁性ブロック体１部分を頂面から示した図である。
実施例１とは違い絶縁性ブロック体１の側面のすべてに
係合片４が設けられ、四隅にメタル層２が設けられてい
る。このメタル層２は対角線方向で頂面と底面で、それ
ぞれ接続されている。頂面では光半導体素子６が搭載さ
れている凹所５を介して、メタル層２のＡが接続されて
いる。又、光半導体素子６がボンディングワイヤ７によ
り結線されているメタル層２のＢは、図７に示すように
底面で接続されている。この面実装光半導体装置を水平
方向（サイドビュー）に搭載したとき、図８に示すよう
に実施例１と同様に係合片４が外部実装基板３に係合
し、確実に位置決めができる。又、四辺のどの辺を実装
させても常にメタル層２のＡとＢが実装され、電気的に
接続可能な端子配置となるため光半導体素子６を動作さ
せることができる。従って、搭載方向に決まりがなく取
り付けが簡易である。このことは垂直方向（トップビュ
ー）に搭載するときも同様に考えられる。図９は図８の
側面図であるが、実施例１と同様に、係合片４が外部実
装基板３に係合しており、透光性樹脂体８側面と絶縁ブ
ロック体１側面とが同一面を持ち、透光性樹脂体８が厚
く形成されていることから外部実装基板３に対し、傾い
たりすることなく安定して搭載されることが分かる。
【００１６】（実施例３）面実装光半導体装置は実際に
は絶縁性ブロック体１が係合片４により多数連なってい
る状態から形成される。図１０（ａ）に示すように、絶
縁性ブロック体１の各々にメタル層２が形成され、凹所
５には光半導体素子６が搭載されている。底面には樹脂
ランナー部９が設けられ、そこから頂面に向かって貫通
孔１０が設けられている。図１０（ａ）のＢ−Ｂ断面図
である図１０（ｂ）に示すように、トランスファーモー
ルドにより透光性樹脂が矢印の向きに沿って、樹脂ラン
ナー部９を流れ、貫通孔１０を通って、頂面に送られ
る。全てに充填されると透光性樹脂は硬化される。する
と、図１１（ａ）に示すように、頂面には透光性樹脂体
８が形成され、底面には係合片４’が形成される。図１
１（ａ）のＣ−Ｃ断面図を図１１（ｂ）に示すと、この
ことがよくわかる。樹脂ランナー部９に形成された係合
片４′と透光性樹脂体８は貫通孔１０を介して同時に硬
化されている。これらをダイシングライン１１により多
分割すると、図１２に示す単独の面実装光半導体装置が
完成する。この面実装半導体装置は側面及び底面に係合
片４、４’が設けられているため水平方向（サイドビュ
ー）は勿論のこと図１３に示すように係合片４’が外部
実装基板３に係合し、垂直方向（トップビュー）の場合
も確実に位置決めできる。さらに、実施例１、２と同
様、透光性樹脂体８側面が絶縁性ブロック体１側面と同
一面を持つように形成されているため、水平方向（サイ
ドビュー）搭載の場合、傾くことなく、安定して搭載で
きる。
は絶縁性ブロック体１が係合片４により多数連なってい
る状態から形成される。図１０（ａ）に示すように、絶
縁性ブロック体１の各々にメタル層２が形成され、凹所
５には光半導体素子６が搭載されている。底面には樹脂
ランナー部９が設けられ、そこから頂面に向かって貫通
孔１０が設けられている。図１０（ａ）のＢ−Ｂ断面図
である図１０（ｂ）に示すように、トランスファーモー
ルドにより透光性樹脂が矢印の向きに沿って、樹脂ラン
ナー部９を流れ、貫通孔１０を通って、頂面に送られ
る。全てに充填されると透光性樹脂は硬化される。する
と、図１１（ａ）に示すように、頂面には透光性樹脂体
８が形成され、底面には係合片４’が形成される。図１
１（ａ）のＣ−Ｃ断面図を図１１（ｂ）に示すと、この
ことがよくわかる。樹脂ランナー部９に形成された係合
片４′と透光性樹脂体８は貫通孔１０を介して同時に硬
化されている。これらをダイシングライン１１により多
分割すると、図１２に示す単独の面実装光半導体装置が
完成する。この面実装半導体装置は側面及び底面に係合
片４、４’が設けられているため水平方向（サイドビュ
ー）は勿論のこと図１３に示すように係合片４’が外部
実装基板３に係合し、垂直方向（トップビュー）の場合
も確実に位置決めできる。さらに、実施例１、２と同
様、透光性樹脂体８側面が絶縁性ブロック体１側面と同
一面を持つように形成されているため、水平方向（サイ
ドビュー）搭載の場合、傾くことなく、安定して搭載で
きる。
【００１７】
【発明の効果】以上説明したように、本発明の面実装光
半導体装置によれば、絶縁性ブロック体の頂面の透光性
樹脂体を厚く形成し、それぞれの側面を同一面とするこ
とで、外部実装基板に対し、水平方向（サイドビュー）
に搭載する場合、自立実装が可能で安定して搭載できる
ようになる。さらに、絶縁性ブロック体の側面及び底面
に凸状の係合片を設けられることで、水平方向（サイド
ビュー）、垂直方向（トップビュー）にかかわらず、外
部実装基板に確実に係合され、位置ずれが無くなり取り
付けが確実になる。
半導体装置によれば、絶縁性ブロック体の頂面の透光性
樹脂体を厚く形成し、それぞれの側面を同一面とするこ
とで、外部実装基板に対し、水平方向（サイドビュー）
に搭載する場合、自立実装が可能で安定して搭載できる
ようになる。さらに、絶縁性ブロック体の側面及び底面
に凸状の係合片を設けられることで、水平方向（サイド
ビュー）、垂直方向（トップビュー）にかかわらず、外
部実装基板に確実に係合され、位置ずれが無くなり取り
付けが確実になる。
【００１８】また、絶縁性ブロック体の四辺にメタル層
を形成し、対角線方向の電極を同一電極とすることで、
絶縁性ブロック体のどの側面及び底面を搭載しても光半
導体素子は駆動するため、取り付け方向に決まりがなく
容易に搭載できる。
を形成し、対角線方向の電極を同一電極とすることで、
絶縁性ブロック体のどの側面及び底面を搭載しても光半
導体素子は駆動するため、取り付け方向に決まりがなく
容易に搭載できる。
【００１９】本発明の面実装光半導体装置の製造方法に
よれば、絶縁性ブロック体の底面の樹脂ランナー部を利
用し、透光性樹脂により係合片を形成することで、垂直
方向（トップビュー）に実装する場合、位置ずれが生じ
にくく取り付けが確実にできる面実装光半導体装置が提
供される。
よれば、絶縁性ブロック体の底面の樹脂ランナー部を利
用し、透光性樹脂により係合片を形成することで、垂直
方向（トップビュー）に実装する場合、位置ずれが生じ
にくく取り付けが確実にできる面実装光半導体装置が提
供される。
【図１】本発明の実施例１よりなる面実装光半導体装置
の斜視図である。
の斜視図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１の面実装光半導体装置を外部実装基板に対
し、水平方向（サイドビュー）に搭載した図である。
し、水平方向（サイドビュー）に搭載した図である。
【図４】図３の側面図である。
【図５】図１の面実装光半導体装置を外部実装基板に対
し、垂直方向（トップビュー）に搭載した図である。
し、垂直方向（トップビュー）に搭載した図である。
【図６】本発明の実施例２よりなる面実装光半導体装置
の絶縁性ブロック体の平面図である。
の絶縁性ブロック体の平面図である。
【図７】同じく、絶縁性ブロック体の底面図である。
【図８】本発明の実施例２よりなる面実装光半導体装置
を外部実装基板に対し、水平方向（サイドビュー）に搭
載した図である。
を外部実装基板に対し、水平方向（サイドビュー）に搭
載した図である。
【図９】図８の側面図である。
【図１０】本発明の面実装光半導体装置の製造方法を説
明するための図であり、（ａ）は実施例３の多数連結さ
れた絶縁性ブロック体の斜視図であり、（ｂ）は（ａ）
のＢ−Ｂ断面図である。
明するための図であり、（ａ）は実施例３の多数連結さ
れた絶縁性ブロック体の斜視図であり、（ｂ）は（ａ）
のＢ−Ｂ断面図である。
【図１１】同じく、本発明の面実装光半導体装置の製造
方法を説明するための図であり、（ａ）は実施例３の多
数連結された面実装光半導体装置の斜視図であり、
（ｂ）は（ａ）のＣ−Ｃ断面図である。
方法を説明するための図であり、（ａ）は実施例３の多
数連結された面実装光半導体装置の斜視図であり、
（ｂ）は（ａ）のＣ−Ｃ断面図である。
【図１２】本発明の実施例３よりなる面実装光半導体装
置の斜視図である。
置の斜視図である。
【図１３】図１２に示す面実装光半導体装置を外部実装
基板に対し、垂直方向（トップビュー）に搭載した図で
ある。
基板に対し、垂直方向（トップビュー）に搭載した図で
ある。
【図１４】従来の面実装光半導体装置の斜視図である。
【図１５】図１４のＣ−Ｃ断面図である。
【図１６】図１４に示す面実装光半導体装置を外部実装
基板に対し、水平方向（サイドビュー）に搭載した図で
ある。
基板に対し、水平方向（サイドビュー）に搭載した図で
ある。
１ 絶縁性ブロック体 ２ メタル層 ３ 外部実装基板 ４、４’ 係合片 ５ 凹所 ６ 光半導体素子 ７ ボンディングワイヤ ８ 透光性樹脂体 ９ 樹脂ランナー部 １０ 貫通孔 １１ ダイシングライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−259504（ＪＰ，Ａ) 特開 平６−169135（ＪＰ，Ａ) 実開 平２−67664（ＪＰ，Ｕ) 実開 昭61−81169（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/0392
Claims (3)
- 【請求項１】 頂面の所定部分に凹所が形成され、底面
の面積が側面より大なる矩形の絶縁性ブロック体と、前
記凹所に配置され、頂面方向に受光又は発光する光半導
体素子と、前記光半導体素子を電気的に接続するための
前記絶縁性ブロック体の所定領域に形成されるメタル層
と、前記絶縁性ブロック体側面の延長上に透光性樹脂体
が延在するように前記光半導体素子を透光性樹脂で封止
する封止手段とを備え、 前記絶縁ブロック体の側面の四辺に外部実装基板と係合
する係合片を設けると共に、四隅に電極形成用のメタル
層を形成し、かつ対角線に位置する各対の前記メタル層
をそれぞれ共通接続した ことを特徴とする面実装光半導
体装置。 - 【請求項２】 前記絶縁性ブロック体の底面に外部実装
基板と係合する係合片を設けたことを特徴とする請求項
１記載の面実装光半導体装置。 - 【請求項３】 頂面の所定部分に凹所が形成され、底面
の面積が側面より大なる矩形の絶縁性ブロック体と、前
記凹所に配置され、頂面方向に受光又は発光する光半導
体素子と、前記光半導体素子を電気的に接続するための
前記絶縁性ブロック体の所定領域に形成されるメタル層
と、前記絶縁性ブロック体側面の延長上に透光性樹脂体
が延在するように前記光半導体素子を透光性樹脂で封止
する封止手段とを備えた面実装光半導体装置の製造方法
であって、 前記絶縁性ブロック体には底面に樹脂ランナー部と該樹
脂ランナー部から頂面へ連通する貫通孔とが設けられ、 前記樹脂ランナー部を介して、前記貫通孔より前記絶縁
性ブロック体の頂面に透光性樹脂を注入し硬化させ、透
光性樹脂体を形成すると同時に、外部実装基板と係合す
る係合片を形成したことを特徴とする面実装光半導体装
置の製造方法 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06322133A JP3136064B2 (ja) | 1994-12-26 | 1994-12-26 | 面実装光半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06322133A JP3136064B2 (ja) | 1994-12-26 | 1994-12-26 | 面実装光半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181336A JPH08181336A (ja) | 1996-07-12 |
| JP3136064B2 true JP3136064B2 (ja) | 2001-02-19 |
Family
ID=18140303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06322133A Expired - Fee Related JP3136064B2 (ja) | 1994-12-26 | 1994-12-26 | 面実装光半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
-
1994
- 1994-12-26 JP JP06322133A patent/JP3136064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181336A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886204B2 (en) | Semiconductor device with lead terminals having portions thereof extending obliquely | |
| US7242033B2 (en) | Semiconductor device using LED chip | |
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| US6597018B2 (en) | Semiconductor light emitter and flat panel display lighting system | |
| JP3165078B2 (ja) | 表面実装部品の製造方法 | |
| US7019221B1 (en) | Printed wiring board | |
| JP2914097B2 (ja) | 射出成形プリント基板 | |
| US5122045A (en) | Mold for molding a package for a semiconductor device for detecting or emitting a magnetic line of force or light | |
| JP2001144334A (ja) | 光半導体装置及び形成方法 | |
| JP2006216823A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP3022049B2 (ja) | チップ部品型の発光ダイオードの実装方法 | |
| JP3136064B2 (ja) | 面実装光半導体装置及びその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2596750Y2 (ja) | プリント基板 | |
| JP2001177151A (ja) | チップ部品型ｌｅｄ | |
| JP3809019B2 (ja) | 面実装型半導体装置およびその製造方法 | |
| CN115312513A (zh) | 显示面板以及电子设备 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPH0818096A (ja) | 光結合装置 | |
| JPH05102532A (ja) | 光半導体装置および製造方法 | |
| KR20020078096A (ko) | 초박막 패키지 | |
| JPH08236813A (ja) | 面実装光半導体装置アレイ及びその製造方法 | |
| JPH0494561A (ja) | 表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |