JP2000019550A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000019550A JP2000019550A JP10183488A JP18348898A JP2000019550A JP 2000019550 A JP2000019550 A JP 2000019550A JP 10183488 A JP10183488 A JP 10183488A JP 18348898 A JP18348898 A JP 18348898A JP 2000019550 A JP2000019550 A JP 2000019550A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- gate
- gate drive
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000011159 matrix material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 34
- 239000010408 film Substances 0.000 description 22
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 輝度むらのない表示を達成する。
【解決手段】 液晶を介して互いに対向配置される透明
基板のうち一方の透明基板の液晶側の面にゲート駆動Ｉ
Ｃが搭載され、該一方の液晶側の面の各画素領域に画素
電極とこの画素電極に離間されて配置される対向電極と
が形成され、前記ゲート駆動ＩＣの入力端子にゲート回
路基板を介して入力信号が供給されるともに、該ゲート
駆動ＩＣの出力端子から前記各画素領域を走査させる信
号が出力される液晶表示装置において、前記ゲート回路
基板は、前記各画素領域の対向電極に対向電圧信号を供
給させる配線層が形成されている。
基板のうち一方の透明基板の液晶側の面にゲート駆動Ｉ
Ｃが搭載され、該一方の液晶側の面の各画素領域に画素
電極とこの画素電極に離間されて配置される対向電極と
が形成され、前記ゲート駆動ＩＣの入力端子にゲート回
路基板を介して入力信号が供給されるともに、該ゲート
駆動ＩＣの出力端子から前記各画素領域を走査させる信
号が出力される液晶表示装置において、前記ゲート回路
基板は、前記各画素領域の対向電極に対向電圧信号を供
給させる配線層が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、横電界方式と称される液晶表示装置に関す
る。
り、特に、横電界方式と称される液晶表示装置に関す
る。
【０００２】
【従来の技術】横電界方式と称される液晶表示装置は、
液晶を介して対向配置される透明基板の一方の透明基板
の液晶側の各画素領域に、画素電極とこの画素電極に離
間されて配置される対向電極とを備え、これら各電極と
の間に発生する電界によって液晶の光透過率を制御する
ように構成されている。
液晶を介して対向配置される透明基板の一方の透明基板
の液晶側の各画素領域に、画素電極とこの画素電極に離
間されて配置される対向電極とを備え、これら各電極と
の間に発生する電界によって液晶の光透過率を制御する
ように構成されている。
【０００３】そして、たとえばアクテイッブ・マトリッ
クス型のものにこの方式を採用した液晶表示装置は、該
一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向
に並設される走査信号線と、やはりｘ方向に延在しｙ方
向に並設される対向電圧信号線と、ｙ方向に延在しｘ方
向に並設される映像信号線とを備え、互いに隣接する走
査信号線と対向電圧信号線、および互いに隣接する一対
の映像信号線とで囲まれた各領域を画素領域としてい
る。
クス型のものにこの方式を採用した液晶表示装置は、該
一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向
に並設される走査信号線と、やはりｘ方向に延在しｙ方
向に並設される対向電圧信号線と、ｙ方向に延在しｘ方
向に並設される映像信号線とを備え、互いに隣接する走
査信号線と対向電圧信号線、および互いに隣接する一対
の映像信号線とで囲まれた各領域を画素領域としてい
る。
【０００４】そして、各画素領域には、走査信号線から
の走査信号の供給によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の映像信号線か
らの映像信号が供給される画素電極とが形成されてい
る。
の走査信号の供給によって駆動される薄膜トランジスタ
と、この薄膜トランジスタを介して一方の映像信号線か
らの映像信号が供給される画素電極とが形成されてい
る。
【０００５】また、前記走査信号線にはゲート駆動ＩＣ
から走査信号が供給されるようになっているとともに、
前記映像信号線にはドレイン駆動ＩＣから映像信号が供
給されるようになっており、これらゲート駆動ＩＣおよ
びゲート駆動ＩＣは、前記一方の透明基板の表示領域以
外の領域に搭載されたものが知られている（いわゆるＣ
ＯＧ（Chip On Glass）型と称される）。
から走査信号が供給されるようになっているとともに、
前記映像信号線にはドレイン駆動ＩＣから映像信号が供
給されるようになっており、これらゲート駆動ＩＣおよ
びゲート駆動ＩＣは、前記一方の透明基板の表示領域以
外の領域に搭載されたものが知られている（いわゆるＣ
ＯＧ（Chip On Glass）型と称される）。
【０００６】この場合、ゲート駆動ＩＣおよびドレイン
駆動ＩＣには透明基板の一辺に近接させて配置されるコ
ントロール基板からそれぞれゲート回路基板およびドレ
イン回路基板を介して、それぞれ入力信号が供給される
ようになっている。
駆動ＩＣには透明基板の一辺に近接させて配置されるコ
ントロール基板からそれぞれゲート回路基板およびドレ
イン回路基板を介して、それぞれ入力信号が供給される
ようになっている。
【０００７】さらに、各画素領域の画素電極は対向電極
を基準にして映像信号に対応する電圧が印加されるよう
になっていることから、該対向電極は前記対向電圧信号
線を介して基準電圧が印加されるように構成され、これ
ら各対向電圧信号線にはドレイン駆動ＩＣ側のドレイン
回路基板に形成された配線層、および各対向電圧信号線
を共通に接続する対向電圧共通ラインを介して基準電圧
信号が供給されるように構成されている。
を基準にして映像信号に対応する電圧が印加されるよう
になっていることから、該対向電極は前記対向電圧信号
線を介して基準電圧が印加されるように構成され、これ
ら各対向電圧信号線にはドレイン駆動ＩＣ側のドレイン
回路基板に形成された配線層、および各対向電圧信号線
を共通に接続する対向電圧共通ラインを介して基準電圧
信号が供給されるように構成されている。
【０００８】
【発明が解決しようとする課題】しかし、このように構
成された液晶表示装置は、基準電圧信号を各画素領域の
対向電極に供給するのに、それまでの配線長が比較的大
きくなり、該基準電圧信号の波形歪みが発生してしまう
ということが指摘されるに到った。
成された液晶表示装置は、基準電圧信号を各画素領域の
対向電極に供給するのに、それまでの配線長が比較的大
きくなり、該基準電圧信号の波形歪みが発生してしまう
ということが指摘されるに到った。
【０００９】このため、各画素領域において、画素電極
に供給される映像信号に対応する該画素電極と対向電極
との間の電位差にばらつきが発生し、表示に輝度むらが
生じる原因となっていた。
に供給される映像信号に対応する該画素電極と対向電極
との間の電位差にばらつきが発生し、表示に輝度むらが
生じる原因となっていた。
【００１０】本発明は、このような事情に基づいてなさ
れたものであり、その目的は輝度むらのない表示を達成
できる液晶表示装置を提供することにある。
れたものであり、その目的は輝度むらのない表示を達成
できる液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、液晶を介して互いに対向配置さ
れる透明基板のうち一方の透明基板の液晶側の面にゲー
ト駆動ＩＣが搭載され、該一方の液晶側の面の各画素領
域に画素電極とこの画素電極に離間されて配置される対
向電極とが形成され、前記ゲート駆動ＩＣの入力端子に
ゲート回路基板を介して入力信号が供給されるともに、
該ゲート駆動ＩＣの出力端子から前記各画素領域を走査
させる信号が出力される液晶表示装置において、前記ゲ
ート回路基板は、前記各画素領域の対向電極に対向電圧
信号を供給させる配線層が形成されていることを特徴と
するものである。
れる透明基板のうち一方の透明基板の液晶側の面にゲー
ト駆動ＩＣが搭載され、該一方の液晶側の面の各画素領
域に画素電極とこの画素電極に離間されて配置される対
向電極とが形成され、前記ゲート駆動ＩＣの入力端子に
ゲート回路基板を介して入力信号が供給されるともに、
該ゲート駆動ＩＣの出力端子から前記各画素領域を走査
させる信号が出力される液晶表示装置において、前記ゲ
ート回路基板は、前記各画素領域の対向電極に対向電圧
信号を供給させる配線層が形成されていることを特徴と
するものである。
【００１３】このように構成した液晶表示装置は、基準
電圧信号を各画素領域の対向電極に供給するのに、それ
までの配線長を大幅に小さくでき、該基準電圧信号の波
形歪みの発生を防止することができるようになる。この
ため、輝度むらのない表示を達成できるようになる。
電圧信号を各画素領域の対向電極に供給するのに、それ
までの配線長を大幅に小さくでき、該基準電圧信号の波
形歪みの発生を防止することができるようになる。この
ため、輝度むらのない表示を達成できるようになる。
【００１４】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。実施例１． 〔全体構成〕図２は、本発明による液晶表示装置の全体
を示す概略構成図である。この実施例では、広い視野角
をもつものとして知られているいわゆる横電界方式を採
用した液晶表示装置に本発明を適用させている。
の実施例を図面を用いて説明する。実施例１． 〔全体構成〕図２は、本発明による液晶表示装置の全体
を示す概略構成図である。この実施例では、広い視野角
をもつものとして知られているいわゆる横電界方式を採
用した液晶表示装置に本発明を適用させている。
【００１５】まず、液晶表示パネル１があり、その液晶
表示パネル１は、液晶を介して互いに対向配置された透
明基板１Ａ、１Ｂを外囲器としている。この場合、一方
の透明基板（図中下側の基板：マトリックス基板１Ａ）
は他方の透明基板（図中上側の基板：カラーフィルタ基
板１Ｂ）に対して若干大きく形成され、図中下側と右側
の周辺端はほぼ面一に合わせて配置されてる。
表示パネル１は、液晶を介して互いに対向配置された透
明基板１Ａ、１Ｂを外囲器としている。この場合、一方
の透明基板（図中下側の基板：マトリックス基板１Ａ）
は他方の透明基板（図中上側の基板：カラーフィルタ基
板１Ｂ）に対して若干大きく形成され、図中下側と右側
の周辺端はほぼ面一に合わせて配置されてる。
【００１６】この結果、一方の透明基板１Ａの図中左側
の周辺および図中上側の周辺は他方の基透明板１Ｂに対
して外方に延在されるようになっている。後に詳述する
が、この部分はゲート駆動回路およびドレイン駆動回路
が搭載される領域となっている。
の周辺および図中上側の周辺は他方の基透明板１Ｂに対
して外方に延在されるようになっている。後に詳述する
が、この部分はゲート駆動回路およびドレイン駆動回路
が搭載される領域となっている。
【００１７】各透明基板１Ａ、１Ｂの重畳する領域には
マトリックス状に配置された画素２が構成され、この画
素２は、図中ｘ方向に延在されｙ方向に並設される走査
信号線３とｙ方向に延在されｘ方向に並設される映像信
号線４とで囲まれる領域に形成され、少なくとも、一方
の走査信号線３から走査信号の供給によって駆動される
スイッチング素子ＴＦＴと、このスイッチング素子ＴＦ
Ｔを介して一方の映像信号線４から供給される映像信号
が印加される画素電極とが備えられている。
マトリックス状に配置された画素２が構成され、この画
素２は、図中ｘ方向に延在されｙ方向に並設される走査
信号線３とｙ方向に延在されｘ方向に並設される映像信
号線４とで囲まれる領域に形成され、少なくとも、一方
の走査信号線３から走査信号の供給によって駆動される
スイッチング素子ＴＦＴと、このスイッチング素子ＴＦ
Ｔを介して一方の映像信号線４から供給される映像信号
が印加される画素電極とが備えられている。
【００１８】ここでは、上述したように、各画素２は、
いわゆる横電界方式を採用したもので、後に詳述するよ
うに、上記のスイッチング素子ＴＦＴおよび画素電極の
他に、基準電極および付加容量素子が備えられるように
なっている。
いわゆる横電界方式を採用したもので、後に詳述するよ
うに、上記のスイッチング素子ＴＦＴおよび画素電極の
他に、基準電極および付加容量素子が備えられるように
なっている。
【００１９】そして、各走査信号線３はその一端（図中
左側の端部）が透明基板１Ｂ外にまで延在され、透明基
板１Ａに搭載されたゲート駆動回路（ＩＣ）５の出力端
子に接続されるようになっている。
左側の端部）が透明基板１Ｂ外にまで延在され、透明基
板１Ａに搭載されたゲート駆動回路（ＩＣ）５の出力端
子に接続されるようになっている。
【００２０】この場合、ゲート駆動回路５は複数設けら
れているともに、前記走査信号線３は互いに隣接するも
の同士でグループ化され、これら各グループ化された走
査信号線３が近接する各ゲート駆動回路５にそれぞれ接
続されるようになっている。
れているともに、前記走査信号線３は互いに隣接するも
の同士でグループ化され、これら各グループ化された走
査信号線３が近接する各ゲート駆動回路５にそれぞれ接
続されるようになっている。
【００２１】また、同様に、各映像信号線４はその一端
（図中上側の端部）が透明基板１Ｂ外にまで延在され、
透明基板１Ａに搭載されたドレイン駆動回路（ＩＣ）６
の出力端子に接続されるようになっている。
（図中上側の端部）が透明基板１Ｂ外にまで延在され、
透明基板１Ａに搭載されたドレイン駆動回路（ＩＣ）６
の出力端子に接続されるようになっている。
【００２２】この場合も、ドレイン駆動回路６は複数設
けられているともに、前記映像信号線４は互いに隣接す
るもの同士でグループ化され、これら各グループ化され
た映像信号線４が近接する各ドレイン駆動回路６にそれ
ぞれ接続されるようになっている。
けられているともに、前記映像信号線４は互いに隣接す
るもの同士でグループ化され、これら各グループ化され
た映像信号線４が近接する各ドレイン駆動回路６にそれ
ぞれ接続されるようになっている。
【００２３】一方、このようにゲート駆動回路５および
ドレイン駆動回路６が搭載された液晶表示パネル１に近
接した配置されるプリント基板１０（コントロール基板
１０）があり、このプリント基板１０には電源回路１１
等の他に、前記ゲート駆動回路５およびドレイン駆動回
路６に入力信号を供給するためのコントロール回路１２
が搭載されている。
ドレイン駆動回路６が搭載された液晶表示パネル１に近
接した配置されるプリント基板１０（コントロール基板
１０）があり、このプリント基板１０には電源回路１１
等の他に、前記ゲート駆動回路５およびドレイン駆動回
路６に入力信号を供給するためのコントロール回路１２
が搭載されている。
【００２４】そして、このコントロール回路１２からの
信号はフレキシブル配線基板（ゲート回路基板１５、ド
レイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介
してゲート駆動回路５およびドレイン駆動回路６に供給
されるようになっている。
信号はフレキシブル配線基板（ゲート回路基板１５、ド
レイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介
してゲート駆動回路５およびドレイン駆動回路６に供給
されるようになっている。
【００２５】すなわち、ゲート駆動回路５側には、これ
ら各ゲート駆動回路５の入力側の端子にそれぞれ対向し
て接続される端子を備えるフレキシブル配線基板（ゲー
ト回路基板１５）が配置されている。
ら各ゲート駆動回路５の入力側の端子にそれぞれ対向し
て接続される端子を備えるフレキシブル配線基板（ゲー
ト回路基板１５）が配置されている。
【００２６】そのゲート回路基板１５は、その一部が前
記コントロール基板１０側に延在されて形成され、その
延在部において、該コントロール基板１０と接続部１８
を介して接続されている。
記コントロール基板１０側に延在されて形成され、その
延在部において、該コントロール基板１０と接続部１８
を介して接続されている。
【００２７】コントロール基板１０に搭載されたコント
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１８、さらにはゲート回路
基板１５上の配線層を介して各ゲート駆動回路５に入力
されるようになっている。
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１８、さらにはゲート回路
基板１５上の配線層を介して各ゲート駆動回路５に入力
されるようになっている。
【００２８】また、ドレイン駆動回路６側には、これら
各ドレイン駆動回路６の入力側の端子にそれぞれ対向し
て接続される端子を備えるドレイン回路基板１６Ａ、１
６Ｂが配置されている。
各ドレイン駆動回路６の入力側の端子にそれぞれ対向し
て接続される端子を備えるドレイン回路基板１６Ａ、１
６Ｂが配置されている。
【００２９】このドレイン回路基板１６Ａ、１６Ｂは、
その一部が前記コントロール基板１０側に延在されて形
成され、その延在部において、該コントロール基板１０
と接続部１９Ａ、１９Ｂを介して接続されている。
その一部が前記コントロール基板１０側に延在されて形
成され、その延在部において、該コントロール基板１０
と接続部１９Ａ、１９Ｂを介して接続されている。
【００３０】コントロール基板１０に搭載されたコント
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらには
ドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各
ドイレン駆動回路１６Ａ、１６Ｂに入力されるようにな
っている。
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらには
ドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各
ドイレン駆動回路１６Ａ、１６Ｂに入力されるようにな
っている。
【００３１】なお、ドレイン駆動回路６側のドレイン回
路基板１６Ａ、１６Ｂは、図示のように、２個に分割さ
れて設けられている。液晶表示パネル１の大型化にとも
なって、たとえばドレイン回路基板の図中ｘ方向への長
さの増大による熱膨張による弊害を防止する等のためで
ある。
路基板１６Ａ、１６Ｂは、図示のように、２個に分割さ
れて設けられている。液晶表示パネル１の大型化にとも
なって、たとえばドレイン回路基板の図中ｘ方向への長
さの増大による熱膨張による弊害を防止する等のためで
ある。
【００３２】そして、コントロール基板１０上のコント
ロール回路１２からの出力は、ドレイン回路基板１６Ａ
の接続部１９Ａ、およびドレイン回路基板１６Ｂの接続
部１９Ｂをそれぞれ介して、対応するドレイン駆動回路
６に入力されている。
ロール回路１２からの出力は、ドレイン回路基板１６Ａ
の接続部１９Ａ、およびドレイン回路基板１６Ｂの接続
部１９Ｂをそれぞれ介して、対応するドレイン駆動回路
６に入力されている。
【００３３】さらに、コントロール基板１０には、映像
信号源２２からケーブル２３によってインターフェース
基板２４を介して映像信号が供給され、該コントロール
基板１０に搭載されたコントロール回路１２に入力され
るようになっている。
信号源２２からケーブル２３によってインターフェース
基板２４を介して映像信号が供給され、該コントロール
基板１０に搭載されたコントロール回路１２に入力され
るようになっている。
【００３４】なお、この図では、液晶表示パネル１、ゲ
ート回路基板１５、ドイレン回路基板１６Ａ、１６Ｂ、
およびコントロール基板１０がほぼ同一平面内に位置づ
けられるように描かれていいるが、実際には該コントロ
ール基板１０はゲート回路基板１５、ドイレン回路基板
１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル１に
対してほぼ直角になるように位置づけられるようになっ
ている。
ート回路基板１５、ドイレン回路基板１６Ａ、１６Ｂ、
およびコントロール基板１０がほぼ同一平面内に位置づ
けられるように描かれていいるが、実際には該コントロ
ール基板１０はゲート回路基板１５、ドイレン回路基板
１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル１に
対してほぼ直角になるように位置づけられるようになっ
ている。
【００３５】いわゆる額縁の面積を小さくさせる趣旨か
らである。ここで、額縁とは、液晶表示装置の外枠の輪
郭と表示部の輪郭の間の領域をいい、この領域を小さく
することによって、外枠に対して表示部の面積を大きく
できる効果を得ることができる。
らである。ここで、額縁とは、液晶表示装置の外枠の輪
郭と表示部の輪郭の間の領域をいい、この領域を小さく
することによって、外枠に対して表示部の面積を大きく
できる効果を得ることができる。
【００３６】〔マトリックス基板〕図３は、前記マトリ
ックス基板１Ａの液晶側の面における走査信号線３、対
向電圧信号線５０（図４参照）、および映像信号線２の
配置状態を示す平面図である。
ックス基板１Ａの液晶側の面における走査信号線３、対
向電圧信号線５０（図４参照）、および映像信号線２の
配置状態を示す平面図である。
【００３７】なお、同図において、カラーフィルタ基板
１Ｂが配置される部分を点線枠１Ｂで示している。
１Ｂが配置される部分を点線枠１Ｂで示している。
【００３８】まず、マトリックス基板１Ａの液晶側の面
に、そのｘ方向に延在しｙ方向に並設される走査信号線
３と対向電圧信号線５０とが形成されている。
に、そのｘ方向に延在しｙ方向に並設される走査信号線
３と対向電圧信号線５０とが形成されている。
【００３９】この場合、図中上から対向電圧信号線５
０、この対向電圧信号線５０と比較的大きく離間された
走査信号線３、この走査信号線３と小さく離間された走
査信号線、この走査信号線３と比較的大きく離間された
対向電圧信号線５０、…というように順次配列されてい
る。
０、この対向電圧信号線５０と比較的大きく離間された
走査信号線３、この走査信号線３と小さく離間された走
査信号線、この走査信号線３と比較的大きく離間された
対向電圧信号線５０、…というように順次配列されてい
る。
【００４０】そして、この実施例では、走査信号線３お
よび対向電圧信号線５０（後述の対向電圧共通ライン６
０は除く）は、いずれも同一の材料からなり、かつ同一
の工程で形成されるようになっている。
よび対向電圧信号線５０（後述の対向電圧共通ライン６
０は除く）は、いずれも同一の材料からなり、かつ同一
の工程で形成されるようになっている。
【００４１】そして、これら走査信号線３および対向電
圧信号線５０をも被うようにしてマトリックス基板１Ａ
の液晶側の面には絶縁膜が形成されている。
圧信号線５０をも被うようにしてマトリックス基板１Ａ
の液晶側の面には絶縁膜が形成されている。
【００４２】さらに、この絶縁膜の上面には、そのｙ方
向に延在されｘ方向に並設される映像信号線４が形成さ
れている。
向に延在されｘ方向に並設される映像信号線４が形成さ
れている。
【００４３】この場合、対向電圧共通ライン６０がこの
映像信号線４と同一の材料からなり、かつ同一の工程で
形成されるようになっている。
映像信号線４と同一の材料からなり、かつ同一の工程で
形成されるようになっている。
【００４４】この対向電圧共通ライン６０は、各対電圧
信号線５０のゲート駆動ＩＣ５側の端部を共通に接続さ
せるもので、各対電圧信号線５０は絶縁膜に形成された
スルホールを介してそれぞれ対向電圧共通ライン６０に
接続されている。
信号線５０のゲート駆動ＩＣ５側の端部を共通に接続さ
せるもので、各対電圧信号線５０は絶縁膜に形成された
スルホールを介してそれぞれ対向電圧共通ライン６０に
接続されている。
【００４５】なお、前記走査信号線３および映像信号線
４の一端は、カラーフィルタ基板１Ｂと対向する領域
（表示部領域）を越えて延在され、それぞれ前述したゲ
ート駆動ＩＣ５およびドレイン駆動ＩＣ６の出力電極に
接続されるようになっている。
４の一端は、カラーフィルタ基板１Ｂと対向する領域
（表示部領域）を越えて延在され、それぞれ前述したゲ
ート駆動ＩＣ５およびドレイン駆動ＩＣ６の出力電極に
接続されるようになっている。
【００４６】〔画素の構成〕図４は、前記画素領域の詳
細な構成を示す平面図を示し、図３の点線枠Ｑの部分に
相当している。
細な構成を示す平面図を示し、図３の点線枠Ｑの部分に
相当している。
【００４７】同図において、マトリックス基板１Ａの主
表面に、ｘ方向に延在する走査信号線３と対向電圧信号
線５０とが形成されている。そして、これら各信号線
３、５０と後述のｙ方向に延在する映像信号線２とで囲
まれる領域が画素領域として形成されることになる。
表面に、ｘ方向に延在する走査信号線３と対向電圧信号
線５０とが形成されている。そして、これら各信号線
３、５０と後述のｙ方向に延在する映像信号線２とで囲
まれる領域が画素領域として形成されることになる。
【００４８】すなわち、この実施例では、走査信号線３
との間に対向電圧信号線５０が走行して形成され、その
対向電圧信号線５０を境にして±ｙ方向のそれぞれに画
素領域が形成されることになる。
との間に対向電圧信号線５０が走行して形成され、その
対向電圧信号線５０を境にして±ｙ方向のそれぞれに画
素領域が形成されることになる。
【００４９】このようにすることによって、ｙ方向に並
設される対向電圧信号線５０は従来の約半分に減少させ
ることができ、それによって閉められていた領域を画素
領域側に分担させることができ、該画素領域の面積を大
きくすることができるようになる。
設される対向電圧信号線５０は従来の約半分に減少させ
ることができ、それによって閉められていた領域を画素
領域側に分担させることができ、該画素領域の面積を大
きくすることができるようになる。
【００５０】各画素領域において、前記対向電圧信号線
５０にはそれと一体となってｙ方向に延在された対向電
極５０Ａがたとえば３本当間隔に形成されている。これ
ら各対向電極５０Ａは走査信号線３に接続されることな
く近接して延在され、このうち両脇の２本は映像信号線
３に隣接して配置され、残りの１本は中央に位置づけら
れている。
５０にはそれと一体となってｙ方向に延在された対向電
極５０Ａがたとえば３本当間隔に形成されている。これ
ら各対向電極５０Ａは走査信号線３に接続されることな
く近接して延在され、このうち両脇の２本は映像信号線
３に隣接して配置され、残りの１本は中央に位置づけら
れている。
【００５１】さらに、このように走査信号線３、対向電
圧信号線５０、および対向電極５０Ａが形成された透明
基板１Ａの主表面には、これら走査信号線３等をも被っ
てたとえばシリコン窒化膜からなる絶縁膜が形成されて
いる。この絶縁膜は後述する映像信号線２に対しては走
査信号線３および対向電圧信号線５０との絶縁を図るた
めの層間絶縁膜として、薄膜トランジスタＴＦＴに対し
てはゲート絶縁膜として、蓄積容量Ｃｓｔｇに対しては
誘電体膜として機能するようになっている。
圧信号線５０、および対向電極５０Ａが形成された透明
基板１Ａの主表面には、これら走査信号線３等をも被っ
てたとえばシリコン窒化膜からなる絶縁膜が形成されて
いる。この絶縁膜は後述する映像信号線２に対しては走
査信号線３および対向電圧信号線５０との絶縁を図るた
めの層間絶縁膜として、薄膜トランジスタＴＦＴに対し
てはゲート絶縁膜として、蓄積容量Ｃｓｔｇに対しては
誘電体膜として機能するようになっている。
【００５２】この絶縁膜の表面には、まず、その薄膜ト
ランジスタＴＦＴの形成領域において半導体層５１が形
成されている。この半導体層５１はたとえばアモルファ
スＳｉからなり、走査信号線３上において後述する映像
信号線２に近接された部分に重畳されて形成されてい
る。これにより、走査信号線３の一部が薄膜トランジス
タＴＦＴのゲート電極を兼ねた構成となっている。
ランジスタＴＦＴの形成領域において半導体層５１が形
成されている。この半導体層５１はたとえばアモルファ
スＳｉからなり、走査信号線３上において後述する映像
信号線２に近接された部分に重畳されて形成されてい
る。これにより、走査信号線３の一部が薄膜トランジス
タＴＦＴのゲート電極を兼ねた構成となっている。
【００５３】そして、この絶縁膜の表面にはそのｙ方向
に延在しかつｘ方向に並設される映像信号線２が形成さ
れている。この映像信号線２は、薄膜トランジスタＴＦ
Ｔを構成する前記半導体層５１の表面の一部にまで延在
されて形成されたドレイン電極２Ａが一体となって備え
られている。
に延在しかつｘ方向に並設される映像信号線２が形成さ
れている。この映像信号線２は、薄膜トランジスタＴＦ
Ｔを構成する前記半導体層５１の表面の一部にまで延在
されて形成されたドレイン電極２Ａが一体となって備え
られている。
【００５４】さらに、画素領域における絶縁膜の表面に
は薄膜トランジスタＴＦＴのソース電極５３Ａに接続さ
れた画素電極５３が形成されている。この画素電極５３
は前記対向電極５０Ａのそれぞれの中央をｙ方向に延在
して形成されている。すなわち、画素電極５３の一端は
前記薄膜トランジスタＴＦＴのソース電極５３Ａを兼
ね、そのままｙ方向に延在され、さらに対向電圧信号線
５０上をｘ方向に延在された後に、ｙ方向に延在するコ
字形状となっている。
は薄膜トランジスタＴＦＴのソース電極５３Ａに接続さ
れた画素電極５３が形成されている。この画素電極５３
は前記対向電極５０Ａのそれぞれの中央をｙ方向に延在
して形成されている。すなわち、画素電極５３の一端は
前記薄膜トランジスタＴＦＴのソース電極５３Ａを兼
ね、そのままｙ方向に延在され、さらに対向電圧信号線
５０上をｘ方向に延在された後に、ｙ方向に延在するコ
字形状となっている。
【００５５】ここで、画素電極５３の対向電圧信号線５
０に重畳される部分は、該対向電圧信号線５０との間に
前記絶縁膜を誘電体膜とする蓄積容量Ｃｓｔｇを構成し
ている。この蓄積容量Ｃｓｔｇによってたとえば薄膜ト
ランジスタＴＦＴがオフした際に画素電極５３に映像情
報を長く蓄積させる効果を奏するようにしている。
０に重畳される部分は、該対向電圧信号線５０との間に
前記絶縁膜を誘電体膜とする蓄積容量Ｃｓｔｇを構成し
ている。この蓄積容量Ｃｓｔｇによってたとえば薄膜ト
ランジスタＴＦＴがオフした際に画素電極５３に映像情
報を長く蓄積させる効果を奏するようにしている。
【００５６】なお、前述した薄膜トランジスタＴＦＴの
ドレイン電極２Ａとソース電極５３Ａとの界面に相当す
る半導体層５１の表面にはリン（Ｐ）がドープされて高
濃度層となっており、これにより前記各電極におけるオ
ーミックコンタクトを図っている。この場合、半導体層
５１の表面の全域には前記高濃度層が形成されており、
前記各電極を形成した後に、該電極をマスクとして該電
極形成領域以外の高濃度層をエッチングするようにして
上記の構成とすることができる。
ドレイン電極２Ａとソース電極５３Ａとの界面に相当す
る半導体層５１の表面にはリン（Ｐ）がドープされて高
濃度層となっており、これにより前記各電極におけるオ
ーミックコンタクトを図っている。この場合、半導体層
５１の表面の全域には前記高濃度層が形成されており、
前記各電極を形成した後に、該電極をマスクとして該電
極形成領域以外の高濃度層をエッチングするようにして
上記の構成とすることができる。
【００５７】そして、このように薄膜トランジスタＴＦ
Ｔ、映像信号線２、画素電極５３、および蓄積容量Ｃｓ
ｔｇが形成された絶縁膜の上面にはたとえばシリコン窒
化膜からなる保護膜が形成され、この保護膜の上面には
配向膜が形成されて、液晶表示パネル１のいわゆる下側
基板を構成している。
Ｔ、映像信号線２、画素電極５３、および蓄積容量Ｃｓ
ｔｇが形成された絶縁膜の上面にはたとえばシリコン窒
化膜からなる保護膜が形成され、この保護膜の上面には
配向膜が形成されて、液晶表示パネル１のいわゆる下側
基板を構成している。
【００５８】なお、図示していないが、いわゆる上側基
板となる透明基板（カラーフィルタ基板）１Ｂの液晶側
の部分には、各画素領域に相当する部分に開口部を有す
るブラックマトリツクス（図３の符号５４に相当する）
が形成されている。
板となる透明基板（カラーフィルタ基板）１Ｂの液晶側
の部分には、各画素領域に相当する部分に開口部を有す
るブラックマトリツクス（図３の符号５４に相当する）
が形成されている。
【００５９】さらに、このブラックマトリツクス５４の
画素領域に相当する部分に形成された開口部を被ってカ
ラーフィルタが形成されている。このカラーフィルタは
ｘ方向に隣接する画素領域におけるそれとは異なった色
を備えるとともに、それぞれブラックマトリックス５４
上において境界部を有するようになっている。
画素領域に相当する部分に形成された開口部を被ってカ
ラーフィルタが形成されている。このカラーフィルタは
ｘ方向に隣接する画素領域におけるそれとは異なった色
を備えるとともに、それぞれブラックマトリックス５４
上において境界部を有するようになっている。
【００６０】また、このようにブラックマトリックス、
およびカラーフィルタが形成された面には樹脂膜等から
なる平坦膜が形成され、この平坦膜の表面には配向膜が
形成されている。
およびカラーフィルタが形成された面には樹脂膜等から
なる平坦膜が形成され、この平坦膜の表面には配向膜が
形成されている。
【００６１】〔ゲート駆動ＩＣ近傍の構成〕図１はゲー
ト駆動ＩＣ５が搭載されている液晶表示パネル１の辺部
の詳細を示す平面図である。
ト駆動ＩＣ５が搭載されている液晶表示パネル１の辺部
の詳細を示す平面図である。
【００６２】同図において、コントロール基板１０から
接続部１８を介して（図２参照）供給される基準電圧信
号は、ゲート回路基板１５に形成された配線層６１、マ
トリックス基板１Ａ上の配線層６２を通して対向電圧共
通ライン６０に導かれるようになっている。
接続部１８を介して（図２参照）供給される基準電圧信
号は、ゲート回路基板１５に形成された配線層６１、マ
トリックス基板１Ａ上の配線層６２を通して対向電圧共
通ライン６０に導かれるようになっている。
【００６３】ここで、マトリックス基板１Ａ上の配線層
６２は、たとえば対向電圧共通ライン６０と同一の材料
からなり、かつ同一の工程で形成されるようになってお
り、その延在端はゲート回路基板１５に接続されるため
の端子を有するようになっている。
６２は、たとえば対向電圧共通ライン６０と同一の材料
からなり、かつ同一の工程で形成されるようになってお
り、その延在端はゲート回路基板１５に接続されるため
の端子を有するようになっている。
【００６４】また、同図から明らかなように、ゲート回
路基板１５からの基準電圧信号は、対向電圧共通ライン
６０の長手方向にほぼ等間隔で沿って配置された複数の
配線層６２を介して該対向電圧共通ライン６０に供給さ
れるようになっている。対向電圧共通ライン６０の全て
の部分に基準電圧信号が供給され易くするとともに、対
向電圧共通ライン６０に到る基準電圧信号の経路の抵抗
をできるだけ少なくする趣旨からである。
路基板１５からの基準電圧信号は、対向電圧共通ライン
６０の長手方向にほぼ等間隔で沿って配置された複数の
配線層６２を介して該対向電圧共通ライン６０に供給さ
れるようになっている。対向電圧共通ライン６０の全て
の部分に基準電圧信号が供給され易くするとともに、対
向電圧共通ライン６０に到る基準電圧信号の経路の抵抗
をできるだけ少なくする趣旨からである。
【００６５】このため、この実施例では、少なくとも各
ゲート駆動ＩＣ５の間の領域（空きスペースを利用し
て）において前記配線層６２を設けるようにしている。
ゲート駆動ＩＣ５の間の領域（空きスペースを利用し
て）において前記配線層６２を設けるようにしている。
【００６６】そして、この実施例では、対向電圧信号線
５０が図中ｘ方向に延在して形成されていることに鑑
み、そのｘ方向から、すなわちゲート回路基板１５を介
して基準電圧信号を供給することにより、信号伝達経路
としての配線（ゲート回路基板１５の配線層６１、マト
リックス基板１Ａ上の配線層６２）の長さを極力短くす
ることができるようになる。
５０が図中ｘ方向に延在して形成されていることに鑑
み、そのｘ方向から、すなわちゲート回路基板１５を介
して基準電圧信号を供給することにより、信号伝達経路
としての配線（ゲート回路基板１５の配線層６１、マト
リックス基板１Ａ上の配線層６２）の長さを極力短くす
ることができるようになる。
【００６７】このため、基準電圧信号の波形歪みを発生
させることなく、対向電圧共通ライン６０、対向電圧信
号線５０、対向電極５０Ａへ伝達させることができ、表
示の輝度むらの発生を抑制できる。
させることなく、対向電圧共通ライン６０、対向電圧信
号線５０、対向電極５０Ａへ伝達させることができ、表
示の輝度むらの発生を抑制できる。
【００６８】なお、図１においては、走査信号の各ゲー
ト駆動ＩＣ５への経路、さらには、各ゲート駆動ＩＣ５
からの信号の各走査信号線３への経路は省略して描かれ
ている。
ト駆動ＩＣ５への経路、さらには、各ゲート駆動ＩＣ５
からの信号の各走査信号線３への経路は省略して描かれ
ている。
【００６９】しかし、ゲート回路基板１５は多層構造の
形成の容易なフレキシブル基板から構成されていること
から、前記配線層６１との接触の憂いなく、走査信号の
各ゲート駆動ＩＣ５への経路となる配線層を形成できる
ようになる。
形成の容易なフレキシブル基板から構成されていること
から、前記配線層６１との接触の憂いなく、走査信号の
各ゲート駆動ＩＣ５への経路となる配線層を形成できる
ようになる。
【００７０】また、対向電圧共通ライン６０は上述した
ように各走査信号線３とは異なる層で形成されているこ
とから、該対向電圧共通ライン６０が支障となることな
く各ゲート駆動ＩＣ５からの信号の各走査信号線３への
経路となる配線層を形成できるようになる。
ように各走査信号線３とは異なる層で形成されているこ
とから、該対向電圧共通ライン６０が支障となることな
く各ゲート駆動ＩＣ５からの信号の各走査信号線３への
経路となる配線層を形成できるようになる。
【００７１】実施例２．図５は、本発明による液晶表示
装置の他の実施例を示す構成図で、図１の図面に対応し
たものである。
装置の他の実施例を示す構成図で、図１の図面に対応し
たものである。
【００７２】図１の構成と異なる部分は、各ゲート駆動
ＩＣ５の間の領域において形成された前記配線層６２
は、該領域における空きスペースを充分に利用して、で
きるだけ多く配置するようにしたものである。
ＩＣ５の間の領域において形成された前記配線層６２
は、該領域における空きスペースを充分に利用して、で
きるだけ多く配置するようにしたものである。
【００７３】このようにすることによって、対向電圧共
通ライン６０に到る信号の経路の抵抗をできるだけ小さ
くして、該信号の波形歪みの発生を抑制せんとするもの
である。
通ライン６０に到る信号の経路の抵抗をできるだけ小さ
くして、該信号の波形歪みの発生を抑制せんとするもの
である。
【００７４】この趣旨から該領域に形成する配線層６２
は一本とし、その線幅を充分に太く（少なくとも対向電
圧共通ライン６０よりも太く）形成するようにしても同
様の効果が得られることから、このようにしてもよい。
は一本とし、その線幅を充分に太く（少なくとも対向電
圧共通ライン６０よりも太く）形成するようにしても同
様の効果が得られることから、このようにしてもよい。
【００７５】実施例３．図６は、本発明による液晶表示
装置の他の実施例を示す構成図で、図１の図面に対応し
たものである。
装置の他の実施例を示す構成図で、図１の図面に対応し
たものである。
【００７６】図１の構成と異なる部分は、マトリックス
基板１Ａ上の配線層６２を隣接するもの同志でグループ
化し、それぞれのグループの配線層６２にレベルの異な
る基準電圧信号を供給するようしている。
基板１Ａ上の配線層６２を隣接するもの同志でグループ
化し、それぞれのグループの配線層６２にレベルの異な
る基準電圧信号を供給するようしている。
【００７７】すなわち、図中下から順次たとえば２本づ
つの配線層６２をゲート回路基板１５上の配線層６１
Ａ、６１Ｂ、６１Ｃ、…で共通化し、これら各配線層６
１Ａ、６１Ｂ、６１Ｃ、…にレベルが順次小さくなる基
準電圧信号を供給するようにしたものである。
つの配線層６２をゲート回路基板１５上の配線層６１
Ａ、６１Ｂ、６１Ｃ、…で共通化し、これら各配線層６
１Ａ、６１Ｂ、６１Ｃ、…にレベルが順次小さくなる基
準電圧信号を供給するようにしたものである。
【００７８】同図から明らかになるように、対向電圧共
通ライン６０は、図中その下側において接続される配線
層６２および６１の線長が長く、抵抗が大きくなること
から、それによる電圧降下を見越すとともに、映像信号
線２における信号の波形歪みとの関係で各画素における
画素電極５３と対向電極５０Ａとの間に適正な電圧が印
加されるように各対向電圧共通ライン６０上での基準電
圧信号のレベルを調整できるようにしている。
通ライン６０は、図中その下側において接続される配線
層６２および６１の線長が長く、抵抗が大きくなること
から、それによる電圧降下を見越すとともに、映像信号
線２における信号の波形歪みとの関係で各画素における
画素電極５３と対向電極５０Ａとの間に適正な電圧が印
加されるように各対向電圧共通ライン６０上での基準電
圧信号のレベルを調整できるようにしている。
【００７９】すなわち、図７は、走査信号線３、映像信
号線２、対向電圧信号線５０にそれぞれ印加される信号
の波形を示した図である。
号線２、対向電圧信号線５０にそれぞれ印加される信号
の波形を示した図である。
【００８０】この図のうち、映像信号線２における信号
の波形は、そのドレイン駆動ＩＣ６の近端側ではドイレ
ン駆動ＩＣ６からの出力信号の波形とほぼ同じである
が、該ドレイン駆動ＩＣ６に対して遠端側では信号線の
容量成分によって波形歪みが生じてしまう。
の波形は、そのドレイン駆動ＩＣ６の近端側ではドイレ
ン駆動ＩＣ６からの出力信号の波形とほぼ同じである
が、該ドレイン駆動ＩＣ６に対して遠端側では信号線の
容量成分によって波形歪みが生じてしまう。
【００８１】このことは、ドレイン駆動ＩＣ６の遠端側
に配置される画素は、ドレイン駆動ＩＣの近端側に配置
される画素と比較すると、液晶の光学特性を充分に引き
出すことができないことを意味する。
に配置される画素は、ドレイン駆動ＩＣの近端側に配置
される画素と比較すると、液晶の光学特性を充分に引き
出すことができないことを意味する。
【００８２】しかし、このようにドレイン駆動ＩＣ６の
遠端側に配置される画素における映像信号線２（画素電
極５３）に波形歪みが生じても、対向電極５０Ａ（対向
電圧信号線５０）に印加される電圧がその波形歪みを補
償できるような信号であれば、液晶の光学特性を充分に
引き出すことができるようになる。各画素における画素
電極５３の信号（電圧）は対向電極５０Ａに印加される
信号（電圧）を基準にして適正か否かが決定されるから
である。
遠端側に配置される画素における映像信号線２（画素電
極５３）に波形歪みが生じても、対向電極５０Ａ（対向
電圧信号線５０）に印加される電圧がその波形歪みを補
償できるような信号であれば、液晶の光学特性を充分に
引き出すことができるようになる。各画素における画素
電極５３の信号（電圧）は対向電極５０Ａに印加される
信号（電圧）を基準にして適正か否かが決定されるから
である。
【００８３】したがって、上述した実施例では、このよ
うなことを考慮して対向電圧共通ライン６０上での基準
電圧信号のレベルを容易に調整できるようになってい
る。
うなことを考慮して対向電圧共通ライン６０上での基準
電圧信号のレベルを容易に調整できるようになってい
る。
【００８４】この場合、ゲート回路基板１における配線
構造は複雑になるが、上述したように、該ゲート回路基
板１は多層構造の容易なフレキシブル基板によって構成
されていることから特にこのことが問題となることはな
い。
構造は複雑になるが、上述したように、該ゲート回路基
板１は多層構造の容易なフレキシブル基板によって構成
されていることから特にこのことが問題となることはな
い。
【００８５】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、輝度むらのない表
示を達成できるようになる。
本発明による液晶表示装置によれば、輝度むらのない表
示を達成できるようになる。
【図１】本発明による液晶表示装置の一実施例を示す要
部構成図である。
部構成図である。
【図２】本発明による液晶表示装置の一実施例を示す全
体構成図である。
体構成図である。
【図３】本発明による液晶表示装置のマトリックス基板
上の信号線の配置状態の一実施例を示す平面図である。
上の信号線の配置状態の一実施例を示す平面図である。
【図４】本発明による液晶表示装置の画素領域の一実施
例を示す平面図である。
例を示す平面図である。
【図５】本発明による液晶表示装置の他の実施例を示す
要部構成図である。
要部構成図である。
【図６】本発明による液晶表示装置の他の実施例を示す
要部構成図である。
要部構成図である。
【図７】本発明による液晶表示装置の効果を示す説明図
である。
である。
【符号の説明】 １Ａ…マトリックス基板、１Ｂ…カラーフィルタ基板、
５…ゲート駆動ＩＣ、１５…ゲート回路基板、６１…配
線層（ゲート回路基板上の）、６２…配線層（マトリッ
クス基板上の）、６０…対向電圧共通ライン。
５…ゲート駆動ＩＣ、１５…ゲート回路基板、６１…配
線層（ゲート回路基板上の）、６２…配線層（マトリッ
クス基板上の）、６０…対向電圧共通ライン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ ６１４ Ｆターム(参考） 2H092 GA33 GA34 GA50 GA60 HA28 JA24 JB14 JB52 JB64 KA05 KA10 KB25 NA01 NA28 PA06 PA08 PA09 2H093 NA16 NC34 NC35 ND13 ND36 NE03 5C094 AA03 AA07 BA03 BA43 CA19 CA24 DA09 DA13 DB01 DB02 EA04 EB02 ED03
Claims (6)
- 【請求項１】 液晶を介して互いに対向配置される透明
基板のうち一方の透明基板の液晶側の面にゲート駆動Ｉ
Ｃが搭載され、該一方の液晶側の面の各画素領域に画素
電極とこの画素電極に離間されて配置される対向電極と
が形成され、 前記ゲート駆動ＩＣの入力端子にゲート回路基板を介し
て入力信号が供給されるともに、該ゲート駆動ＩＣの出
力端子から前記各画素領域を走査させる信号が出力され
る液晶表示装置において、 前記ゲート回路基板は、前記各画素領域の対向電極に対
向電圧信号を供給させる配線層が形成されていることを
特徴とする液晶表示装置。 - 【請求項２】 各画素領域はマトリックス状に配置さ
れ、その行方向に並設される各画素領域の対向電極は該
各画素領域に共通な対向電圧信号線に接続され、これら
各対向電圧信号線はゲート駆動ＩＣ側の一端において対
向電圧共通ラインに接続され、かつ、この対向電圧共通
ラインはゲート回路基板に形成された前記配線層と接続
されていることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 ゲート駆動ＩＣは複数個からなり、対向
電圧共通ラインとゲート回路基板の配線層との接続は各
ゲート駆動ＩＣの間の領域に形成された透明基板上の配
線層によってなされていることを特徴とする請求項２記
載の液晶表示装置。 - 【請求項４】 各ゲート駆動ＩＣの間の領域に形成され
た透明基板上の配線層は複数個からなることを特徴とす
る請求項３記載の液晶表示装置。 - 【請求項５】 各ゲート駆動ＩＣの間の領域に形成され
た透明基板上の配線層は対向電圧共通ラインの線幅より
も太く形成されていることを特徴とする請求項３記載の
液晶表示装置。 - 【請求項６】 各ゲート駆動ＩＣの間の領域に形成され
た透明基板上の配線層は隣接するもの同志でグループ化
され、それらグループ化された各配線層毎にレベルの異
なる対向電圧信号を供給することを特徴とする請求項３
記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183488A JP2000019550A (ja) | 1998-06-30 | 1998-06-30 | 液晶表示装置 |
| TW088110683A TWI230819B (en) | 1998-06-30 | 1999-06-24 | Liquid crystal display device |
| KR1019990026015A KR100309063B1 (ko) | 1998-06-30 | 1999-06-30 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183488A JP2000019550A (ja) | 1998-06-30 | 1998-06-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000019550A true JP2000019550A (ja) | 2000-01-21 |
Family
ID=16136701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10183488A Pending JP2000019550A (ja) | 1998-06-30 | 1998-06-30 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000019550A (ja) |
| KR (1) | KR100309063B1 (ja) |
| TW (1) | TWI230819B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982121B1 (ko) * | 2003-12-23 | 2010-09-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102472608B1 (ko) * | 2016-03-10 | 2022-11-30 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876147A (ja) * | 1994-07-08 | 1996-03-22 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| US5774099A (en) * | 1995-04-25 | 1998-06-30 | Hitachi, Ltd. | Liquid crystal device with wide viewing angle characteristics |
| JPH0980475A (ja) * | 1995-09-11 | 1997-03-28 | Hitachi Ltd | 液晶表示素子およびその製造方法 |
| JP3460527B2 (ja) * | 1996-10-04 | 2003-10-27 | シャープ株式会社 | 液晶表示装置 |
-
1998
- 1998-06-30 JP JP10183488A patent/JP2000019550A/ja active Pending
-
1999
- 1999-06-24 TW TW088110683A patent/TWI230819B/zh not_active IP Right Cessation
- 1999-06-30 KR KR1019990026015A patent/KR100309063B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982121B1 (ko) * | 2003-12-23 | 2010-09-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005212A (ko) | 2001-01-15 |
| KR100309063B1 (ko) | 2001-11-01 |
| TWI230819B (en) | 2005-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218371B2 (en) | Liquid crystal display | |
| TW473624B (en) | Liquid crystal display | |
| US7855767B2 (en) | Transflective liquid crystal display | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20020101555A1 (en) | Liquid crystal display device | |
| JP2000171818A (ja) | 液晶表示装置 | |
| JP2001272659A (ja) | 液晶表示装置 | |
| KR20040103774A (ko) | 전기광학장치 및 이것을 구비한 전자기기 | |
| US6437764B1 (en) | Liquid crystal display device | |
| JP3980462B2 (ja) | 画像表示装置 | |
| KR100961268B1 (ko) | 액정표시장치용 어레이 기판 | |
| JP2004133289A (ja) | 画像表示装置 | |
| US20060158577A1 (en) | Thin film transistor array panel for liquid crystal display and liquid crystal display | |
| JP2004205552A (ja) | 画像表示パネル、画像表示装置および画像表示パネルの製造方法 | |
| JP2000019550A (ja) | 液晶表示装置 | |
| JP2001235723A (ja) | 液晶表示装置 | |
| JPH0980473A (ja) | 液晶表示素子 | |
| JPH1090712A (ja) | 液晶表示装置 | |
| KR100849097B1 (ko) | 액정표시장치 | |
| JP4133499B2 (ja) | 液晶表示装置 | |
| KR101216175B1 (ko) | 액정표시장치 | |
| JP2000206573A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2004093734A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH06258653A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |