JP2000018964A

JP2000018964A - 信号処理回路

Info

Publication number: JP2000018964A
Application number: JP10189340A
Authority: JP
Inventors: Masahiro Matsumoto; 昌大松本; Satoshi Shimada; 嶋田　　智; Akihiko Saito; 明彦斉藤; Keiji Hanzawa; 恵二半沢
Original assignee: Hitachi Ltd; Hitachi Car Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Automotive Systems Engineering Co Ltd
Priority date: 1998-07-03
Filing date: 1998-07-03
Publication date: 2000-01-21
Anticipated expiration: 2018-07-03
Also published as: JP3505394B2

Abstract

(57)【要約】【課題】回路規模が小さく、広い調整範囲にわたって
高精度の保持が可能なディジタル方式のセンサ用信号処
理回路を提供すること。【解決手段】センサＳの出力を減算回路１とアナログ
積分回路２、比較回路３、１ビットＤＡ変換回路７とか
らなる回路でΔΣ変調してディジタル化した上で演算器
４に入力し、ＰＲＯＭ８の内容で演算処理することによ
り、スパンとゼロ点調整を行い、ＰＷＭ５とＬＰＦ６に
よりＤＡ変換して出力１を得るようにしたもの。【効果】機能的にオーバーハングになっている部分が
除かれるので、調整範囲が広く、高精度の調整が可能な
ディジタル方式の信号処理回路の回路規模を充分に小さ
く抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、検出素子の出力を
ディジタル化して処理する回路に係り、特に検出素子出
力のスパンとゼロ点の調整に好適なディジタル方式の信
号処理回路に関する。

【０００２】

【従来の技術】例えば空気流量や流体圧力など各種の物
理量を対象とする計測装置では、物理量検出用の素子
(センサ)から出力される信号に対して、計器などでの目
盛り合わせ(較正)に相当する処理を行う必要がある。そ
して、この処理は、計測用計器の感度合わせに相当する
スパン調整処理と、目盛りの原点合わせに相当するゼロ
点調整処理からなるのが一般的であり、このために専用
の信号処理回路を用いるのが通例である。

【０００３】そこで、従来から各種の信号処理回路が提
案されており、例えば特開平３ー５１７１４号公報で
は、ツエナーザッピング方式のＰＲＯＭ(プログラマブ
ル・ロム)を用い、このＰＲＯＭの内容により抵抗アレ
イの引き出し線を選択することでセンサ出力を調整する
アナログ方式の信号処理回路について提案している。ま
た、このとき、ＰＲＯＭに書き込まれた情報によりスイ
ッチド・キャパシタ回路の回路定数を変更することでセ
ンサ出力を調整するアナログ方式の信号処理回路も従来
から知られている。

【０００４】しかしながら、これらのアナログ方式によ
る従来技術では、回路のオンチップ化の面では問題かな
いが、調整範囲を広げようとしたり、精度を高めようと
すると、回路規模が指数関数的に増加してしまうという
問題があり、従って、調整範囲の拡大と高精度の維持が
難しい。そこで、従来から、ディジタル方式の信号処理
回路も提案されている。

【０００５】図２は、このような従来技術によるディジ
タル方式の信号処理回路の一例を示したもので、図示の
ように、物理量検出素子となるセンサＳの出力を初段増
幅器１０で増幅した上でＡＤ変換器１１に入力し、アナ
ログ・デジタル変換してからＭＰＵ(マイクロ・プロセ
ッシング・ユニット)１２により、ＰＲＯＭ１４に書き
込んであるデータと演算処理をすることにより、スパン
とゼロ点の調整が得られるようにしたもので、ＭＰＵ１
２で演算して得られたデジタル信号はＤＡ変換器１３で
アナログ信号に変換され、信号処理回路から出力さるよ
うになっている。

【０００６】そして、このディジタル方式の信号処理回
路によれば、調整範囲の広域化や高精度化に容易に対応
することができ、従って、近年、自動車用エンジンの吸
入空気流量計測装置などに広く使用されるようになって
いる。なお、このような従来技術によるディジタル方式
の信号処理回路については、例えば、特開平８ー６２０
１０号公報の記載を挙げることができる。

【０００７】

【発明が解決しようとする課題】上記したディジタル方
式の従来技術では、調整範囲の広域化や高精度化が容易
に得られる反面、機能にオーバーハングをもち、その分
回路に重複部分を生じ、回路規模を充分に抑えることが
できないという問題があり、回路のオンチップ化が困難
であった。このことを、図２に示した従来技術により説
明すると、この従来技術による回路では、ＭＰＵ１２と
ＰＲＯＭ１４の他に、初段増幅器１０とＡＤ変換器１
１、それにＤＡ変換器１３が必要であり、このため、回
路規模が大きくなってしまうのである。

【０００８】例えば、この従来技術では、初段増幅器１
０が用いられているが、これは、スパンとゼロ点の調整
機能には本質的に必要なものとは言えず、機能的にはオ
ーバーハングになっている。しかるに、従来技術で初段
増幅器が用いられているのは、汎用のＡＤ変換器の入力
範囲が電源電圧相当まであるのに対して、一般的な物理
量検出用のセンサの出力レベルは、電源電圧の１／１０
〜１／１００のレベルしかないのが通例だからであり、
この結果、仮にセンサＳの出力をそのままＡＤ変換器１
１に入力してしまったとすると、たとえＡＤ変換器１１
の変換分解能が１０ビットあったとしても、実効的に
は、その１／１０〜１／１００、つまり３ビット〜７ビ
ットもの変換分解能の低下が発生してしまうことにな
り、従って、初段増幅器が欠かせないのである。

【０００９】また、汎用のＡＤ変換器は、一般に入力イ
ンピーダンスがかなり低く、一方、物理量検出用のセン
サは、一般に出力インピーダンスがかなり高い。このた
め、センサＳをそのままＡＤ変換器１１に接続したとす
ると、大きなインピーダンスのミスマッチングが生じて
しまい、センサＳの検出特性が影響を受け、感度や精度
の低下を生じてしまう。従って、従来技術によるディジ
タル方式の信号処理回路は、例えば初段増幅器などが不
可欠で、回路規模拡大の抑制が困難になってしまうので
ある。

【００１０】本発明の目的は、機能的にオーバーハング
になっている部分を取り除くことができ、広い調整範囲
と高い精度を保ちながら、充分に回路規模が小さくて済
むセンサ出力調整用の信号出力回路を提供することにあ
る。

【００１１】

【課題を解決するための手段】上記の目的は、物理量検
出用センサの出力を、予め記憶してある特性調整用のデ
ータで処理することにより、前記センサの出力を調整す
るようにしたディジタル方式の信号処理回路において、
前記センサの出力を積分して出力するアナログ積分回路
と、該アナログ積分回路の出力をレベル１とレベル０の
ディジタル信号化して出力する比較回路と、該比較回路
の出力をアナログ信号化して出力する１ビットＤＡ変換
回路と、該１ビットＤＡ変換回路の出力を前記アナログ
積分回路の入力から減算する減算回路とを設け、前記比
較回路の出力を前記予め記憶してある特性調整用のデー
タで処理することにより達成される。

【００１２】このように構成することにより、初段増幅
回路とＡＤ変換回路を用いることなく、物理量検出用セ
ンサの出力をディジタル化することができ、この結果、
機能的なオーバーハングを無くすことができる。

【００１３】

【発明の実施の形態】以下、本発明による信号処理回路
について、図示の実施形態により詳細に説明する。図１
は、本発明による信号処理回路の第１の実施形態で、こ
の実施形態による信号処理回路は、大別して、次の３種
の機能を果たす部分で構成されている。

【００１４】まず、第１の部分は、初段増幅とＡＤ変換
の両機能を果す部分で、減算回路１とアナログ積分回路
２、比較回路３、それに１ビットＤＡ変換回路７で構成
されている。

【００１５】そして、減算回路１は、センサ(物理量検
出素子)Ｓで検出された検出信号から１ビットＤＡ変換
回路７の出力を減算する働きをする。次に、アナログ積
分回路２は、センサＳの出力信号と１ビットＤＡ変換回
路７の出力との差を減算回路１から入力し、これを積分
する働きをする。また、比較回路３は、アナログ積分回
路２の出力電圧を所定の基準電圧と比較し、レベル１と
レベル０の１ビット信号に変換する働きをする。さら
に、１ビットＤＡ変換回路７は、比較回路３の出力をア
ナログ電圧に変換し、減算回路１の負(−)入力に供給す
る働きをする。

【００１６】この結果、比較回路３からは、センサＳで
検出した信号に応じてパルス密度が変化する出力信号Ａ
が得られることになる。このような入力信号に応じてパ
ルス密度が変化する出力信号を発生する回路はΔΣ変調
器と呼ばれているが、本発明では、これを用いて、セン
サＳから入力した信号をΔΣ変調してやることにより、
センサＳの出力を低ビット化することができるようにし
ている。

【００１７】次に、第２の部分は、スパンとゼロ点の調
整機能を果す部分で、内部プログラムにより動作する演
算器４と、予め所定のデータが書き込んであるＰＲＯＭ
８とで構成されている。そして、演算器４により、第１
の機能部分で得られたパルス密度変調された出力信号Ａ
の平均値を演算し、この出力信号の平均値と、ＰＲＯＭ
８に記憶させてあるデータとを演算処理し、これによ
り、センサＳの出力信号のスパンとゼロ点を調整する働
きをする。

【００１８】このように、デジタル的な演算処理によ
り、センサＳの出力を信号処理するので、アナログ素子
による調整のように素子バラツキや温度変化の影響を受
けないので、極めて高精度の調整が可能になる。また、
センサＳから入力される信号がΔΣ変調され、低ビット
化されているので、この部分での回路規模の縮小が得ら
れる。さらに、ΔΣ変調された信号の平均値を求める処
理(デシメーション処理)もＭＰＵ４の内部プログラムに
よって得られるので、この点でも回路規模の縮小が得ら
れることになる。

【００１９】そして、第３の部分は、ＤＡ変換機能を果
す部分で、ＰＷＭ(パルス幅変調器)５とＬＰＦ(ロー・
パス・フィルタ)６により構成されている。そして、Ｐ
ＷＭ５は、演算器４から出力されるディジタル信号に応
じてパルス幅が変化する信号、すなわちパルス幅変調信
号を出力する働きをし、次に、ＬＰＦ６は、ＰＷＭ５か
ら出力されるパルス幅変調信号を平均化して、アナログ
信号を出力する働きをする。従って、これらＰＷＭ５と
ＬＰＦ６によりＤＡ変換機能が得られ、センサＳの出力
信号に高精度でスパンとゼロ点の調整が施された出力が
取り出されることになる。

【００２０】次に、前述した本発明の実施形態における
第１の部分の具体例について、図３と図４により説明す
る。ここで、図３は、物理量検出素子としてピエゾ抵抗
方式の圧力センサＳＰを用いた圧力計測装置に本発明を
適用した場合の一実施形態であり、図４は、物理量検出
素子として発熱抵抗式の空気流量センサＳＦを用いた空
気流量計測装置に本発明を適用した場合の一実施形態で
ある。

【００２１】まず、図３の実施形態について説明する
と、この圧力センサＳＰは、ピエゾ抵抗素子からなる４
個の抵抗器１５、１６、１７、１８で構成されたブリッ
ジ回路を備え、センサの受圧部に作用する圧力に応じて
ブリッジ回路の平衡状態が変化することにより、圧力を
表わす出力電圧が得られるようになっている。

【００２２】次に、この実施形態の動作について説明す
ると、この回路は、６個のアナログスイッチ１９、２
０、２２、２３、２９、３０を備え、これらを開閉操作
し、次のようにして第１と第２の２種の動作を交互に繰
り返すことにより動作する。まず、第１の動作では、ア
ナログスイッチ２０、２２、２９を閉じ、アナログスイ
ッチ１９、２３、３０を開く。これにより、コンデンサ
(静電容量素子)２１には、圧力センサＳＰの抵抗器１
５、１６間に現れている電圧が充電され、コンデンサ２
８には１ビットＤＡ３１の出力電圧Ｖａが充電される。

【００２３】次に、第２の動作では、アナログスグスイ
ッチ２０、２２、２９を開き、アナログスイッチ１９、
２３、３０を閉じる。これにより、コンデンサ２１に
は、抵抗器１７、１８間の電圧が充電され、コンデンサ
２１の電圧は、抵抗素子１５、１６間の電圧から、抵抗
素子１７、１８間の電圧に切換わる。このコンデンサ２
１の両端電圧の変化と、このコンデンサ２１の容量値に
応じた電荷量が、アナログスイッチ２３を介して演算増
幅器２５に入力され、この演算増幅器２５とコンデンサ
２４によって構成される積分器に、上記電荷量が充電さ
れる。

【００２４】また、コンデンサ２８には１ビットＤＡ変
換回路３１の出力電圧Ｖｂが充電され、これにより、コ
ンデンサ２８の端子間電圧は、電圧Ｖａから電圧Ｖｂに
切換わる。そこで、このときのコンデンサ２８の端子間
電圧の変化と、このコンデンサ２８の容量値に応じた電
荷量が、アナログスイッチ２３を介して演算増幅器２５
に入力され、この演算増幅器２５とコンデンサ２４によ
って構成される積分器に充電される。

【００２５】従って、演算増幅器２５とコンデンサ２４
からなる積分器には、圧力センサＳＰのブリッジ回路の
電圧と、１ビットＤＡ変換回路３１の出力電圧Ｖａ、Ｖ
ｂの差に応じた電荷が充電され、この結果は、演算増幅
器２５とコンデンサ２４からなる積分器の出力に反映さ
れる。

【００２６】そこで、この出力を比較回路２６に供給し
て２値化し、この２値化した結果を次の充電動作時に反
映できるように、ＤＦＦ(Ｄフリップフロップ)２７で保
持する。

【００２７】このＤＦＦ２７の出力は１ビットＤＡ変換
回路３１に入力されているので、その出力Ｖａ、Ｖｂを
変化させることになる。例えば、ＤＦＦ２７の出力が１
のときは、１ビットＤＡ変換回路３１の出力Ｖａは基準
電圧Ｖ１で、出力Ｖｂは基準電圧Ｖ２になり、ＤＦＦ２
７の出力が０のときは、出力Ｖａが基準電圧Ｖ２で、出
力Ｖｂは基準電圧Ｖ１になるようにしてある。そして、
このように第１と第２の動作が繰り返されることによ
り、演算増幅器２５とコンデンサ２４からなる積分器の
出力電圧の平均値は０に収斂され、この結果、１ビット
ＤＡ変換回路３１の出力Ｖａ、Ｖｂ間の電圧の平均値
が、圧力センサＳＰの出力電圧に一致するようにされ
る。

【００２８】そこで、出力Ｖａ、Ｖｂの間の電圧の平均
値がＤＦＦ２７の出力の平均値と比例するようにしてお
けば、ＤＦＦ２７の出力の平均値をデジタル的に求める
ことにより、圧力センサＳＰの出力電圧を求めることが
できる。このとき、ＤＦＦ２７の出力電圧の平均値の変
化の程度は、１ビットＤＡ変換回路３１の出力Ｖａと出
力Ｖｂの電圧をどの程度変化させるか、つまり基準電圧
Ｖ１と基準電圧Ｖ２の各電圧値と、電圧の差をどのよう
に定めるかによって決まる。従って、１ビットＤＡ変換
回路３１の出力Ｖａ、ＶｂのＤＦＦ２７の出力に対する
変化量を小さくすれば、圧力センサＳＰのブリッジ電圧
の変化に対するＤＦＦ２７の出力の平均値の変化率を大
きくすることができる。

【００２９】また、ＤＦＦ２７の出力はレベル“１”と
レベル“０”だけであるから、これの平均値Ｌの範囲
は、０＞Ｌ＜１になる。従って、圧力センサＳＰのブリ
ッジ電圧に対する感度を上げれば、測定範囲は狭くな
り、反対に、１ビットＤＡ変換回路３１の出力Ｖａ、Ｖ
ｂの変化量を大きくすれば、圧力センサＳＰのブリッジ
電圧の変化に対するＤＦＦ２７の出力の平均値の変化率
は小さくなるが、測定範囲は広くなる。言い換えれば、
圧力センサＳＰのブリッジ電圧の最大変化量に応じて最
適な変化電圧を１ビットＤＡ変換回路３１の出力Ｖａ、
Ｖｂに与えることができることになり、この結果、汎用
のＡＤ変換器を使用したのでは不可能であった測定範囲
の変更と、測定範囲の拡大が容易に得られることにな
る。

【００３０】次に、通常、汎用のＡＤ変換器では、その
入力範囲は電源電圧相当であるのに対して、圧力センサ
ＳＰのブリッジ電圧の変化は数１０ｍＶ程度であり、こ
のため、上記したように、汎用のＡＤ変換器を使用した
場合には、初段に増幅回路を必要とする。しかし、この
実施形態では、１ビットＤＡ変換回路３１の出力Ｖａ、
Ｖｂに所定の変化電圧を与えることにより簡単に電圧の
レベル合わせができ、従って、前置増幅回路を不要にす
ることができる。

【００３１】また、この実施形態では、回路の入力イン
ピーダンスがコンデンサ２１で決められるので、比較的
高い入力インピーダンスが容易に得られ、このため、イ
ンピーダンス変換の観点からも、初段の増幅回路を不要
にすることができる。更に、この実施形態によれば、１
ビットＤＡ変換回路３１の出力Ｖａ、Ｖｂに温度特性を
持たせることも可能であり、従って、この１ビットＤＡ
変換回路３１の出力特性に、圧力センサＳＰの温度特
性、或いは回路の温度特性と反対の温度特性を持たせ、
これにより、圧力センサＳＰの温度特性、或いは回路の
温度特性を相殺し、温度補償をすることもできる。

【００３２】次に、図４の実施形態について説明する。
なお、この図４の実施形態は、図３の実施形態における
圧力センサＳＰに代えて、空気流量センサＳＦが用いら
れている点と、１ビットＤＡ変換回路３１に代えて、１
ビットＤＡ変換回路３１ａが用いられている点が異なる
だけで、その他の構成は同じで、動作も同じであるの
で、説明は省略し、異なっている点についてだけ、以下
に説明する。

【００３３】発熱抵抗式の空気流量センサＳＦは、発熱
抵抗素子３５の表面を流れる空気によって生じる放熱量
を測定することにより空気流の速度を検出し、これによ
り空気流量を測定するもので、実用的には、熱線抵抗素
子３５に電流を流し、この電流によって生じるジュール
熱で熱線抵抗素子３５を加熱し、その温度が一定になる
ように制御し、空気の流れによって生じる放熱量と、電
流によって生じるジュール熱による加熱量をバランスさ
せ、このとき加熱に要した電流の値を測定することによ
り、空気流量が計測されるようにしたものである。

【００３４】このため、この空気流量センサＳＦは、熱
線抵抗素子３５に供給される電流を制御するトランジス
タ３２と、熱線抵抗素子３５と共にブリッジ回路を形成
するための抵抗素子３３、３４、３６、それに前記ブリ
ッジ回路のブリッジ電圧を検出してトランジスタ３２を
制御する差動増幅回路３９とで構成されている。

【００３５】そして、このとき、抵抗素子３３は、熱線
抵抗素子３５と同じく、測定すべき空気の通路内に配置
され、空気の温度に応じて抵抗値が変化することを利用
して空気温度を検出し、温度補償が与えられるように構
成してあり、センサ出力は、熱線抵抗素子３５と抵抗素
子３６の接続点とアース(共通電位)間の信号として取り
出されるようになっている。

【００３６】ここで、１ビットＤＡ変換回路３１ａは、
図３の実施形態における１ビットＤＡ変換回路３１と基
本的には同じであるが、この図４場合、空気流量センサ
ＳＦの出力が、一方のレベルを共通電位とする信号とし
て取り出されるようになっている。そこで、この図４の
実施形態における１ビットＤＡ変換回路３１ａでは、Ｄ
ＦＦ２７の出力がレベル１のとき所定電圧値の出力Ｖａ
を出力するだけでレベル０の出力はない。

【００３７】そして、これに応じて、アナログスイッチ
２０とアナログスイッチ３０も、その一方はアースに接
続されていて、アース電位を出力Ｖｂとして取り込むよ
うに構成されている。従って、この図４の実施形態によ
っても、適当な変化電圧を１ビットＤＡ変換回路３１ａ
として、アース電圧(０電圧)に対して所定の電圧の出力
Ｖａを発生するようにすることにより、初段の増幅回路
を不要にすることができ、その他、図３の実施形態と同
じ利点を得ることができる。

【００３８】図１に戻り、次に第２の部分について説明
する。この第２の部分での演算器４は、図５に示す通り
の構成を備えており、これにより、以下に説明するよう
に、４種類のタスクを時分割で実行するようになってい
る。まず、第１のタスクは、デシメーション、すなわち
比較器３の出力信号の平均値を演算する処理と、インタ
ーポレーション、すなわち圧力センサＳＰ、空気流量セ
ンサＳＦなどのセンサから出力された信号をΔΣ変調し
て低ビット化する処理のためのタスクで、最優先で実行
されるタスクである。

【００３９】次に、第２のタスクは、ＰＲＯＭ８に書き
込まれた内容を読み込み、この情報と、第１のタスクで
得られた比較器３の出力信号の平均値との演算処理を行
い、センサから出力された信号のスパンとゼロ点を調整
する処理を実行するタスクである。また、第３のタスク
は、第２のタスクのサブルーチン処理であり、乗算処理
を実行するタスクである。そして、第４のタスクは、外
部信号ＰＲＯＭ＿ＷＲＩＴＥがローレベルになったとき
起動され、ＳＣＩ(シリアル通信インターフェース)より
情報を入力し、この情報をＰＲＯＭ８に書き込む処理を
実行するタスクである。

【００４０】これらのタスクの実行管理は、ディップス
イッチ５１、ＰＣＣＲ(プログラムカウンタ制御レジス
タ)５２、ＰＣ(プログラムカウンタ)５４、５５、５
６、５７、制御ユニット５３、プログラム格納ＲＯＭア
ドレス発生器５８により管理される。また、内部バスの
制御信号とアドレスバスの信号はプログラム格納ＲＯＭ
５９により生成され、この制御信号とアドレスバスの内
容により、内部バス(制御信号、アドレス、データの各
バス)に接続されたアキュームレータ６０、演算ユニッ
ト６１、カウンタ６２、シリアル通信制御部６３、ＲＡ
Ｍ(ランダムアクセスメモリ)６４、ＲＯＭ(リードオン
リーメモリ)６５、出力ポート６６、切り替え回路６
７、それにＰＣＣＲ(プログラムカウンタ制御レジスタ)
５２のそれぞれの間でのデータ転送が実行されるように
なっている。なお、切替回路６７は、これに接続された
ＲＡＭ６８とＰＲＯＭ８(図１)の切り替え動作とバッフ
ァ動作を行う。

【００４１】次に、この演算器５の動作について説明す
る。まず、制御ユニット５３の動作について説明する
と、この制御ユニット５３は第１の動作としてＰＣ５
４、５５、５６、５７の管理を行い、第２の処理として
タスクの実行信号の生成を行い、これにより上記した４
種類のタスクの実行管理を行うようになっている。そこ
で、次に、この制御ユニット５３による第１の動作、す
なわちＰＣ５４、５５、５６、５７の管理動作について
説明する。

【００４２】制御ユニット５３は、ＰＣ５４、５５、５
６、５７のカウントの停止とカウント(内部の基本クロ
ックで１カウント増加させる)の実行を制御する信号
を、図６に示すような論理で生成する。まず、ＰＣ５４
については、図６(a)に示すように、外部信号ＰＲＯＭ
＿ＷＲＩＴＥがハイレベルのとき、カウントアップさせ
る信号を出力する。次に、ＰＣ５５については、図６
(b)に示すように、外部信号ＰＲＯＭ＿ＷＲＩＴＥがハ
イレベルで、且つＰＣ５４のカウント値がディップスィ
ッチ５１による設定値よりも大きく、且つＰＣ５６のカ
ウント値が最大値で、且つＰＣＣＲ５２のビット０が
１、又はＰＣ５５のカウント値が最大値で無いときに、
カウントアップさせる。

【００４３】また、ＰＣ５６については、図６(c)に示
すように、外部信号ＰＲＯＭ＿ＷＲＩＴＥがハイレベル
で、且つＰＣ５４のカウント値がディップスィッチ５１
による設定値よりも大きく、且つＰＣＣＲ５２のビット
２が１、又はＰＣ５６のカウント値が最大値で無いとき
に、カウントアップさせるようにする。そして、ＰＣ５
７については、図６(d)に示すように、外部信号ＰＲＯ
Ｍ＿ＷＲＩＴＥがローレベルのときカウントアップさせ
るようにする。

【００４４】次に、制御ユニット５３の第２の動作、す
なわちタスクの実行信号の生成について説明すると、制
御ユニット５３は、４種のタスクの実行信号を図７に示
すような論理で生成する。まず、第１タスクの実行信号
については、図７(a)に示すように、外部信号ＰＲＯＭ
＿ＷＲＩＴＥがハイレベルで、且つＰＣ５４のカウント
値がディップスィッチ５１の設定値以下のときに生成す
る。次に、第２のタスクの実行信号については、図７
(b)に示すように、外部信号ＰＲＯＭ＿ＷＲＩＴＥがハ
イレベルで、且つＰＣ５４のカウント値がディップスィ
ッチ５１の設定値より大きく、且つＰＣ５６のカウント
値が最大値のときに生成する。

【００４５】また、第３のタスクの実行信号について
は、図７(c)に示すように、外部信号ＰＲＯＭ＿ＷＲＩ
ＴＥがハイレベルで、且つＰＣ５４ディップスィッチ５
１の設定値より大きく、且つＰＣ５６のカウント値が最
大値で無いときに生成する。そして、第４のタスクの実
行信号については、図７(d)に示すように、外部信号Ｐ
ＲＯＭ＿ＷＲＩＴＥがローレベルのとき生成する。

【００４６】次に、制御ユニット５３が、上記のような
動作をした結果、どの様にして４種類のタスクが実行さ
れるのかについて、図８のタイミングチャートにより説
明する。まず、タイミング１では、外部信号ＰＲＯＭ＿
ＷＲＩＴＥがハイレベルで、ＰＣ５４のカウント値がデ
ィップスイッチ５１の設定値以下なので、このときはＰ
Ｃ５４だけがカウントされ、第１のタスクが実行され
る。なお、ディップスイッチ５１の設定値は、第１のタ
スクのプログラムの終了アドレスに設定してあるので、
この第１のタスクのプログラムは、タイミング１で開始
し、最後まで実行される。

【００４７】次に、タイミング２では、外部信号ＰＲＯ
Ｍ＿ＷＲＩＴＥがハイレベルで、ＰＣ５４のカウント値
がディップスイッチ５１の設定値よりも大きくなるの
で、第２のタスクの実行信号は真になるが、このとき
は、まだＰＣＣＲ５２のビット０が０で、ＰＣ５５はカ
ウントを停止しており、従って、まだ第２のタスクは実
行されない。タイミング３では、外部信号ＰＲＯＭ＿Ｗ
ＲＩＴＥがハイレベルであり、ＰＣあり、ＰＣ５４がオ
ーバフローすることによりカウント値が０に戻るのでカ
ウント値がディップスイッチ５１の設定値よりも小さく
なる。従って、ＰＣ５４だけががカウントされ、第１の
タスクが実行される。

【００４８】タイミング４では、タイミング２のときと
同様、第２のタスクの実行信号が真になり、且つタイミ
ング３において、第１のプログラムによりＰＣＣＲ５２
のビット０に１が書き込まれたので、ここでＰＣ５５が
カウントされ始め、第２のタスクが実行される。タイミ
ング５では、第１のタスクが実行され、第２のタスクは
途中で止まり、タイミング６から再度、続きが実行され
る。タイミング６では、図示のように、当初第２のタス
クが実行されるが、第２のタスクによりＰＣＣＲ５２の
ビット１に１が書き込まれているので、第３のタスクの
実行に入り、これがタイミング６の期間中、タイミング
７の開始時点まで実行される。そして、タイミング７の
開始時点と同時に停止する。

【００４９】タイミング７では、タイミング１と同様
に、第１のタスクが動作する。タイミング８では、第３
のタスクが再度続きから実行され、タイミング８の終了
で再び途中停止する。タイミング９では、また第１のタ
スクが実行される。タイミング１０では、第３のタスク
の続きが実行されるが、第３のタスクの終了と同時に第
２のタスクの続きが実行される。そして、タイミング１
１になると、ここで外部信号ＰＲＯＭ＿ＷＲＩＴＥがＬ
になるので、第４のタスクが動作する。

【００５０】従って、図示のように、第１のタスクは、
外部信号ＰＲＯＭ＿ＷＲＩＴＥがＨのときは、ＰＣ５４
のカウントに応じて一定周期で実行される。また、第２
のタスクと第３のタスクは、第１のタスクの空き時間に
実行され、このとき、第２のタスクの開始は第１のタス
クで管理され、第３のタスクの開始は第２のタスクで管
理される。そして、第４のタスクは、外部信号ＰＲＯＭ
＿ＷＲＩＴＥにより制御されるようになる。

【００５１】次に、プログラム格納ＲＯＭアドレス発生
器５８の動作について説明すると、このプログラム格納
ＲＯＭアドレス発生器５８は、プログラム格納ＲＯＭ５
９のアドレス信号を発生させる働きをするものである。
図９は、プログラム格納ＲＯＭ５９のアドレスマップ
で、図示のように、そのアドレス０００から０ＦＦまで
は第１のタスクのプログラムが格納され、以下、アドレ
ス１００から１ＦＦまでは第２のタスクのプログラム
が、アドレス２００から３ＦＦまでは第３のタスクのプ
ログラムが、そしてアドレス４００から４ＦＦまでは第
４のタスクのプログラムがそれぞれ格納されている。

【００５２】そこで、プログラム格納ＲＯＭアドレス発
生器５８は、制御ユニット５３から発生した各タスクの
実行信号と、ＰＣ５４、５５、５６、５７の各カウント
値から、以下に説明するすようにして、プログラム格納
ＲＯＭ５９のアドレス信号を生成する。まず、第１のタ
スクの実行信号が真のときは、プログラム格納ＲＯＭ５
９のアドレス信号の上位３ビットを０００にし、プログ
ラム格納ＲＯＭ５９の下位８ビットについては、ＰＣ５
７のカウント値をアドレス信号にする。次に、第２のタ
スクの実行信号が真のときは、プログラム格納ＲＯＭ５
９のアドレス信号の上位３ビットを００１に、プログラ
ム格納ＲＯＭ５９のアドレス信号の下位８ビットについ
てはＰＣ５５のカウント値をアドレス信号にする。

【００５３】次に、第３のタスクの実行信号が真のとき
には、プログラム格納ＲＯＭ５９のアドレス信号の上位
２ビットを０１に、プログラム格納ＲＯＭ４５のアドレ
ス信号の下位９ビットについてはＰＣ４２のカウント値
をアドレス信号にする。次に、第４のタスクの実行信号
が真のときは、プログラム格納ＲＯＭ５９のアドレス信
号の上位３ビットを１０１に、プログラム格納ＲＯＭ５
９のアドレス信号の下位８ビットについては、ＰＣ５７
のカウント値をアドレス信号にする。このように、ＰＣ
５４、５５、５６、５７の各カウント値、及び各タスク
の実行信号からプログラム格納ＲＯＭ５９のアドレス信
号を作成している。

【００５４】次に、プログラム格納ＲＯＭ５９の動作に
ついて説明する。このプログラム格納ＲＯＭ５９のビッ
ト構成は、図１０に示すように、第７ビットが命令コー
ドで、第６ビットから第０ビットが実行アドレスを表現
するビット構成になっており、１命令１ワードになって
いる。そして、命令コードが１のときは、実行アドレス
で指定されたデバイスからアキュームレータ６０にデー
タを転送する動作を実行させ、命令コードが０のとき
は、アキュームレータ６０から実行アドレスで指定した
デバイスにデータを転送する動作を実行させるようにし
てある。

【００５５】従って、内部バスの制御信号とアドレスバ
スの信号は、以下のようにして作成できる。まず、アド
レスバスの信号としては、プログラム格納ＲＯＭ５９の
ビット６からビット０のデータをそのまま出力する。次
に、制御信号(リード／ライト信号)としては、プログラ
ム格納ＲＯＭ５９のビット７のデータをそのまま出力す
る。従って、この実施形態によれば、これだけで内部バ
スの制御信号とアドレスバスの信号を作成することがで
きる。

【００５６】次に、演算ユニット６１について説明する
と、この演算ユニット６１は、図１１に示す論理構成を
備え、加算、論理積、反転、算術右シフト、算術左シフ
トの各処理をサポ−トするものである。まず、加算処理
については、図１１に示すように、内部バスに接続さ
れ、所定のアドレスを有し、データの入出力が可能なレ
ジスタ６９の内容を、加算器７０により、アキュームレ
ータ６０の内容と加算した上で、その加算結果を、内部
バスに接続され、所定のアドレスを有する出力ポート７
５に出力することで実行する。

【００５７】従って、加算処理のためには、加算データ
をレジスタ６９に転送し、被加算データをアキュームレ
ータ６０に転送した上で、出力ポート７５を読み込むだ
けで済み、これで加算結果を得ることができる。

【００５８】このとき、加算器７０は、データを２の補
数で扱い、オーバーフロ、或いはアンダーフローが生じ
たときには、それぞれ正の最大表現値、負の最大表現値
になるようにしてあり、これにより、オーバーフロー処
理、或いはアンダーフロー処理をプログラムから不要に
した。従って、この実施形態によれば、データ長に対す
る汎用性は低下するものの、データ長の決まった応用に
対してはプログラムのステップ数の低減と実行時間の短
縮を得ることができる。

【００５９】次に、論理積処理について説明する。この
論理積の場合も、加算処理と同様、アキュームレータ６
０の内容とレジスタ６９の内容を論理積演算器７８に入
力し、出力ポート７６に論理積結果を出力するようにな
っている。従って、論理積処理のためには、論理積デー
タをレジスタ６９に転送し、被論理積データをアキュー
ムレータ６０に転送し、出力ポート７６を読み込むだけ
で済み、これで論理積結果を得ることができる。

【００６０】次に、反転演算処理は、アキュームレータ
６０の内容を反転演算器７２に入力し、出力ポート７７
に反転演算結果を出力するようになっており、従って、
反転演算処理のためには、被反転演算データをアキュー
ムレータ６０に転送し、出力ポート７７を読み込むだけ
で済み、簡単に反転演算結果を得ることができる。次
に、算術右シフト処理は、アキュームレータ６０の内容
を右シフト演算器７３に入力し、出力ポート７８に算術
右シフト結果を出力するようになっており、従って、算
術右シフト処理のためには、被算術右シフトデータをア
キュームレータ６０に転送し、出力ポート７８を読み込
むだけで済み、これだけで算術右シフト結果を得ること
ができる。次に、算術左シフト処理は、アキュームレー
タ６０の内容を算術左シフト演算器７４に入力し、出力
ポート７９に算術左シフト結果を出力するようになって
おり、従って、算術左シフト処理のためには、被算術左
シフトデータをアキュームレータ６０に転送し、出力ポ
ート７９を読み込むだけで済み、算術左シフト結果を容
易に得ることができる。

【００６１】次に、レジスタ６９の動作について説明す
る。このレジスタ６９は、その内容が所定の状態、或い
はタスク実行信号の状態が所定の状態のとき、演算ユニ
ット６１の内部でのキャリーの発生の有無によって制御
され、書込不可にされるように構成してあり、こうする
ことで、演算処理上必要な分岐処理が擬似的に実現でき
るようにしている。

【００６２】なお、書込不可になる条件はキャリーの発
生の有無に限られるのではなく、オーバーフローの発
生、所定のレジスタへの所定のデータの書込みなどによ
り同様な処理が可能であり、こうすることで、分岐処理
に伴うプログラムカウンタの操作が不要になり、プログ
ラムカウンンンンタのロジック規模を小さくすることが
できる。

【００６３】次に、この実施形態における演算器４の特
徴について説明すると、まず、第１の特徴はリセット動
作が不要であるということである。通常のＭＰＵ(マイ
クロ・プロセッシング・ユニット)を用いた従来技術の
場合には、次のような理由から、どうしてもリセット動
作を必要とした。まず、従来技術では、プログラム格納
ＲＯＭはデータ格納ＲＯＭ、ＲＡＭ、Ｉ／Ｏと同じバス
に接続される。このため、リセット動作をさせないと、
プログラムカウンタの初期値が不定になり、プログラム
カウンタの初期値がデータ格納ＲＯＭやＲＡＭ、又はＩ
／Ｏを指してしまう可能性がある。

【００６４】また、命令語長についても、１ワードのも
のもあれば２ワード、３ワードのものもあり、命令コー
ドやアドレッシングモードにより異なる。このため、プ
ログラムカウンタの初期値が、たとえプログラム格納Ｒ
ＯＭを偶然指したとしても、命令コードを含むアドレス
を指すとは限らない。また、通常、後方分岐命令がサポ
ートされているため、プログラムカウンタの初期値がプ
ログラム格納ＲＯＭの命令コードを偶然指したとして
も、無限ループに入り込んでしまう可能性がある。

【００６５】更に、従来のＭＰＵでは、命令コードの数
が多く、アドレッシングモードの数も多いため、これを
解釈する命令デコーダ自身がリセット動作を必要として
しまう。また、アプリケーションプログラムも、一般に
初期処理を前提として作られているため、プログラムカ
ウンタの初期値は必ず所定の値にされる必要があり、こ
のためリセットが不可欠であった。

【００６６】しかし、このリセット機能は、それが存在
するがため、通常のＭＰＵは常に暴走の危険をはらんで
しまうことになり、このため、厳しい信頼度を必要とす
る用途では、ワッチドックタイマなどを設け、暴走対策
を入念に施す必要があるが、しかし、安価な製品では、
この暴走対策のコストが無視できないほど大きく、コス
ト上昇が避けられない。

【００６７】そこで、本発明では、リセット動作が不要
な演算器の実現を目ざし、これを実現したものであり、
リセット動作を不要にできた結果、暴走の危険性は無く
なるので、ワッチドックタイマなどによる入念な暴走対
策は必要が無くなり、安価な製品への応用が可能にな
る。以下、本発明の実施形態による演算器４では、上記
したリセット動作を不要にできる理由について説明す
る。

【００６８】まず、プログラム格納ＲＯＭは、データ格
納用のＲＯＭやＲＡＭ、Ｉ／Ｏなどとは異なるデータバ
スに接続した。この結果、プログラムカウンタの初期値
がデータ格納ＲＯＭやＲＡＭやＩ／Ｏを指す可能性を皆
無にできる。次に、命令語長も１ワード固定にし、これ
によりプログラムカウンタの初期値が必ず命令コードを
含むアドレスを指すようにした。

【００６９】次に、後方分岐命令も無くすことができ
た。一般に、アプリケーションプログラムは、ループを
組む必要があるため、後方分岐を必要とする。本発明の
実施形態による演算器４でも、繰り返し制御をするた
め、ループは必要であるが、プログラムカウンタ５４、
５５、５６、５７のそれぞれのオーバーフローによりカ
ウンタのカウント値が０に戻ることを利用し、これによ
り繰り返し制御のためのループが得られるようにしてい
る。

【００７０】次に、この演算器４では、命令コードを、
ロード(アキュームレータへのデータ転送)と、ストア
(アキュームレータからのデータ転送)の２種類とし、ア
ドレッシングモードも直接アドレッシングだけにし、ア
キュームレータも１本化してある。こうすることによ
り、命令デコーダ自身も不要にでき、ロッジックを簡素
化することができることになり、リセット動作の不要な
ロジック構成とすることができた。

【００７１】また、この実施形態では、アプリケーショ
ンプログラムもセンサのゼロ点やスパンの調整演算及び
フィルタ処理の演算等に限定し、初期化の不要なアプリ
ケーションプログラムとして作成できるようにした。こ
のように、センサのゼロ点とスパンの調整演算について
なら、アプリケーションプログラムがどこから実行され
ても問題は起きない。

【００７２】次に、第２の特徴は、本発明の実施形態に
よる演算器４では、命令コードをロード(アキュームレ
ータへのデータ転送)と、ストア(アキュームレータから
のデータ転送)の２種類にし、命令デコーダを無くした
ことであり、これにより、ロジック規模の縮小と、前述
したリセット動作の不要化が達成される。このことは、
具体的には、図５に示すように、演算ユニット６１を採
用したことにより達成されている。すなわち、演算ユニ
ット６１を使用したことにより、命令コードがロードと
ストアの２種類であっても、加算、論理積、反転演算、
算術右シフト、算術左シフト等など演算処理が実現でき
るからである。

【００７３】また、分岐処理については、具体的には、
図１１に示すように、レジスタ６９を採用したことで疑
似的に実現されるようにしてあり、この結果、本来の分
岐処理は不要になっており、さらに、これにより、演算
器４の命令コードも、ロードとストアの２種類だけにす
ることができた。

【００７４】次に、第３の特徴は、本発明の実施形態に
よる演算器４では、簡素な回路構成で、４種類のタスク
を時分割で動作させるようにしたことで、プログラムカ
ウンタとして、ＰＣ５４、５５、５６、５７の４個のＰ
Ｃを設けてあり、これにより４種類のタスクが実行でき
るようにし、これにより複雑な処理が簡単な回路構成で
処理できるようにしたものである。ここで、第１のタス
クはタイマ割り込み処理とみなすことができ、第３のタ
スクはサブルーチン処理とみなすことができ、第４の処
理は外部信号による割り込み処理と見なすことができ、
従って、簡単な回路構成で複雑な処理が得られるのであ
る。

【００７５】次に、上記実施形態の演算器４による、デ
シメータとしての動作について、図１２により説明す
る。

【００７６】この図１２は、デシメータの機能ブロック
図であり、ここで、この実施形態によるデシメータは、
ＦＩＲフィルタ８０とＩＩＲフィルタ８１、それにＦＩ
Ｆフィルタ８３とで構成されている。まず、ＦＩＲフィ
ルタ８０は、比較器３(図１)から一定周期で出力される
レベル１とレベル０の１ビットの信号を８周期毎に出力
し、ＩＩＲフィルタ８１に供給する働きをする部分であ
り、これは、具体的には、８周期毎にリセットされ、比
較器３の出力が１であればカウントアップするカウンタ
６２(図５)により実現している。

【００７７】次に、ＩＩＲフィルタ８１及びＦＩＲフィ
ル８３は、演算器４のアプリケーションプログラムの第
１のタスクにより、実現しているもので、このとき、Ｉ
ＩＲフィルタ８１については、桁落ちを補償するため、
桁落ち補償処理８２が設けてある。

【００７８】通常、デシメータはＦＩＲフィルタで構成
されているが、これは極めて大規模なロジック回路によ
らなければ実現できない。これは、ＩＩＲフィルタで
は、桁落ちにより特性の曲りが生じるためである。しか
して、この実施形態では、桁落ち補償処理８２を追加す
ることで、桁落ちにより生じる特性の曲がりを低減させ
るようにしており、この結果、図示のように、簡素なロ
ジック回路により容易に実現できた。

【００７９】次に、本発明による信号処理回路の他の実
施形態について、図１３により説明する。上記した図１
の実施形態では、１個のセンサＳの信号処理に、１個の
演算器４を一対一に対応させているが、しかし、演算器
４の処理能力次第では、複数個のセンサの信号処理を、
１個の演算器で実行させることも可能であり、そこで、
この実施形態では、図１３に示すように、第１の圧力セ
ンサＳＰ１と第２の圧力センサＳＰ２、それに温度セン
サＳＴを共通に１個の演算器４により処理するようにし
たものである。

【００８０】第１の圧力センサＳＰ１の出力は、減算回
路１Ａとアナログ積分回路２Ａ、比較回路３Ａ、それに
１ビットＤＡ変換回路７Ａで構成される部分でΔΣ変調
され、信号Ａ１として演算器４に入力される。同様に、
第２の圧力センサＳＰ２の出力も、減算回路１Ｂとアナ
ログ積分回路２Ｂ、比較回路３Ｂ、それに１ビットＤＡ
変換回路７Ｂで構成される部分でΔΣ変調され、信号Ａ
２として、同じく演算器４に入力される。また、温度セ
ンサＳＴの出力は、減算回路１Ｃとアナログ積分回路２
Ｃ、比較回路３Ｃ、それに１ビットＤＡ変換回路７Ｃで
構成される部分でΔΣ変調され、これは信号Ｔとして演
算器４に入力される。

【００８１】そこで、演算器４は、これらの信号Ａ１、
Ａ２、Ｔを、それぞれ時分割的に逐次取り込み、それぞ
れ処理の演算処理を実行する。すなわち、第１の圧力セ
ンサＳＰ１の出力に対しては、ＰＲＯＭ８から第１の圧
力センサＳＰ１用の補正データを読出し、スパンとゼロ
点と非直線性の調整を行い、これを温度センサＳＴの出
力により温度補正する処理を実行し、処理した信号をＰ
ＷＭ５Ａに出力し、ＬＰＦ６Ａから出力１を得るように
すると共に、第２の圧力センサＳＰ２の出力に対しても
同じく、ＰＲＯＭ８から第２の圧力センサＳＰ２用の補
正データを読出し、スパンとゼロ点と非直線性の調整を
行い、これを温度センサＳＴの出力により温度補正する
処理を実行し、処理した信号をＰＷＭ５Ｂに出力し、Ｌ
ＰＦ６Ｂから出力２を得るようにするのである。

【００８２】従って、この図１３の実施形態によって
も、上記した実施形態と同じ効果が得られる上、センサ
の個数が多いときでもハード規模をほとんど増やすこと
無く、簡素な構成でディジタル方式の特性を充分に活か
すことができ、センサの特性を高精度で調整することが
できる。

【００８３】

【発明の効果】本発明によれば、センサ出力のΔΣ変調
により初段増幅機能とＡＤ変換機能を得るようにし、Ｐ
ＷＭとフィルタ処理によりＤＡ変換機能とを得るように
したので、機能面でのオーバーハングが抑えられ、回路
規模の縮小が得られるようになり、この結果、オンチッ
プ化が容易でディジタル方式による高精度特性を備えた
信号処理装置を安価に提供することができる。

【図面の簡単な説明】

【図１】本発明による信号処理回路の一実施形態を示す
ブロック構成図である。

【図２】信号処理回路の従来技術の一例を示すブロック
構成図である。

【図３】ピエゾ抵抗方式の圧力センサを用いた本発明の
一実施形態による検出部の回路図である。

【図４】発熱抵抗式の空気流量センサを用いた本発明の
一実施形態による検出部の回路図である。

【図５】本発明の一実施形態における演算器の構成を示
すブロック図である。

【図６】本発明の一実施形態による演算器におけるカウ
ント条件を示す説明図である。

【図７】本発明の一実施形態による演算器における実行
タスクの切り替え制御条件を示す説明図である。

【図８】本発明の一実施形態による演算器における内部
信号の状態を示すタイミングチャートである。

【図９】本発明の一実施形態におけるプログラム格納Ｒ
ＯＭのアドレスマップを示す説明図である。

【図１０】本発明の一実施形態におけるプログラム格納
ＲＯＭのビット内容を示す説明図である。

【図１１】本発明に一実施形態における演算ユニットの
構成図である。

【図１２】本発明の一実施形態におけるデシメータ機能
を示すブロック図である。

【図１３】本発明の他の一実施形態による信号処理回路
を示すブロック図である。

【符号の説明】

Ｓ物理量検出素子(センサ) ＳＰ圧力センサＳＦ空気流量センサ１減算回路２アナログ積分回路３比較回路４演算器５ＰＷＭ(パルス幅変調器) ６ＬＰＦ(ロー・パス・フィルタ) ７ＤＡ変換回路８ＰＲＯＭ(プログラマブル・ロム) １０初段増幅器１１ＡＤ変換器１２ＭＰＵ１３ＤＡ変換器１４ＰＲＯＭ１９〜２０、２２〜２３、２９〜３０アナログスイッ
チ２１、２８コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者嶋田智茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者斉藤明彦茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者半沢恵二茨城県ひたちなか市高場2477番地株式会社日立カーエンジニアリング内Ｆターム(参考） 2F075 AA01 EE15 EE17

Claims

【特許請求の範囲】

【請求項１】物理量検出用センサの出力を、予め記憶
してある特性調整用のデータで処理することにより、前
記センサの出力を調整するようにしたディジタル方式の
信号処理回路において、前記センサの出力を積分して出力するアナログ積分回路
と、該アナログ積分回路の出力をレベル１とレベル０のディ
ジタル信号化して出力する比較回路と、該比較回路の出力をアナログ信号化して出力する１ビッ
トＤＡ変換回路と、該１ビットＤＡ変換回路の出力を前記アナログ積分回路
の入力から減算する減算回路とを設け、前記比較回路の出力を前記予め記憶してある特性調整用
のデータで処理することにより、前記センサの出力調整
が得られるように構成したことを特徴とする信号処理回
路。
【請求項２】プログラムを格納するＲＯＭと、データ
を一時保存するＲＡＭと、データ転送の為にデータを一
時保存するアキュームレータと、少なくとも前記アキュ
ームレータと前記ＲＡＭを接続するデータバスと、プロ
グラムの実行を管理するプログラムカウンタを有し、予
め組み込まれているプログラムによる数値処理により、
物理量検出用センサの出力を調整するようにしたディジ
タル方式の信号処理回路において、前記プログラムカウンタが、オーバフローによる減数を
除いて常に加算されるように構成され、且つ、前記プログラムを格納するＲＯＭが、前記データ
バスとは別のデータバスに接続されていることを特徴と
する信号処理回路。
【請求項３】プログラムを格納するＲＯＭと、データ
を一時保存するＲＡＭと、データ転送の為にデータを一
時保存するアキュームレータと、少なくとも前記アキュ
ームレータと前記ＲＡＭを接続するデータバスと、プロ
グラムの実行を管理するプログラムカウンタを有し、予
め組み込まれたプログラムによる数値処理により、物理
量検出用センサの出力を調整するようにしたディジタル
方式の信号処理回路において、前記プログラムカウンタが少なくとも２個以上設けてあ
り、且つ、現在有効なプログラムカウンタを管理する手段が
設けられていることを特徴とする信号処理回路。
【請求項４】プログラムを格納するＲＯＭと、データ
を一時保存するＲＡＭと、データ転送の為にデータを一
時保存するアキュームレータと、少なくとも前記アキュ
ームレータと前記ＲＡＭを接続するデータバスと、数値
演算を実行する演算器とを有し、予め組み込まれたプロ
グラムによる数値処理により、物理量検出用センサの出
力を調整するようにしたディジタル方式の信号処理回路
において、前記演算器が、前記データバスに接続されていることを
特徴とする信号処理回路。
【請求項５】プログラムを格納するＲＯＭと、データ
を一時保存するＲＡＭと、データ転送の為にデータを一
時保存するアキュームレータと、少なくとも前記アキュ
ームレータと前記ＲＡＭを接続するデータバスと、数値
演算を実行する演算器とを有し、予め組み込まれたプロ
グラムによる数値処理により、物理量検出用センサの出
力を調整するようにしたディジタル方式の信号処理回路
において、前記アキュームレータが、前記演算器の内部状態により
書き込み禁止になるように構成したことをを特徴とする
信号処理回路。