JP2000012974A

JP2000012974A - 半導体装置の製造方法

Info

Publication number: JP2000012974A
Application number: JP10174974A
Authority: JP
Inventors: Takeshi Takamori; 毅高森
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-06-22
Filing date: 1998-06-22
Publication date: 2000-01-14

Abstract

(57)【要約】【課題】再現性および信頼性に優れていること。【解決手段】被酸化層２０ｘの一部若しくは全部を酸
化して得られる酸化領域２９を具えた化合物半導体装置
を製造するに当たり、被酸化層を、酸化速度の速い組成
からなる第１層と、この第１層よりも酸化速度の遅い組
成からなる第２層との超格子層２０として形成する積層
工程と、被酸化層に対して酸化処理を行って被酸化層の
一部若しくは全部を酸化領域にする酸化工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、化合物半導体層
中に酸化層を形成するための酸化工程を含む半導体装置
の製造方法に関する。

【０００２】

【従来の技術】従来より、化合物半導体の表面に酸化層
を形成する技術が知られている。この技術は、例えば、
化合物半導体素子の表面のパッシベーションを行うため
に酸化層を形成する場合や、化合物半導体素子の光出力
面の保護膜としての酸化層を形成する場合や、化合物半
導体光素子の多層膜積層構造の一部を酸化して電流狭窄
層を形成する場合、また、化合半導体光素子の多層膜反
射鏡の一部を酸化して反射率の向上を図る場合などに使
用される。

【０００３】

【発明が解決しようとする課題】以下、従来の酸化層形
成技術における課題につき、半導体面発光レーザのＡｌ
Ａｓ層に酸化層を形成する場合を例に採って説明する。
なお、このような半導体面発光レーザについての詳細
は、例えば、文献１（文献１：P.D.Floyd et al. Laser
s and Electro-Optics Society(LEOS) 1995 Annual Mee
ting, paper no. SCL14.2, San Francisco, CA, Oct. 3
0-Nov.2 1995 "Reduced threshold bottom emitting ve
rtical cavity lasers by AlAs oxidation")に記載され
ている。

【０００４】文献１の半導体面発光レーザは、下部の多
層構造はＳｉがドープされたＧａＡｓとＡｌＡｓとから
なるＤＢＲミラー構造で、上部はＢｅがドープされたＧ
ａＡｓとＡｌ_0.75Ｇａ_0.25ＡｓからなるＤＢＲミラー構
造と１組のＧａＡｓ／ＡｌＡｓの層とで構成されてい
る。また、活性層はＧａＡｓ中間層を具えたＩｎ_0.17Ｇ
ａ_0.83Ａｓの量子井戸構造で、周りをＡｌ_0.5 Ｇａ_0.5
Ａｓの狭窄層で囲まれている。そして、このレーザで
は、活性層のすぐ上に位置するＡｌＡｓ層の一部を選択
的に酸化させて電流阻止部とし、およびこのＡｌＡｓ層
の未酸化の部分を電流チャネル部としている。

【０００５】しかしながら、ＡｌＡｓ層は酸化速度が速
いために酸化する領域の範囲を制御するのが困難で、再
現性に乏しいという問題があった。

【０００６】さらに、酸化を行う前と後とでは、ＡｌＡ
ｓ層の厚さが約１３％も変化してしまうために、酸化後
の積層膜中に歪みが生じてしまう。このため、後工程で
ＡｌＡｓ層に対して熱処理を行うと、得られた酸化膜が
剥離するおそれがあり、従ってこの酸化膜は信頼性に乏
しいという問題もあった。

【０００７】このため、上記問題を解決する手段とし
て、以下に示すような対策が、例えば文献２（文献２：
Kent.D.Choquette et al. Applied Physics Letters vo
l. 69no. 10 pp. 1385-1387 1996 "Selective oxidatio
n of buried AlGaAs versus AlAs layers" ）で提案さ
れている。

【０００８】文献２によれば、従来の被酸化層であるＡ
ｌＡｓ層の代わりに、酸化速度がＡｌの混晶組成ｘに依
存するＡｌ_x Ｇａ_1-x Ａｓ混晶層を用いている。例え
ば、組成で２％程度の微量のＧａを含ませたＡｌ_0.98Ｇ
ａ_0.02Ａｓ混晶層を用いれば、酸化速度をＡｌＡｓ層の
酸化速度よりも低下させ、酸化する領域の範囲の制御を
行うことができる。また、ＡｌＡｓ層は、酸化されると
ＡｌＡｓ層からＡｓが抜けて酸化Ａｌとなる。酸素原子
はＡｓ原子よりも結晶中での占有体積が小さいために酸
化工程後の被酸化層の厚さは減少すると考えられる。Ａ
ｌＧａＡｓ層を酸化した場合においてもＡｓが抜けて酸
化ＡｌＧａとなり、層の厚さは減少するが、Ｇａ原子
は、Ａｌ原子よりも大きいために、ＡｌＡｓ層よりもＡ
ｌＧａＡｓ層のほうが酸化後の層の厚さの減少率は小さ
くなると推測される。よって、被酸化層としてＡｌＧａ
Ａｓ層を用いることによって、酸化工程の前後での被酸
化層の厚さの変化を低減させ、その結果、酸化層の歪み
量を減らすことによって信頼性の向上が図れる。

【０００９】このＡｌ_x Ｇａ_1-x Ａｓ混晶層を、例え
ば、ＭＢＥ法を用いて成長させるとする。超高真空装置
内に基板をセットして、この基板の対面に原料であるＡ
ｌとＧａとＡｓを入れたルツボをそれぞれ用意する。そ
して、層の成長は、ルツボの温度を上昇させて中にある
原料を蒸発させて基板へ吸着させることによってなされ
る。従って、ルツボの温度を上げることによって基板へ
の原料供給量を増やすことができる。すなわち、層の成
長速度をルツボの温度によって制御することができる。

【００１０】また、Ａｓ原子は基本的には基板表面に直
接吸着せず、既に基板に吸着しているＡｌ原子若しくは
Ｇａ原子に取り込まれるような状態で吸着する。よっ
て、層の成長速度は、Ａｌ原子とＧａ原子の供給量に依
存する。

【００１１】Ａｌ_x Ｇａ_1-x Ａｓ混晶層を成長させる場
合、この層の組成は、基板表面上に単位時間に供給され
るＡｌ原子とＧａ原子との比率で決定される。すなわ
ち、Ａｌの供給量が多ければ、Ａｌの含有率を示すｘの
値は大きくなる。従って、Ａｌ_x Ｇａ_1-x Ａｓ混晶層の
混晶組成は、ＡｌＡｓ層の成長速度とＧａＡｓ層の成長
速度との比に相当している。

【００１２】例えば、Ａｌ_0.98Ｇａ_0.02Ａｓ混晶層を成
長させる場合、ＡｌＡｓ層の成長速度を一般的な層の成
長速度である０．５μｍ／時間となるようにルツボの温
度を設定した場合、ＧａＡｓ層の成長速度は、０．０１
μｍ／時間に設定すればよい。

【００１３】実際の、酸化工程が行われる化合物半導体
素子は、被酸化層であるＡｌ_x Ｇａ_1-x Ａｓ層の他に
も、ＧａＡｓ層やもっとＧａの含有量の多いＡｌＧａＡ
ｓ層等、多数の層で構成されている。しかも、これらの
層の中には数μｍにも及ぶ厚さの層も存在し得る。普
通、このような多層構造は、同じ装置を用いて、ルツボ
の温度は一定にしたままで、ルツボと基板との間にそれ
ぞれ設けられているシャッタの開閉の選択やシャッタの
開閉時間（成長時間）を変えることによって、各層を成
長させていく。しかしながら、上述したようにＧａＡｓ
層の成長速度が０．０１μｍ／時間であるような場合、
数μｍにも及ぶ層を成長させるのは、非常に長い成長時
間がかかってしまい、現実的ではない。このため、多層
構造の形成工程の途中で、成長条件、ここでは、Ｇａル
ツボの温度を大きく変更しなければならない。ルツボの
温度を大きく変えてしまうと、ルツボ内でのＧａの溶融
状態が変化して、再び元の温度に設定し直したとして
も、基板へのＧａ原子の供給量は同じにはならなくなっ
てしまう。

【００１４】従って、化合物半導体素子の多層構造の形
成工程における信頼性や再現性の維持が困難となるおそ
れがある。

【００１５】このため、再現性および信頼性に優れた化
合物半導体装置の製造方法の出現が望まれていた。

【００１６】

【課題を解決するための手段】このような化合物半導体
素子を製造するためには、酸化する領域の範囲を制御す
ることができ、しかも、酸化した層が剥離したりするこ
とのないように、酸化工程の前後での厚さの変化を低減
させることのできる被酸化層を含む複数の層を、再現性
および信頼性良く成長させる必要がある。

【００１７】このため、この発明の、少なくとも被酸化
層の一部若しくは全部を酸化して得られる酸化領域を具
えた化合物半導体装置を製造する方法によれば、被酸化
層を、酸化速度の速い組成からなる第１層と、この第１
層よりも酸化速度の遅い組成からなる第２層との超格子
層として形成する積層工程と、この被酸化層に対して酸
化処理を行って、被酸化層の一部若しくは全部を酸化領
域にする酸化工程とを含むことを特徴とする。

【００１８】第１層および第２層は超格子層を構成する
層であり、これらの層を積層することにより超格子層が
形成されている。これにより、被酸化層の第２層が第１
層の酸化速度を遅くする緩和層として働き、被酸化層全
体の酸化速度を抑制することができる。よって、被酸化
層の酸化速度を制御することができ、形成する酸化領域
の再現性を向上させることができる。また、酸化領域の
厚さが酸化工程の前後で変化するのを抑えることがで
き、剥離したりすることのない信頼性に優れた酸化領域
が得られる。従って、化合物半導体素子の表面のパッシ
ベーション膜や、光出力面の保護膜を、このような酸化
領域で構成することができる。また、化合物半導体素子
の多層膜積層構造の一部を酸化して電流狭窄層を形成す
る場合や、ミラーの反射率を向上させるために多層膜反
射鏡の一部を酸化する場合において、被酸化層の酸化速
度を制御することができるために、好ましい電流狭窄層
や酸化多層膜反射ミラーを形成することができる。

【００１９】また、酸化領域を電流阻止部、および非酸
化領域を電流チャネル部とする電流路制限層を含む化合
物半導体装置を製造するにあたり、被酸化層を超格子層
として形成する積層工程と、この被酸化層に対して酸化
処理を行って、被酸化層の中心部を非酸化領域とし、こ
の中心部の周辺領域を酸化領域にする酸化工程とを含む
のがよい。

【００２０】従来は、酸化速度を制御することができ、
かつ酸化工程前後の層の厚さの変化を低減させることが
できるような組成の混晶層を用いていたが、この発明に
よれば、この従来の混晶層の代わりに、この混晶層に含
まれる元素の割合と実質的に同様の割合で元素を含有さ
せることのできる超格子層を用いて、この超格子層を被
酸化層として形成している。この超格子層は、元素の含
有される割合を、超格子層を構成する各層の厚さを制御
することによって、より精密に制御することができる。
また、層の厚さは成長時間によって容易に制御できる。
このため、従来の混晶層の場合と同様に、酸化工程前後
での層の厚さの変化を低減することができる。また、こ
の超格子層は、実質的に従来の混晶層に含まれる元素の
割合と同じ割合の元素を含んでいるため、この超格子層
の酸化速度を低減することができる。よって、電流阻止
部となる、酸化領域の範囲を容易に制御することができ
る。また、半導体装置には、超格子層の他に、この超格
子層を構成している元素が含まれる層を具えている。通
常これらの層は、同一装置内で連続して形成する。この
発明の超格子層は、超格子層を構成している各層の厚さ
によって組成が制御されている。この層の厚さは上述し
たように成長時間で制御している。このため、この超格
子層は、他の層の、例えば温度等の成長条件を変えるこ
となく、連続して形成することが可能である。従って、
半導体装置を構成している被酸化層と、他の層とを再現
性および信頼性良く成長させることができる。

【００２１】また、好ましくは、酸化工程は、被酸化層
の端面側からこの被酸化層の中心側に向かって酸化させ
るのがよい。

【００２２】被酸化層の酸化速度を制限することができ
るために、所定の時間の間酸化処理することによって、
被酸化層の中心部を非酸化領域とし、この中心部の周辺
領域を酸化領域にすることができる。これにより、再現
性のよい電流阻止部および電流チャネル部を有する電流
路制限層を形成することができる。

【００２３】また、好ましくは、積層工程の前に、基板
上に下部多層膜反射ミラーを形成する工程と、この下部
多層膜反射ミラー上に活性層を設ける工程とを含ませ、
積層工程において、活性層上に被酸化層を形成するのが
良い。さらに、積層工程と酸化工程との間には、被酸化
層上に上部多層膜反射ミラーを形成する工程と、被酸化
層の端面を露出させる工程とを含んでいるのが好適であ
る。

【００２４】これにより、形成される半導体装置を半導
体発光レーザ素子とすることができる。よって、上記の
ような構造体に対して酸化工程を行えば、被酸化層は電
流阻止部および電流チャネル部を有する電流路制限層と
なって、電流チャネル部から活性層へ効率よく電流を供
給することができる。

【００２５】また、好ましくは、酸化工程によって下部
多層膜反射ミラーおよび上部多層膜反射ミラーの一部の
層を全面的に酸化することにより、この下部多層膜反射
ミラーおよび上部多層膜反射ミラーを下部酸化多層膜反
射ミラーおよび上部酸化多層膜反射ミラーにするのがよ
い。

【００２６】例えば、下部多層膜反射ミラーおよび上部
多層膜反射ミラーの反射率をより向上させるために酸化
処理を行う場合、被酸化層に対する酸化工程と同じ工程
でこの酸化処理を行うことができる。これらの多層膜反
射ミラーの一部の層に対しては全面的に酸化が行われる
ように、多層膜反射ミラーを構成する一部の層よりも被
酸化層の酸化速度が遅くなるように、被酸化層を構成す
る元素を選択する。被酸化層を構成する元素と、多層膜
反射ミラーの酸化する層を構成する元素とが同じである
場合には、被酸化層中に含有される元素の割合を変化さ
せることにより、被酸化層の酸化速度を多層膜反射ミラ
ーの酸化速度よりも遅くさせる。これにより、被酸化層
の酸化工程において、被酸化層の酸化と同時に、多層膜
反射ミラーの一部の層の酸化を行うことができる。そし
て、多層膜反射ミラーの一部の層が全面的に酸化された
時点で、被酸化層内に非酸化領域を未酸化のまま残存さ
せることができる。

【００２７】また、好ましくは、酸化領域が酸化多層膜
反射ミラーである半導体装置を製造する場合、被酸化層
を多層膜を構成する一部の層とし、この一部の層を全面
的に酸化して酸化多層膜反射ミラーを形成する工程を含
むのがよい。

【００２８】これにより、信頼性および再現性に優れた
酸化多層膜反射ミラーを形成することができる。

【００２９】また、被酸化層を、好ましくは異なる２元
化合物層同士の超格子層とするのがよい。あるいはこの
被酸化層を、２元化合物半導体層と３元化合物半導体層
との超格子層とするのも好適である。あるいはまた、好
ましくはこの被酸化層を異なる３元化合物半導体層同士
の超格子層としても良い。

【００３０】そして、特に、これら２元および３元化合
物半導体層の各々は、III 族元素およびＶ族元素で構成
される半導体層（III −Ｖ族化合物半導体層）若しくは
II族元素およびVI族元素で構成される半導体層（IIーVI
族化合物半導体層）であってっもよい。

【００３１】被酸化層の材料である上記に示した半導体
は、半導体装置を構成する他の層の材料でもある。この
ため、この被酸化層を含む多層構造を同一装置を用い
て、連続して形成することができる。

【００３２】また、被酸化層がＡｌＧａＡｓ超格子層で
あるとき、この超格子層の第１層をＡｌＡｓ層とし、第
２層をＧａＡｓ層とするのがよい。これにより、この超
格子層を、実質的にＡｌＧａＡｓ混晶層と同様の作用お
よび効果が得られる層として形成することができる。

【００３３】また、ＡｌＧａＡｓ超格子層に含まれるＡ
ｌおよびＧａの割合を、Ａｌ_1-x Ｇａ_x Ａｓ混晶層（た
だし、０＜ｘ＜１とする。）に含まれるＡｌおよびＧａ
の割合と実質的に同一とするとき、この超格子層を構成
するＡｌＡｓ層の厚さとＧａＡｓ層の厚さとの比（ｄ
_AlAs：ｄ_GaAs）が、Ａｌ_1-x Ｇａ_x Ａｓ層の組成比（１
−ｘ：ｘ）と実質的に等しくなるように、各層の厚さを
制御してＡｌＡｓ層とＧａＡｓ層とを積層するのがよ
い。

【００３４】このようにすれば、ＡｌＧａＡｓ超格子層
を、組成が制御されたＡｌ_1-x Ｇａ_x Ａｓ混晶層と巨視
的な性質が同じ層として形成することができる。そし
て、超格子層であれば、混晶層を形成するよりも容易
に、しかもより精密に含有される元素の割合を制御する
ことができる。

【００３５】また、このＡｌＧａ層およびＧａＡｓ層の
それぞれの厚さは、各層の成長時間によって制御される
のが好ましい。これにより、半導体装置を構成する他の
半導体層であって、このＡｌ元素、Ｇａ元素およびＡｓ
元素のうち、少なくとも１つの元素を含む層をこの超格
子層と連続して形成するときには、温度等の成長条件を
変えることなく、当該層を成長させる時間を制御するだ
けで容易に形成することができる。このため、半導体装
置の超格子層を含む多層構造を形成する工程を、再現性
および信頼性に優れた工程にすることができる。

【００３６】また、被酸化層を、例えば、ＩｎＡｌＧａ
Ａｓ超格子層としても良い。この超格子層を、ＩｎＡｓ
層とＡｌＡｓ層とＧａＡｓ層とで構成しても良いし、Ｉ
ｎＡｓ層とＡｌＧａＡｓ層とで構成してもよい。また、
この超格子層をＡｌＡｓ層とＩｎＧａＡｓ層とで構成し
ていてもよい。さらに、この超格子層をＧａＡｓ層とＩ
ｎＡｌＡｓ層とで構成することもできる。

【００３７】また、被酸化層を、例えば、ＩｎＡｌＡｓ
超格子層としても良い。この超格子層を、ＩｎＡｓ層と
ＡｌＡｓ層との積層構造で構成するのが好適である。

【００３８】また、被酸化層は、例えば、ＺｎＭｇＳＳ
ｅ超格子層としても良い。この超格子層を、ＺｎＳ層と
ＭｇＳｅ層とで構成するのが好適である。

【００３９】また、電流路制限層を具えた半導体装置を
製造する際、この電流制限層は、半導体装置からの発光
の光学的特性に影響を及ぼさないような厚さを有する層
であるのがよい。光学的な影響を無視できるような厚さ
は２０ｎｍ程度であるため、超格子層を構成する各層
は、合わせて２０ｎｍの厚さになるように積層すればよ
い。

【００４０】また、好ましくは、製造する半導体発光装
置は、多層膜反射ミラーを具えていて、上述した電流阻
止部と電流チャネル部とからなる電流狭窄層は、多層膜
反射ミラーを構成する層の一部であるのが良い。多層膜
反射ミラーは、発光波長の４分の１の光学的厚みを有す
る層が多数積層されている。このため、電流狭窄層とな
る被酸化層の厚さは、発光波長の４分の１の光学的厚さ
に形成する。よって、被酸化層である超格子層は、上記
のような厚さの層となるように積層する層の数を決定す
る。

【００４１】

【発明の実施の形態】以下、図を参照してこの発明の実
施の形態につき説明する。なお、各図は発明を理解でき
る程度に各構成成分の形状、大きさおよび配置関係を概
略的に示してあるに過ぎず、したがってこの発明を図示
例に限定するものではない。また、図において、図を分
かり易くするために断面を示すハッチング（斜線）は一
部分を除き省略してある。

【００４２】＜第１の実施の形態＞第１の実施の形態と
して、図１〜図４を参照して、ＡｌＡｓ層とＧａＡｓ層
とで構成されるＡｌＧａＡｓ超格子層を被酸化層とし
て、この被酸化層を端面側から中心側に向かって酸化し
て得られる酸化領域を電流阻止部とし、非酸化領域を電
流チャネル部として用いる半導体面発光レーザ素子の製
造方法につき、説明する。図１は、製造された半導体面
発光レーザ素子の概略的な構造説明図であり、断面の切
り口を示す図である。また、図２は、この実施の形態の
主要な製造工程図であり、最終的に半導体面発光レーザ
素子になる構造体の断面の切り口を示している。図３
は、図１の電流路制限層を拡大して示した図である。ま
た、図４は、図２（Ｂ）のＡｌ_0.98Ｇａ_0.02Ａｓ超格子
層を拡大して示した図である。

【００４３】まず、図１を参照して、製造する半導体面
発光レーザ素子１０（以下、半導体装置と称する。）の
構造を説明する。

【００４４】まず、基板（ｎ型ＧａＡｓ基板）１１上
に、下部多層膜反射ミラー１７（ｎ型ＤＢＲ（Distribu
ted Bragg Reflector ）ミラー）、活性層１９、および
電流路制限層２１を最下層に含む上部多層膜反射ミラー
３５（ｐ型ＤＢＲミラー）がこの順で設けられている。
そして基板１１の裏面側にはｎ型電極３７が設けられて
いて、ｐ型ＤＢＲミラー３５の表面にはｐ型電極３９が
設けられている。

【００４５】電流路制限層２１は、中心部２７が電流チ
ャネル部でこの中心部２７の周辺領域２９が電流阻止部
となっている。

【００４６】また、ｎ型ＤＢＲミラー１７は、第１Ｇａ
Ａｓ層１５と第１ＡｌＡｓ層１３とが交互に２０組（Ｇ
ａＡｓ／ＡｌＡｓ層を１組とする。）以上を積層して構
成されている。同様にｐ型ＤＢＲミラー３５は、最下層
に上記電流路制限層２１を具え、第２ＧａＡｓ層３３と
第２ＡｌＡｓ層３１とが交互に２０組以上積層されてい
る。

【００４７】また、活性層１９は、ＩｎＧａＡｓ／Ｇａ
Ａｓ量子井戸構造からなっている。

【００４８】そして、電流路制限層２１は、超格子層が
中心部を残して酸化され、酸化領域である電流阻止部と
非酸化領域である電流チャネル部とで構成されている。
この超格子層は、この例ではＡｌＡｓ薄層２３とＧａＡ
ｓ薄層２５との積層構造である。このＡｌＡｓ／ＧａＡ
ｓ超格子層は、ＡｌＧａＡｓ混晶層と実質的に同じ割合
の元素を含む層となっている。この例では、８０ｎｍの
厚さのＡｌ_0.98Ｇａ_0.02Ａｓ混晶層と、含まれる元素の
割合が同じになるように、９．８ｎｍの厚さのＡｌＡｓ
薄層２３と０．２ｎｍの厚さのＧａＡｓ薄層２５とが全
部で８層積層されてなる超格子層２１である（図３参
照。）。このＡｌＡｓ／ＧａＡｓ超格子層は、端面側か
ら中心部に向かって酸化されていて、中心部２７は未酸
化ＡｌＧａＡｓからなる直径約２μｍの電流チャネル部
となっていて、その周辺領域２９は酸化ＡｌＧａＡｓか
らなる電流阻止部となっている（図１および図３）。

【００４９】なお、活性層１９、ｐ型ＤＢＲミラー３５
およびｐ型電極３９は、直径約２０μｍの円筒形４１
（円形ポスト構造）に形成されている。

【００５０】次に、図１に示した半導体装置を製造する
際の製造方法につき、図２に示した主要な工程における
構造体の断面の切り口の図を用いて説明する。

【００５１】半導体装置は、酸化領域を電流阻止部、お
よび非酸化領域を電流チャネル部とする電流路制限層を
含む化合物半導体装置である。このような半導体装置を
製造するにあたり、被酸化層を超格子層として形成する
積層工程と、この被酸化層に対して酸化処理を行って、
被酸化層の中心部を非酸化領域とし、この中心部の周辺
領域を酸化領域とする酸化工程とを含んでいる。

【００５２】この例の半導体装置は、図１に示してある
ように、基板１１上に、下部多層膜反射ミラー１７、活
性層１９、電流路制限層２１を含む上部多層膜反射ミラ
ー３５とを具えた半導体面発光レーザ素子である。この
ため、積層工程の前に、基板上に下部多層膜反射ミラー
を形成する。

【００５３】まず、ｎ型ＧａＡｓ基板１１を通常の結晶
成長用の真空チャンバ内に搬入する。そして、ＭＢＥ法
（分子線結晶成長法）を用いて、このｎ型ＧａＡｓ基板
１１の表面に、Ｓｉによってｎ型にドーピングされた第
１ＡｌＡｓ層１３と第１Ｇａａｓ層１５とを積層する。
この第１ＡｌＡｓ層１３と第１ＧａＡｓ層１５のそれぞ
れの厚さは、発光波長の１／４程度の光学的厚さとなる
ようにする。この例では、発光波長を９５０ｎｍとす
る。このため、第１ＡｌＡｓ層１３を８３ｎｍの厚さ
に、および第１ＧａＡｓ層１５を６７ｎｍの厚さに交互
に積層する。第１ＡｌＡｓ層１３を１層と、第１ＧａＡ
ｓ層１５を１層とを、ＡｌＡｓ／ＧａＡｓ層とし、これ
を１組と数えて、所定の反射率が得られる程度に積層さ
せる。この例では２０組以上積層させて反射率９９％の
ｎ型ＤＢＲミラー１７が形成される。また、各層を成長
させる成長装置内には、層を構成する材料が入ったるつ
ぼが備えてあり、このるつぼの温度を一定にして成長さ
せる層の成長速度を制御している。ここでは、第１Ａｌ
Ａｓ層１３および第１ＧａＡｓ層１５の成長速度を、ど
ちらの層も共に０．７２μｍ／時間となるようにしてあ
る。（図２（Ａ））。

【００５４】次に、下部多層膜反射ミラー１７上に活性
層を設ける。

【００５５】この例では、ｎ型ＤＢＲミラー１７の最上
層である第１ＡｌＡｓ層１３の表面にＩｎＧａＡｓ／Ｇ
ａＡｓ量子井戸構造からなる活性層用膜１８を形成す
る。

【００５６】この後、上記積層工程を行う。すなわち、
活性層上に被酸化層を形成する。

【００５７】この例では、活性層用膜１８の表面に、後
に被酸化層となるＡｌ_0.98Ｇａ_0.02Ａｓ超格子層２０を
形成する。この超格子層２０を、後に形成するｐ型ＤＢ
Ｒミラー３５の最下層のＡｌＡｓ層の代わりとして構成
する。このため、超格子層２０全体の厚さを発光波長
（９５０ｎｍ）の１／４程度の光学的厚さにする必要が
ある。よって、この厚さはＡｌＡｓ層の厚さと同様に８
０ｎｍ程度とする。さらに、この超格子層２０は、後の
工程において部分的に酸化処理される。この酸化速度を
制御するために、超格子層を構成する第１層としてのＡ
ｌＡｓ薄膜２２と、第２層としてのＧａＡｓ薄膜２４と
を積層してなる超格子層には、Ａｌ_0.98Ｇａ_0.02Ａｓ混
晶層に含まれる元素の割合と、実質的に同じ割合で元素
が含まれているようにする必要がある（図４参照。）。
このため、ここでは、ＡｌＡｓ薄膜（第１層）２２とＧ
ａＡｓ薄膜（第２層）２４の厚さの比を、Ａｌ_0.98Ｇａ
_0.02Ａｓ混晶層の組成比と同じにする。すなわち、Ａｌ
Ａｓ薄膜２２の厚さとＧａＡｓ薄膜２４との比を９８：
２とする。よって、この例では、ＡｌＡｓ薄膜２２の厚
さを９．８ｎｍとし、ＧａＡｓ薄膜２４の厚さを０．２
ｎｍとする。これらＡｌＡｓ薄膜２２およびＧａＡｓ薄
膜２４の成長は、上述したｎ型ＤＢＲミラー１７を形成
した工程と同じ装置を用いて、装置内の圧力およびるつ
ぼの温度等の成長条件は一定に維持された状態で行われ
る。よって、ＡｌＡｓ層およびＧａＡｓ層の成長速度
は、ｎ型ＤＢＲミラー１７を形成したときと同じ０．７
２μｍ／時間である。これにより、ＡｌＡｓ薄膜２２お
よびＧａＡｓ薄膜２４の厚さは、成長時間によって制御
される。よって、この例では、ＡｌＡｓ薄膜２２の成長
時間を４９秒とし、ＧａＡｓ薄膜２４の成長時間は１秒
として形成する。これにより、９．８ｎｍの厚さのＡｌ
Ａｓ薄膜２２および０．２ｎｍの厚さのＧａＡｓ薄膜２
４が得られる（図４）。また、超格子層２０の厚さを８
０ｎｍとするために、ＡｌＡｓ／ＧａＡｓ薄膜を８組形
成する。この結果、８０ｎｍの厚さのＡｌ_0.98Ｇａ_0.02
Ａｓ超格子層２０が形成される（図４）。

【００５８】その後、被酸化層上に上部多層膜反射ミラ
ーを形成する。

【００５９】この例では、被酸化層は上部多層膜反射ミ
ラーの最下層として構成する。よって、この最下層の上
側の上部多層膜反射ミラ−の積層構造の形成方法につき
説明する。

【００６０】ここでは、Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層
２０の表面に、Ｂｅによってｐ型にドーピングされた、
第２ＡｌＡｓ／第２ＧａＡｓ膜を２０組以上、積層す
る。第２ＡｌＡｓ膜３０の厚さは発光波長の１／４の程
度の光学的厚さである８３ｎｍとし、第２ＧａＡｓ膜３
２の厚さは、同様に７６ｎｍとなるようにする。また、
上述したように、ここでは、最下層の第２ＡｌＡｓ膜の
代わりに８０ｎｍの厚さのＡｌ_0.98Ｇａ_0.02Ａｓ超格子
層２０を用いている。これにより、ｐ型ＤＢＲミラー用
積層構造３４が形成される（図２（Ａ））。

【００６１】次に被酸化層の端面を露出させる。

【００６２】この例では、被酸化層となるＡｌ_0.98Ｇａ
_0.02Ａｓ超格子層２０、その上のｐ型ＤＢＲミラー用積
層構造３４、およびＡｌ_0.98Ｇａ_0.02Ａｓ超格子層２０
の下側の活性層用膜１８の端面を露出させる。

【００６３】ここでは、最上層である第２ＧａＡｓ膜３
２の表面に所定の膜厚のＳｉＯ₂ 膜を形成し、通常のフ
ォトリソグラフィ技術を用いてパターニングすることに
より、直径約２０μｍの円形マスク４３を形成する（図
２（Ａ））。

【００６４】そして、この円形マスク４３を用いたドラ
イエッチングによって、円形マスク４３から露出してい
るｐ型ＤＢＲミラー用積層構造３４の部分、およびその
下に位置するＡｌ_0.98Ｇａ_0.02Ａｓ超格子層２０および
活性層用膜１８の部分をエッチング除去することによ
り、活性層１９、被酸化層２０ｘおよびｐ型ＤＢＲミラ
ー３５からなる円形ポスト構造４１が形成される（図２
（Ｂ））。なお、これにより、被酸化層２０ｘの端面２
０ｘａが露出する（図２（Ｂ））。

【００６５】次に、被酸化層に対する酸化工程を行う。

【００６６】この例では、少なくとも、ｐ型ＤＢＲミラ
ー３５の露出している側面３５ａをＳｉＮ膜で保護した
後（図示せず。）、酸化炉中へ、図２（Ｂ）に示す構造
体４０を導入する。その後、水蒸気雰囲気中で、４２５
℃の温度で約１０分間、被酸化層２０ｘの酸化処理を行
う。これにより、この実施の形態では、被酸化層２０ｘ
の中央から直径約２μｍの領域を残した領域を、選択的
に酸化することができる。これにより、被酸化層２０ｘ
を、中央部の未酸化ＡｌＧａＡｓ２７からなる直径約２
μｍの電流チャネル部と、中央部の周辺領域の酸化Ａｌ
ＧａＡｓ２９からなる電流阻止部とが形成された電流路
制限層２１に変えることができる（図１参照。）。

【００６７】その後、通常の方法により、ｎ型電極３７
およびｐ型電極３９の形成を行い、半導体装置１０を完
成させる（図１）。

【００６８】この結果、後に電流路制限層２１となる被
酸化層２０ｘを、Ａｌ_0.98Ｇａ_０．０２Ａｓ超格子層２
０で構成しているために、この層２０に含まれる元素の
割合は、層２０を構成するＡｌＡｓ薄膜２２およびＧａ
Ａｓ薄膜２４の厚さを制御することによって、精密に制
御することができる。この層２０の厚さは、結晶成長工
程において、ＤＢＲミラー等の結晶成長条件を変えるこ
となく、成長時間を制御するだけで形成することができ
る。よって、ＤＢＲミラー等の他の層と超格子層２０と
を連続して成長させることができる。よって、半導体装
置１０を構成する多層構造を形成する結晶成長工程の、
再現性および信頼性を向上させることができる。

【００６９】また、被酸化層２０ｘを、上述したように
Ａｌ_０．９８Ｇａ_0.02Ａｓ超格子層としているため、Ａ
ｌ_0.98Ｇａ_0.02Ａｓ混晶層と実質的に同じ作用および効
果を有する層となるため、酸化速度をＡｌＡｓ層の酸化
速度よりも遅くすることができる。このため、被酸化層
の酸化する領域の範囲を制御することができる。よって
再現性の良い酸化処理を行うことができる。また、この
層の酸化工程の前後での厚さの変化を抑制することがで
きる。従って、半導体装置の信頼性を向上させることが
できる。

【００７０】また、この実施の形態においては、Ａｌ
_0.98Ｇａ_0.02Ａｓ超格子層２０を、ｐ型ＤＢＲミラーの
一部とし、厚さが８０ｎｍ程度になるようにしたが、こ
の超格子層２０の厚さを、活性層１９からの発光に与え
る光学的な影響が無視できる程度に薄くしてあってもよ
い。例えば、２０ｎｍ程度の厚さとするとき、ＡｌＡｓ
／ＧａＡｓ薄膜（２２／２４）は２組積層すればよい。

【００７１】また、この実施の形態では、被酸化層２０
ｘをＡｌＧａＡｓ層とする場合につき、説明したが、こ
れに限らず、被酸化層が他の３元化合物半導体層や４元
化合物半導体層である場合にも適用可能である。これら
の３元化合物半導体層や４元化合物半導体層を、異なる
２元化合物半導体層同士の超格子層や、２元化合物半導
体層と３元化合物半導体層との超格子層や、３元化合物
半導体層同士の超格子層で構成することができる。例え
ば、被酸化層がＩｎＡｌＡｓ層であるときには、この層
をＩｎＡｓ層とＡｌＡｓ層との超格子層とするのがよ
い。また、例えば、被酸化層がＩｎＡｌＧａＡｓ層であ
るときには、この層を、ＩｎＡｓ層とＡｌＡｓ層とＧａ
Ａｓ層との超格子層、またはＧａＡｓ層とＩｎＡｌＡｓ
層との超格子層、またはＩｎＡｓ層とＡｌＧａＡｓ層と
の超格子層とで構成することができる。また、例えば、
被酸化層が、ＺｎＭｇＳＳｅ層である場合、この層をＺ
ｎＳ層とＭｇＳｅ層との超格子層で構成することができ
る。

【００７２】＜第２の実施の形態＞第２の実施の形態と
して、図５〜図９を参照して、第１の実施の形態と同様
にＡｌＡｓ層とＧａＡｓ層とで構成されるＡｌＧａＡｓ
超格子層を、端面側から中心部に向かって酸化し、これ
により得られる酸化領域を電流阻止部とし、非酸化領域
を電流チャネル部とする電流路制限層を具えた半導体面
発光レーザ素子であって、この素子の構成要素であるＤ
ＢＲミラーを、酸化されたＡｌＧａＡｓ超格子層とＧａ
Ａｓ層との積層構造とする例につき、説明する。図５
は、第２の実施の形態の半導体面発光レーザ素子の概略
的な構造説明図であり、断面の切り口を示す図である。
図６は、第２の実施の形態の電流路制限層を拡大した断
面の図である。図７および図８は、この実施の形態の主
要な製造工程図である。図９は、図８（Ｂ）のＡｌ_0.96
Ｇａ_0.04Ａｓ超格子層の拡大図である。

【００７３】以下、第１の実施の形態と相違する点につ
き説明し、第１の実施の形態と同様の点についてはその
詳細な説明を省略する。

【００７４】まず、図５および図６を参照して、この実
施の形態の半導体面発光レーザ素子５０（以下、半導体
装置と称する。）の構造を説明する。

【００７５】第１の実施の形態と同様に、基板（アンド
ープＧａＡｓ基板）５１上に下部酸化多層膜反射ミラー
（下部酸化ＤＢＲミラー）５７、活性層６１、電流路制
限層６３、および上部酸化多層膜反射ミラー（上部酸化
ＤＢＲミラー）８１が、この順に具えられている。

【００７６】そして、この実施の形態の半導体装置にお
いては、基板５１の裏面側および上部酸化ＤＢＲミラー
８１の上側に、ｎ型電極およびｐ型電極をそれぞれ設け
ることができないために、下部酸化ＤＢＲミラー５７と
活性層６１との間に、ｎ型電極８９を設けるためのｎ型
コンタクト層５９が設けられている。また、上部酸化Ｄ
ＢＲミラー８１と電流路制限層６３との間に、ｐ型電極
９１を設けるためのｐ型コンタクト層７５が設けられて
いる。

【００７７】また、下部酸化ＤＢＲミラー５７は、第１
酸化ＡｌＧａＡｓ超格子層５３と第１ＧａＡｓ層５５と
の積層構造を有している。そして、第１酸化ＡｌＧａＡ
ｓ超格子層５３および第１ＧａＡｓ層５５の厚さは、そ
れぞれ、発光波長の１／４の光学的厚さにしてある。こ
こでは、発光波長を９５０ｎｍとしている。このため１
５０ｎｍの厚さの第１酸化ＡｌＧａＡｓ超格子層５３
と、６７ｎｍの厚さの第１ＧａＡｓ層５５とが交互に、
例えば４組（ＧａＡｓ／酸化ＡｌＧａＡｓ層（５３／５
５））以上積層されている（図５）。また、この下部酸
化ＤＢＲミラー５７を構成している第１酸化ＡｌＧａＡ
ｓ超格子層５３は、９．８ｎｍの厚さのＡｌＡｓ薄層と
０．２ｎｍの厚さのＧａＡｓ薄層とを交互に１５組積層
することにより構成されたＡｌ_0.98Ｇａ_0.02Ａｓ超格子
層が酸化されて形成されている（図示せず。）。

【００７８】また、ｎ型コンタクト層５９は、ＧａＡｓ
コンタクト層であり、この層５９は、発光波長（ここで
は、９５０ｎｍ）の１／２程度の光学的厚さにしてあ
る。すなわち、この例では１３５ｎｍの厚さに形成され
ている。

【００７９】また、この実施の形態の半導体装置の活性
層６１は、第１の実施の形態と同様のＩｎＧａＡｓ／Ｇ
ａＡｓ量子井戸構造からなる（図５）。

【００８０】そして、この実施の形態の電流路制限層６
３は、第１の実施の形態と同様に、超格子層が中心部７
１を残して酸化されていて、酸化領域７３である電流阻
止部と非酸化領域７１である電流チャネル部とで構成さ
れている。また、超格子層はＡｌＡｓ薄層６５とＧａＡ
ｓ薄層６７との積層構造である。この例では、電流路制
限層６３を構成する超格子層が、Ａｌ_0.96Ｇａ_0.04Ａｓ
混晶層と実質的に同じ割合の元素を含む層になるように
してある。よって、この超格子層をＡｌ_0.96Ｇａ_0.04Ａ
ｓ超格子層と称する。この超格子層は、９．６ｎｍの厚
さのＡｌＡｓ薄層６５と０．４ｎｍの厚さのＧａＡｓ薄
層６７とが全部で４層（２組）積層されている（図
６）。また、この電流路制限層６３は、中央部７１が未
酸化ＡｌＧａＡｓからなる直径約２μｍの電流チャネル
部であり、その周囲７３は酸化ＡｌＧａＡｓからなる電
流阻止部となっている（図５および図６）。

【００８１】また、ｐ型コンタクト層７５は、ここで
は、ｐ型ＧａＡｓコンタクト層である。そして、１３５
ｎｍの厚さ（発光波長の１／２程度の光学的厚さ）で設
けられている。

【００８２】そして、上部酸化ＤＢＲミラー８１は、下
部酸化ＤＢＲミラーと同様に、１５０ｎｍの厚さの第２
酸化ＡｌＧａＡｓ超格子層７７と６７ｎｍの厚さの第２
ＧａＡｓ層７９とが、交互に４組積層されている（図
５）。

【００８３】また、下部ＤＢＲミラー５７およびｎ型Ｇ
ａＡｓコンタクト層５９は、基板５１上に、直径５０μ
ｍの第３円形ポスト構造８３となるように形成されてい
て、活性層６１、電流路制限層６３およびｐ型ＧａＡｓ
コンタクト層７５は、ｎ型ＧａＡｓコンタクト層５９上
に、直径約３０μｍの第２円形ポスト構造８５となるよ
うに形成されていて、さらに上部ＤＢＲミラー８１はｐ
型ＧａＡｓコンタクト層７５上に直径１０μｍの第１円
形ポスト構造８７となるように形成されている（図
５）。

【００８４】また、ｎ型ＧａＡｓコンタクト層５９上の
領域であって、第２円形ポスト構造８５が形成されてい
ない領域にｎ型電極８９が設けられていて、ｐ型ＧａＡ
ｓコンタクト層７５上の領域であって、第１円形ポスト
構造８７が形成されていない領域にｐ型電極９１がそれ
ぞれ設けられている（図５）。

【００８５】次に、図５に示した半導体装置の製造方法
につき、図７、図８および図９を参照して説明する。

【００８６】図７および図８は、後に半導体装置となる
構造体の断面の切り口を示す図である。

【００８７】まず、第１の実施の形態と同様に、下部酸
化多層膜反射ミラー５７を形成する。

【００８８】この例では、電流路制限層を形成する酸化
工程によって、下部酸化多層膜反射ミラーが完成するた
め、まず、酸化されて下部酸化多層膜反射ミラーとなる
下部多層構造を形成する。

【００８９】アンドープＧａＡｓ基板５１の表面に、Ｍ
ＢＥ法を用いて、下部多層構造５６を形成する。この例
では、下部多層構造５６を、第１Ａｌ_0.98Ｇａ_0.02Ａｓ
超格子層５２と第１ＧａＡｓ膜５４との積層構造とす
る。ここでは、第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層５２
および第１ＧａＡｓ膜５４の厚さを、それぞれ発光波長
の１／４の光学的厚さの層にする。このため、第１Ａｌ
_0.98Ｇａ_0.02Ａｓ超格子層５２を１５０ｎｍの厚さに、
および第１ＧａＡｓ膜５４を６７ｎｍの厚さに交互に積
層して、第１の実施の形態と同じ程度の９９％の反射率
が得られるようにする。Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層
／ＧａＡｓ膜（５２／５４）をこの例では４組積層させ
る。第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層５２は、９．８
ｎｍの厚さのＡｌＡｓ薄層と０．２ｎｍの厚さのＧａＡ
ｓ薄層とを交互に１５層ずつ積層させた超格子構造を有
している（図示せず。）。この超格子層５２に含まれる
ＡｌとＧａの割合は、実質的にＡｌ_0.98Ｇａ_0.02Ａｓ混
晶層に含まれるＡｌおよびＧａの割合と同じである。成
長装置内の圧力および各材料（元素）の入ったるつぼの
温度を一定に制御することにより、ＧａＡｓ薄層および
ＡｌＡｓ薄層を成長させる成長速度を、共に例えば、
０．７２μｍ／時間とする。これにより、ＡｌＡｓ薄層
およびＧａＡｓ薄層の厚さを成長時間によって制御する
ことができる。よって、この例では、超格子層５２を、
ＡｌＡｓ薄層の成長時間を４９秒としＧａＡｓ薄層の成
長時間を１秒として形成する。なお、第１ＧａＡｓ膜５
４の成長時間は、９３秒とする。これにより、下部多層
構造５６が形成される。

【００９０】次に、この例では、下部多層構造５６上
に、後に、ｎ型コンタクト層となるｎ型ＧａＡｓコンタ
クト膜５８を形成する。

【００９１】ここでは、下部多層構造５６の最上層であ
る第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層５２の表面にｎ型
ＧａＡｓコンタクト膜５８を形成する。この膜５８の厚
さは、発光波長の１／２程度の光学的厚さとする。よっ
て、ここでは、１３５ｎｍの厚さにする。

【００９２】次に、ｎ型コンタクト膜５８上に、最終的
には活性層となる活性層用膜６０を形成する。

【００９３】ここでは、ｎ型ＧａＡｓコンタクト膜５８
の表面にＩｎＧａＡｓ／ＧａＡｓ量子井戸構造からなる
活性層用膜６０を形成する（図７（Ａ））。

【００９４】その後、活性層上に被酸化層を形成する。

【００９５】ここでは、活性層用膜６０上に被酸化層と
なるＡｌ_0.96Ｇａ_0.04Ａｓ超格子層６２を形成する。こ
の例では、このＡｌ_0.96Ｇａ_0.04Ａｓ超格子層６２の厚
さを、活性層６１からの発光に光学的な影響を実質的に
与えないような厚さとする。このため、この層６２の厚
さを２０ｎｍ程度とする。また、後に行われる酸化工程
において、上記下部多層構造およびこれから形成する上
部多層構造も同時に酸化して、下部および上部酸化多層
膜反射層にする。これらの多層構造を構成しているＡｌ
_0.98Ｇａ_0.02Ａｓ超格子層は、このとき、全面的に酸化
する。しかしながら、被酸化層となるＡｌ_0.96Ｇａ_0.04
Ａｓ超格子層６２は中央部を非酸化領域として残存させ
る。このため、この超格子層６２の酸化速度を、多層構
造のＡｌ_0.98Ｇａ_0.02Ａｓ超格子層よりも遅くさせるた
めに、この例では、超格子層６２に含まれるＧａの含有
量を多くして、実質的にＡｌ_0.96Ｇａ_0.04Ａｓ混晶層に
含まれるＡｌとＧａの割合と同じにする。従って、ここ
では、Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層６２を構成する、
第１層としてのＡｌＡｓ薄膜６４の厚さと、第２層とし
てのＧａＡｓ薄膜６６の厚さとの比を、９６：４にす
る。このため、ここでは、ＡｌＡｓ薄膜６４の厚さを
９．６ｎｍとし、ＧａＡｓ薄膜６６の厚さを０．４ｎｍ
とする（図９）。この例では、成長装置内のるつぼの温
度や圧力等の成長条件を変えず、成長速度を下部多層構
造５６を形成したときの速度と同じ０．７２μｍ／時間
とする。このため、ＡｌＡｓ薄膜６４の成長時間を４８
秒とし、ＧａＡｓ薄膜６６の成長時間を２秒として形成
する。これにより、９．６ｎｍの厚さのＡｌＡｓ薄膜６
４および０．４ｎｍの厚さのＧａＡｓ薄膜６６が得られ
る（図９）。また、ここでは超格子層６２の厚さを２０
ｎｍとするためにＡｌＡｓ／ＧａＡｓ薄膜（６４／６
６）を２組形成する。この結果、２０ｎｍの厚さのＡｌ
_0.96Ｇａ_0.04Ａｓ超格子層６２が形成される（図９）。

【００９６】そして、このＡｌ_0.96Ｇａ_0.04Ａｓ超格子
層６２の表面にｐ型ＧａＡｓコンタクト膜７４を、ｎ型
ＧａＡｓコンタクト膜５８と同様に、発光波長の１／２
の光学的厚さである１３５ｎｍの厚さで形成させる（図
７（Ａ））。

【００９７】その後、ｐ型コンタクト層７４上に上部酸
化多層膜反射ミラーを形成する。

【００９８】ここでは、後に上部酸化多層膜反射ミラー
となる上部多層構造を形成する。この上部多層構造を、
第２Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層７６と第２ＧａＡｓ
膜７８との積層構造とする。ｐ型ＧａＡｓコンタクト膜
７４の表面に、１５０ｎｍの厚さの第２Ａｌ_0.98Ｇａ
_0.02Ａｓ超格子層７６と６７ｎｍの厚さの第２ＧａＡｓ
膜７８とを交互に４組積層させる。この第２Ａｌ_0.98Ｇ
ａ_0.02Ａｓ超格子層７６は９．８ｎｍの厚さのＡｌＡｓ
薄層と０．２ｎｍの厚さのＧａＡｓ薄層とを１５組積層
させた超格子構造を有している（図示せず。）。この第
２Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層７６および第２ＧａＡ
ｓ膜７８は、下部多層構造５６と同様にして形成する。
これにより、上部多層構造８０が形成される（図７
（Ａ））。

【００９９】次に最上層である第２ＧａＡｓ膜７８の表
面に、所定の膜厚のＳｉＯ₂ 膜を形成し、通常のフォト
リソグラフィ技術を用いてパターニングすることによ
り、直径１０μｍの円形マスク９３を形成する（図７
（Ａ））。

【０１００】そして、この円形マスク９３を用いたドラ
イエッチングによって、円形マスク９３から露出してい
る上部多層構造８０をエッチング除去することにより、
上部多層構造８０の残存部分８０ｘからなる第１円形ポ
スト構造８７が形成される（図７（Ｂ））。

【０１０１】次に、上部多層構造の残存部分８０ｘの表
面には円形マスク９３を残存させたまま、露出している
ｐ型ＧａＡｓコンタクト膜７４上に、第１リング状マス
ク９５を設ける（図７（Ｂ））。この第１リング状マス
ク９５と円形マスク９３とを上から見たときに直径３０
μｍの円形となるようにする。よって、第１リング状マ
スク９５は、リングの内側の円の直径が１０μｍで、外
側の円の直径が３０μｍとなるような形状となってい
る。円形マスク９３と第１リング状マスク９５とを用い
てドライエッチングを行うことにより、ｐ型ＧａＡｓコ
ンタクト膜７４、Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層６２お
よび活性層用膜６０の残存部分（７４ｘ（７５），６２
ｘ，６０ｘ（６１））からなる第２円形ポスト構造８５
が形成される（図８（Ａ））。これにより、Ａｌ_0.96Ｇ
ａ_0.04Ａｓ超格子層の残存部分６２ｘは、端面が露出し
た被酸化層となる。

【０１０２】さらに、円形マスク９３および第１リング
状マスク９５は残存させたまま、露出しているｎ型Ｇａ
Ａｓコンタクト膜５８上に外側の円の直径が５０μｍ
で、かつ内側の円の直径が３０μｍの第２リング状マス
ク９７を設ける（図８（Ａ））。この第２リング状マス
ク９７と、上記円形マスク９３および第１リング状マス
ク９５とを用いてドライエッチングを行うことにより、
ｎ型ＧａＡｓコンタクト膜５８および下部多層構造５６
の残存部分（５８ｘ（５９），５６ｘ）からなる第３円
形ポスト構造８３が形成される（図８（Ｂ））。

【０１０３】続いて、円形マスク９３、第１リング状マ
スク９５および第２リング状マスク９７を除去した後、
露出する第１、第２および第３円形ポスト構造（８７，
８５，８３）の上面を、ＳｉＮ膜で保護する（図示せ
ず。）。この後、第１の実施の形態と同様に、酸化炉中
に導入して、水素雰囲気中、４２５℃の温度で約４０分
酸化処理を行う。これにより、残存する上部多層構造８
０ｘおよび下部多層構造５６ｘとを構成しているＡｌ
_0.98Ｇａ_0.02Ａｓ超格子層は、第１および第３円形ポス
ト構造（８７および８３）の側壁から中心まで全面的に
酸化される。この結果、上部酸化多層膜反射ミラー（上
部酸化ＤＢＲミラー）８１および下部酸化多層膜反射ミ
ラー（下部酸化ＤＢＲミラー）５７が形成される（図５
参照。）。

【０１０４】また、この酸化処理によって、被酸化層６
２ｘも、端面から中心に向かって酸化が進む。しかしな
がら、この層６２ｘは、上部および下部多層構造（８０
ｘ，５６ｘ）を構成しているＡｌ_0.98Ｇａ_0.02Ａｓ超格
子層よりも、Ｇａの含有されている割合が高くＡｌの含
有されている割合が小さい。このため、この被酸化層６
２ｘの酸化速度を遅くすることができる。従って４０分
の酸化時間では全面的には酸化されず、中央から直径約
５μｍの領域を残した領域が選択的に酸化される。これ
により、被酸化層６２ｘを、未酸化ＡｌＧａＡｓ７１か
らなる直径約５μｍの電流チャネル部と、酸化ＡｌＧａ
Ａｓ７３からなる電流阻止部とが形成された電流路制限
層６３に変えることができる（図５）。

【０１０５】その後、ＳｉＮ膜を除去した後、露出する
ｐ型ＧａＡｓコンタクト層７５上にｐ型電極９１を形成
し、ｎ型ＧａＡｓコンタクト層５９上にｎ型電極８９
を、通常の方法により形成して、この実施の形態の半導
体装置を完成させる。

【０１０６】この結果、第１の実施の形態と同様に半導
体装置を構成する多層構造を形成する結晶成長工程を、
再現性および信頼性良く行うことができる。

【０１０７】また、この実施の形態では、酸化ＤＢＲミ
ラー（５７，８１）を用いていて、この酸化ＤＢＲミラ
ー（５７，８１）の構成要素として酸化Ａｌ_0.98Ｇａ
_0.02Ａｓ超格子層が含まれている。そして電流路制限層
６３は、Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層の酸化領域であ
る電流阻止部と非酸化領域である電流チャネル部とで構
成されている。これらの超格子層の酸化は、一回の酸化
処理工程によって行っている。ここで、電流路制限層に
おいては、超格子層に含有されるＡｌの割合を、酸化Ｄ
ＢＲミラーとなる超格子層に含有されるＡｌの割合より
も小さくする。これにより、一度の酸化処理工程で、同
じ時間だけ酸化処理を行っても、電流路制限層となる超
格子層の酸化速度を遅くすることができる。このため、
酸化ＤＢＲミラーとなる超格子層が全面的に酸化されて
も、電流路制限層となる超格子層には未酸化部分を残す
ことができる。

【０１０８】また、この実施の形態では、被酸化層をＡ
ｌＧａＡｓ層とする場合につき、説明したが、これに限
らず、被酸化層が他の３元化合物半導体層や４元化合物
半導体層である場合にも適用可能である。これらの３元
化合物半導体層や４元化合物半導体層を、異なる２元化
合物半導体層同士の超格子層や、２元化合物半導体層と
３元化合物半導体層との超格子層や、３元化合物半導体
層同士の超格子層で構成することができる。例えば、被
酸化層がＩｎＡｌＡｓ層であるときには、この層をＩｎ
Ａｓ層とＡｌＡｓ層との超格子層とするのがよい。ま
た、例えば、被酸化層がＩｎＡｌＧａＡｓ層であるとき
には、この層を、ＩｎＡｓ層とＡｌＡｓ層とＧａＡｓ層
との超格子層、またはＧａＡｓ層とＩｎＡｌＡｓ層との
超格子層、またはＩｎＡｓ層とＡｌＧａＡｓ層との超格
子層とで構成することができる。また、例えば、被酸化
層が、ＺｎＭｇＳＳｅ層である場合、この層をＺｎＳ層
とＭｇＳｅ層との超格子層で構成することができる。

【０１０９】また、第１および第２の実施の形態におい
て、酸化領域を電流阻止部および非酸化領域を電流チャ
ネル部とする電流制限層を含む半導体装置につき説明し
たが、これに限らず、酸化領域を、表面のパッシベーシ
ョン膜として用いる半導体装置や、光出力面の保護膜を
この酸化領域で構成しても良い。また、反射率の向上を
図るために多層膜反射鏡の一部を酸化する場合の酸化領
域として、酸化速度の速い組成からなる第１層と、第１
層よりも薄く、かつ酸化速度の遅い組成からなる第２層
との超格子層を用いてもよい。

【０１１０】

【発明の効果】以上の説明から明らかなように、少なく
とも被酸化層の一部若しくは全部を酸化して得られる酸
化領域を具えた化合物半導体装置を製造する方法によれ
ば、被酸化層を、酸化速度の速い組成からなる第１層
と、この第１層よりも酸化速度の遅い組成からなる第２
層との超格子層として形成する積層工程と、被酸化層に
対して酸化処理を行って、被酸化層の一部若しくは全部
を酸化領域にする酸化工程とを含んでいる。これによ
り、被酸化層の第２層が第１層の酸化速度を遅くする緩
和層として働き、被酸化層全体の酸化速度を抑制するこ
とができる。よって、被酸化層の酸化速度を制御するこ
とができ、形成する酸化領域の再現性を向上させること
ができる。また、酸化領域の厚さが酸化工程の前後で変
化するのを抑えることができ、剥離したりすることのな
い信頼性に優れた酸化領域が得られる。従って、化合物
半導体素子の表面のパッシベーション膜や、光出力面の
保護膜を、このような酸化領域で構成することができ
る。また、化合物半導体素子の多層膜積層構造の一部を
酸化して電流狭窄層を形成する場合や、ミラーの反射率
を向上させるために多層膜反射鏡の一部を酸化する場合
において、被酸化層の酸化速度を制御することができる
ために、好ましい電流狭窄層や酸化多層膜反射ミラーを
形成することができる。

【０１１１】また、酸化領域を電流阻止部、および非酸
化領域を電流チャネル部とする電流路制限層を含む化合
物半導体装置を製造する際、被酸化層を超格子層として
形成する積層工程と、この被酸化層に対して酸化処理を
行って、被酸化層の中心部を非酸化領域とし、この中心
部の周辺領域を酸化領域にする酸化工程とを含んでい
る。

【０１１２】従来は、酸化速度を制御することができ、
かつ酸化工程前後の層の厚さの変化を低減させることが
できるような組成の混晶層を用いていたが、この発明に
よれば、この従来の混晶層の代わりに、この混晶層に含
まれる元素の割合と実質的に同様の割合で元素を含有さ
せることのできる超格子層を用いて、この超格子層を被
酸化層として形成している。この超格子層は、元素の含
有される割合を、超格子層を構成する各層の厚さを制御
することによって、より精密に制御することができる。
また、層の厚さは成長時間によって容易に制御できる。
このため、従来の混晶層の場合と同様に、酸化工程前後
での層の厚さの変化を低減することができる。また、こ
の超格子層は、実質的に従来の混晶層に含まれる元素の
割合と同じ割合の元素を含んでいるため、この超格子層
の酸化速度を低減することができる。よって、電流阻止
部となる、酸化領域の範囲を容易に制御することができ
る。また、半導体装置には、超格子層の他に、この超格
子層を構成している元素が含まれる層を具えている。通
常これらの層は、同一装置内で連続して形成する。この
発明の超格子層は、超格子層を構成している各層の厚さ
によって組成が制御されている。この層の厚さは上述し
たように成長時間で制御している。このため、この超格
子層は、他の層の、例えば温度等の成長条件を変えるこ
となく、連続して形成することが可能である。従って、
半導体装置を構成している被酸化層と、他の層とを再現
性および信頼性良く成長させることができる。

【図面の簡単な説明】

【図１】第１の実施の形態の半導体装置の概略的な構造
説明図である。

【図２】（Ａ）および（Ｂ）は、第１の実施の形態の主
要な製造工程図である。

【図３】第１の実施の形態の電流路制限層の概略的な拡
大図である。

【図４】第１の実施の形態のＡｌ_0.98Ｇａ_0.02Ａｓ超格
子層の概略的な拡大図である。

【図５】第２の実施の形態の半導体装置の概略的な構造
説明図である。

【図６】第２の実施の形態の電流路制限層の概略的な拡
大図である。

【図７】（Ａ）および（Ｂ）は、第２の実施の形態の主
要な製造工程図である。

【図８】（Ａ）および（Ｂ）は、図７に続く第２の実施
の形態の主要な製造工程図である。

【図９】第２の実施の形態のＡｌ_0.96Ｇａ_0.04Ａｓ超格
子層の概略的な拡大図である。

【符号の説明】

１０，５０：半導体面発光レーザ素子（半導体装置）１１：基板（ｎ型ＧａＡｓ基板）１３：第１ＡｌＡｓ層１５，５５：第１ＧａＡｓ層１７：下部多層膜反射ミラー（ｎ型ＤＢＲミラー）１８，６０：活性層用膜１９，６１：活性層２０：Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層２０ｘ：被酸化層２０ｘａ：端面２１，６３：電流路制限層２２，６４：ＡｌＡｓ薄膜（第１層）２３，６５：ＡｌＡｓ薄層２４，６６：ＧａＡｓ薄膜（第２層）２５，６７：ＧａＡｓ薄層２７，７１：中心部（未酸化ＡｌＧａＡｓ、電流チャネ
ル部）２９，７３：周辺領域（酸化ＡｌＧａＡｓ、電流阻止
部）３０：第２ＡｌＡｓ膜３１：第２ＡｌＡｓ層３２，７８：第２ＧａＡｓ膜３３，７９：第２ＧａＡｓ層３４：ｐ型ＤＢＲミラー用積層構造３５：上部多層膜反射ミラー（ｐ型ＤＢＲミラー）３５ａ：側面３７，８９：ｎ型電極３９，９１：ｐ型電極４０：構造体４１：円筒形（円形ポスト構造）４３，９３：円形マスク５１：基板（アンドープＧａＡｓ基板）５２：第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層５２ｘ：（第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層の）残存
部分５３：第１酸化ＡｌＧａＡｓ超格子層５４：第１ＧａＡｓ膜５４ｘ：（第１ＧａＡｓ膜の）残存部分５６：下部多層構造５６ｘ：（下部多層構造の）残存部分５７：下部酸化多層膜反射ミラー（下部酸化ＤＢＲミラ
ー）５８：ｎ型（ＧａＡｓ）コンタクト膜５９：ｎ型（ＧａＡｓ）コンタクト層６０ｘ：（活性層用膜の）残存部分６２：Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層６２ｘ：（Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層の）残存部分
（被酸化層）７４：ｐ型（ＧａＡｓ）コンタクト膜７４ｘ：（ｐ型ＧａＡｓコンタクト膜の）残存部分７５：ｐ型（ＧａＡｓ）コンタクト層７６：第２Ａｌ_0.96Ｇａ_0.04Ａｓ超格子層７６ｘ：（第１Ａｌ_0.98Ｇａ_0.02Ａｓ超格子層の）残存
部分７７：第２酸化ＡｌＧａＡｓ超格子層７８ｘ：（第２ＧａＡｓ膜の）残存部分８０：上部多層構造８０ｘ：（上部多層構造の）残存部分８１：上部酸化多層膜反射ミラー（上部酸化ＤＢＲミラ
ー）８３：第３円形ポスト構造８５：第２円形ポスト構造８７：第１円形ポスト構造９５：第１リング状マスク９７：第２リング状マスク

Claims

【特許請求の範囲】

【請求項１】少なくとも被酸化層の一部若しくは全部
を酸化して得られる酸化領域を具えた化合物半導体装置
を製造するにあたり、前記被酸化層を、酸化速度の速い組成からなる第１層
と、該第１層よりも酸化速度の遅い組成からなる第２層
との超格子層として形成する積層工程と、該被酸化層に対して酸化処理を行って、前記被酸化層の
一部若しくは全部を前記酸化領域にする酸化工程とを含
むことを特徴とする半導体装置の製造方法。
【請求項２】酸化領域を電流阻止部、および非酸化領
域を電流チャネル部とする電流路制限層を含む化合物半
導体装置を製造するにあたり、被酸化層を超格子層として形成する積層工程と、該被酸化層に対して酸化処理を行って、該被酸化層の中
心部を前記非酸化領域とし、かつ該中心部の周辺領域を
前記酸化領域にする酸化工程とを含むことを特徴とする
半導体装置の製造方法。
【請求項３】請求項２に記載の半導体装置の製造方法
において、前記酸化工程は、前記被酸化層の端面側から該被酸化層
の中心側に向かって酸化させることを特徴とする半導体
装置の製造方法。
【請求項４】請求項２または請求項３のいずれか一項
に記載の半導体装置の製造方法において、前記積層工程の前に、基板上に下部多層膜反射ミラーを形成する工程と、該下部多層膜反射ミラー上に活性層を設ける工程とを含
み、前記積層工程において、該活性層上に前記被酸化層を積
層し、前記積層工程と前記酸化工程との間に、前記被酸化層上に上部多層膜反射ミラーを形成する工程
と、前記被酸化層の端面を露出させる工程とを含むことを特
徴とする半導体装置の製造方法。
【請求項５】請求項４に記載の半導体装置の製造方法
において、前記酸化工程によって、前記下部多層膜反射ミラーおよ
び上部多層膜反射ミラーの一部の層が全面的に酸化さ
れ、該下部多層膜反射ミラーおよび上部多層膜反射ミラ
ーが下部酸化多層膜反射ミラーおよび上部酸化多層膜反
射ミラーとなることを特徴とする半導体装置の製造方
法。
【請求項６】請求項１に記載の半導体装置の製造方法
において、前記酸化領域が、酸化多層膜反射ミラーであって、前記被酸化層を、多層膜を構成する一部の層とし、該一
部の層を全面的に酸化して前記酸化多層膜反射ミラーを
形成する工程を含むことを特徴とする半導体装置の製造
方法。
【請求項７】請求項１〜６のいずれか一項に記載の半
導体装置の製造方法において、前記被酸化層は、異なる２元化合物半導体層同士の超格
子層、２元化合物半導体層と３元化合物半導体層との超
格子層、または異なる３元化合物半導体層同士の超格子
層のうちのいずれか１つの超格子層であることを特徴と
する半導体装置の製造方法。
【請求項８】請求項７に記載の半導体装置の製造方法
において、前記２元化合物半導体層および前記３元化合物半導体層
は、III 族元素およびＶ族元素で構成される半導体層、
またはII族元素およびVI族元素で構成される半導体層で
あることを特徴とする半導体装置の製造方法。
【請求項９】請求項１〜８のいずれか一項に記載の半
導体装置の製造方法において、前記被酸化層は、ＡｌＧａＡｓ超格子層であり、該ＡｌＧａＡｓ超格子層は、ＡｌＡｓ層である前記第１
層とＧａＡｓ層である前記第２層とで構成されているこ
とを特徴とする半導体装置の製造方法。
【請求項１０】請求項９に記載の半導体装置の製造方
法において、前記ＡｌＧａＡｓ超格子層に含まれるＡｌおよびＧａの
割合を、Ａｌ_1-x Ｇａ_x Ａｓ混晶層（ただし、０＜ｘ＜
１とする。）に含まれるＡｌおよびＧａの割合と実質的
に同一とするとき、前記ＡｌＡｓ層の厚さと前記ＧａＡｓ層の厚さとの比
が、Ａｌ_1-x Ｇａ_x Ａｓ層の組成比（１−ｘ：ｘ）と等
しくなるように、前記ＡｌＡｓ層とＧａＡｓ層とを積層
することを特徴とする半導体装置の製造方法。
【請求項１１】請求項１０に記載の半導体装置の製造
方法において、前記ＡｌＡｓ層およびＧａＡｓ層のそれぞれの厚さの制
御は、各層の成長時間によって制御されることを特徴と
する半導体装置の製造方法。
【請求項１２】請求項１〜８のいずれか一項に記載の
半導体装置の製造方法において、前記被酸化層は、ＩｎＡｌＧａＡｓ超格子層であり、該ＩｎＡｌＧａＡｓ超格子層は、ＩｎＡｓ層とＡｌＡｓ
層とＧａＡｓ層とで構成された超格子層、ＩｎＡｓ層と
ＡｌＧａＡｓ層とで構成された超格子層、ＡｌＡｓ層と
ＩｎＧａＡｓ層とで構成された超格子層、およびＧａＡ
ｓ層とＩｎＡｌＡｓ層とで構成された超格子層のうちの
いずれか１つの超格子層であることを特徴とする半導体
装置の製造方法。
【請求項１３】請求項１〜８のいずれか一項に記載の
半導体装置の製造方法において、前記被酸化層は、ＩｎＡｌＡｓ超格子層であり、該ＩｎＡｌＡｓ超格子層は、ＩｎＡｓ層とＡｌＡｓ層と
で構成されていることを特徴とする半導体装置の製造方
法。
【請求項１４】請求項１〜８のいずれか一項に記載の
半導体装置の製造方法において、前記被酸化層は、ＺｎＭｇＳＳｅ超格子層であり、該ＺｎＭｇＳＳｅ超格子層は、ＺｎＳ層とＭｇＳｅ層と
で構成されていることを特徴とする半導体装置の製造方
法。
【請求項１５】請求項２〜４のいずれか一項に記載の
半導体装置の製造方法において、前記電流路制限層は、発光の光学的特性に影響を及ぼさ
ないような厚さを有する層であることを特徴とする半導
体装置の製造方法。
【請求項１６】請求項５に記載の半導体装置の製造方
法において、前記電流路制限層は、前記上部多層膜反射ミラーを構成
する層の一部であることを特徴とする半導体装置の製造
方法。