JP2000011565A - 位置誤差信号フィ―ルドに符号化された情報を有するディスク駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】データ記憶装置中のディスクの位置誤り信号
（ＰＥＳ）フィールドから所定のデータ、たとえばサー
ボ・データを検索するための誤り訂正および検出の方法
および装置を提供する。 【解決手段】好ましい実施態様では、ＰＥＳデータ、た
とえばトラック番号を誤り訂正符号（ＥＣＣ）の符号語
にマッピングし、その符号語をさらに１組の記号に分割
し、それらの記号を、一定の重みを有する第二のビット
・ベクトル組にマッピングする。好ましい符号化方法
は、ＰＥＳフィールドのアナログ信号特性を等化するた
めに選択され、その結果、本発明のＰＥＳフィールドを
アナログ情報およびデジタル情報の両方として使用する
ために、従来のサーボ検出回路における変更は、必要で
あるとしても最小限である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ記憶装置、
たとえばディスク駆動装置に関し、より具体的には、デ
ィスク上で位置誤り信号に符号化されたサーボ系データ
の誤り検出および訂正に関する。

【０００２】

【従来の技術】ディスク駆動装置は通常、１個以上のデ
ィスクと、回転するディスク上のトラックの選択された
１個の上に配置することができるアクチュエータに取り
付けられたヘッド（ディスク面ごとにある）とを含む。
ヘッドを含むスライダが取り付けられているアクチュエ
ータを配置するためには一般にボイス・コイル・モータ
（ＶＣＭ）が使用される。スライダは、目標トラックを
見つける、または「シーク」しながら、半径方向または
弓形に動いて、回転するディスクのスピンドル中心に近
づいたり、それから離れたりする。選択されたいずれの
トラックでも、システム中の「書き込み経路」を介して
トラック上にデータが記録される。あるいはまた、「読
み取り経路」を介してトラックからデータが読み取られ
る。

【０００３】スライダの位置決めは通常、閉ループサー
ボ系によって制御される。サーボは、まず読み書き変換
器（ヘッド）を目標トラックの上に配置し（シーク）、
データが読み書きされる間に適切な変換器がトラックを
追従していることを保証する（トラック追従）両方に機
能する。サーボ系が各回転中に数回そのヘッド位置を更
新することができるよう、各ディスク・トラックの一部
が、少なくとも１個の、通常はいくつかのサーボ・フィ
ールドを含むようにフォーマットされている。各サーボ
・フィールドはさらに、位置誤差信号（ＰＥＳ）を含む
サーボ・データを含むようにフォーマットされている。
ＰＥＳフィールドは従来、長さが等しく、固定間隔で離
間している定振幅正弦信号のバーストである。これらの
フィールドは、読み取りヘッドの位置とともに変化し、
トラック上でのヘッドの正確な位置決めを可能にするア
ナログ信号を生成するために使用される。ＰＥＳは通
常、３または４個の反転数の互い違いのバースト、たと
えばＡ、Ｂ、ＣおよびＤバーストからなる。測定された
バーストの振幅がヘッドが所定位置にないことを示すな
らば、制御信号をＶＣＭに発して位置を調節する。サー
ボ系は通常、ＶＣＭを制御し、ディスクから読み取られ
ているサーボ・データをモニタするサーボ・プロセッサ
を含む。

【０００４】ディスク記憶トラックを編成する一つの方
法は、トラックをデータ・セクタに分割する方法であ
る。データ・セクタとは、トラックに沿って記録された
固定数のビットである。サーボ・データおよびＰＥＳ情
報は通常、半径方向に湾曲する線に沿って位置するが、
一般に使用される「ゾーン・ビット記録」（ＺＢＲ）法
では、データ・セクタの数および位置がトラックとディ
スクの中心との距離に応じて変化する（たとえばHetzle
rらの米国特許第５，２１０，６６０号明細書を参
照）。普通、トラック１個あたりいくつかのサーボ・セ
クタがある。その結果、サーボ・セクタの少なくともい
くつかがデータ・セクタの中に位置して、いわゆる「分
割データ・フィールド」を形成する。サーボ・セクタ
は、ＰＥＳならびにトラック識別名（ＴＩＤ）および他
の制御情報をはじめとするサーボ・データを含む。

【０００５】従来、各トラックは、サーボ・データ中に
磁気的に記録されたその一意トラック識別名（ＴＩ
Ｄ）、すなわちトラック・アドレスを有している。シー
クの間、サーボ系は、半径方向に内または外に移動しな
がら、トラック上のサーボ・セクタからＴＩＤを読み取
る。ＴＩＤはヘッドがその瞬間どこにあるのかをサーボ
系に教え、システムが目標トラックに到達するためにそ
の速度などを調節することを可能にする。

【０００６】サーボ・セクタに使用される典型的な従来
技術のフォーマットは以下のフィールドを含む。 --||Ｒｄ／Ｗｒ｜ＡＧＣ｜ＳＩＤ｜ＴＩＤ｜Ｈｄ｜Ｃｙ
ｌ｜ＰＥＳ||--

【０００７】このフォーマットでは、ＳＩＤ（サーボＩ
Ｄ）文字は、タイミング・ラインまたはマークからな
り、サーボ・セクタ位置情報の始端をトラック上に位置
づける。ＴＩＤ（トラック識別名）文字は通常、交番２
進符号の符号語（「グレイ・コード」ともいう）として
表現される。グレイ・コードの利点は、ＴＩＤ番号がト
ラックからトラックで１数字しか異ならないことであ
る。これが、急速なシークの際に起こるようなオフトラ
ックの場合でも、ＴＩＤの耐障害性読み取りを支援す
る。ＨＤ（ヘッド）およびＣＹＬ（シリンダ）フィール
ドは、他の情報を提供することができる。

【０００８】従来技術では、ＰＥＳ記憶情報を豊富にす
るための発案がある。Cunninghamの「Quad Burst Ser
vo Needing No Sync ID and Having Added Inf
ormation」（IBM Technical Disclosure Bulletin,
Vol. 33, No. 3B, pp.198-200, August 1990）
は、サーボ系によって使用される根本的な正弦周波数の
位相操作によって約８ビットの情報をＰＥＳバースト中
に符号化することができる４倍長バースト・サーボ・パ
ターンを記載している。しかし、この位相方法は、通常
のサーボ検出のための振幅の損失をもたらす。情報は、
たとえば２ビットを使用することによって各バーストを
Ａ、Ｂ、ＣまたはＤとして識別する、各バーストに一意
的なデータならびにトラックまたはセクタ番号の低位ビ
ットのいくつかを含むことができる。

【０００９】同様に、１９８０年３月２５日に発行され
たAndresenの米国特許第４，１９５，３２０号「Record
Track Identification and Following」は、スラ
イディング・モジュロ符号を使用してサーボ・バースト
中にデジタル符号化されたトラック・アドレス情報を使
用し、信号を積分してトラックに対する読み出された変
換器の位置のアナログ測定値を得る、フロッピー・ディ
スク用のサーボ系を開示している。

【００１０】サーボ・セクタ中のＰＥＳフィールドなど
の富化は、デバイス・アクセス性能の強化をもたらすこ
とができるが、サーボ・セクタ情報が誤りまたは消去に
よる崩壊を受けやすい場合に目標トラック上でのヘッド
／変換器の正確な位置決めを狂いやすくする。崩壊は、
ランダムに起こることもあるし、間欠的に起こることも
ある。ソースは、誘発されたノイズ、位相ジッタなどで
あることができる。

【００１１】

【課題を解決するための手段】改良されたサーボ系およ
び改良されたディスクを有するデータ記憶システムなら
びに誤りに対する保護を有する、サーボ情報を記録し、
検索する方法が本明細書に開示される。本発明の方法
は、所定のデータ、たとえばサーボ・データを、たとえ
ば誤り訂正符号（ＥＣＣ）にある冗長情報とともに符号
語にマッピングし、これらの符号語をＰＥＳフィールド
に記録することを含む。ＰＥＳフィールドは通常、製造
時にディスクに記録され、後で変更されることはない。
ＰＥＳに記憶されるデータにかかわらずアナログ信号特
性を維持するのに好ましいＥＣＣ符号化方法が選択さ
れ、その結果、従来技術におけるようなＰＥＳバースト
ならびにデジタル・データのソースを使用するための従
来のサーボ検出回路における変更は、必要であるとして
も最小限である。したがって、ＥＣＣの符号語は、許さ
れる重み、たとえば各符号語中の「１」（もしくは磁束
反転数）の数およびランレングス制限（ＲＬＬ）属性に
おいて制約される。

【００１２】好ましい実施態様では、ＥＣＣ符号語にマ
ッピングされたサーボ・データは、固定数のビットの情
報によって表すことができるトラック識別名（ＴＩＤ）
を含む。ビットは、１個以上のＥＣＣ符号語に変換され
る。ＴＩＤを含むデータを限定セットのビット・パター
ン（ビット・ベクトル）にマッピングすることにより、
等しい重みのようなさらなる制約が符号に配される。禁
止されたビット・パターンが読み出されるならば、ＥＣ
Ｃシンドローム計算プロセスから独立して誤りが検出さ
れる。場合によっては、本発明の耐障害性の方法を使用
してＴＩＤ情報をＰＥＳフィールドに配置すると、サー
ボ・データ中の従来のＴＩＤフィールドをサイズで縮小
させる、またはなくすことができ、その結果、記録容量
が増大する。様々なタイプのＥＣＣアルゴリズムを使用
することができるが、リード−ソロモン型ＥＣＣまたは
ハミング型ＥＣＣが好ましい。

【００１３】本発明の一つの態様では、トラックＩＤ
は、トラックごとのトラックＩＤが二つ以上のＰＥＳフ
ィールド群の中の２個以上のＰＥＳフィールドに記録さ
れる選択されたパターンで、ＰＥＳフィールドに書き込
まれる。一つのＰＥＳフィールド群は、選択されたトラ
ックの中心に位置するが、他方のＰＥＳフィールド群
は、隣接するトラックおよび選択されたトラックと部分
的に重なり合うようにずらされている。駆動装置が作動
しているとき、１個以上のＰＥＳ中に先に記録されてい
るＥＣＣ符号語を読み取り、条件付き記号およびＥＣＣ
符号語を使用して誤りの存在を確認する。誤りが見つか
るならば、選択された符号の限界まで訂正を実施するこ
とができる。訂正は、ＥＣＣ従来技術におけるようにシ
ンドロームを計算することによって実施される。これ
が、ＴＩＤを含むサーボ・データの推定値を与える。Ｔ
ＩＤは、ＰＥＳによって読み取りヘッドに誘発される波
形とともに使用されると、ディスク上のヘッドの位置の
正確な測定値を与える。

【００１４】

【発明の実施の形態】以下に記載する実施態様は、例を
示すに過ぎず、限定的であることを意図するものではな
い。限定は、請求の範囲によって課されるものである。

【００１５】まず図１を参照すると、従来技術のディス
ク駆動装置における主要部品、データフローおよび制御
フローを示す簡略化ブロック図が示されている。最新の
ディスク駆動装置は、種々の機能を制御する１個以上の
マイクロプロセッサを有することができる。図１は、１
個のマイクロプロセッサ１１６を有する設計を示す。マ
イクロプロセッサのプログラムは一般にファームウェア
と呼ばれる。駆動装置へのコマンドおよびデータは、ホ
スト装置（図示せず）から経路１６２を介してインタフ
ェース電子系１１４に入り、そこで、ホスト・レベルの
コマンドが装置レベルのコマンドおよび動作に変換され
る。制御電子系１１５が活動およびデータフローを読み
書き（Ｒ／Ｗ）電子系１１３との間で調和させる。サー
ボ電子系１１２（通常はサーボ・プロセッサを含む）
が、ＰＥＳバーストによって誘発される信号およびＴＩ
Ｄに対応する信号をはじめとする未加工の位置情報を読
み取りヘッド１０８から受け、ボイス・コイル・モータ
（ＶＣＭ）１０に送られる電子信号を介してアクチュエ
ータ１０６の動きを制御する。ヘッド１０８がアクチュ
エータ１０６の端部に取り付けられている。ディスク１
０４は、スピンドル・モータ（図示せず）によってスピ
ンドル１１１を中心に回転する。わずかに弓形のサーボ
・セクタ１２０Ａ、１２０Ｂがサーボ・データおよびＰ
ＥＳバーストを含む。データは、平坦な表面のディスク
上の円形のトラック１１８に書き込まれる。トラック
は、ユーザまたは顧客データが記憶されるデータ・セク
タ１５４Ａ、１５４Ｂに分割されている。

【００１６】Ｒ／Ｗ電子系は、読み取りヘッドからの未
加工データ信号に対して基本的な復調および検出決定を
実行し、これらの信号を２進データ（「１」と「０」の
ストリーム）に変換する。ディスクに書き込まれた未加
工データ信号は、システムがデータを正確に読み出す能
力を高める方式、たとえばランレングス制限（ＲＬＬ）
符号化にしたがって制約されている。変換された２進デ
ータはバッファ（図示せず）に記憶される。この段階
で、バッファ中のデータは、通常はＥＣＣ検査バイトま
たは記号と呼ばれる冗長情報を含む。ＥＣＣ検査バイト
が真のデータ（通常はホストまたは顧客データと呼ばれ
る）バイトとともにＥＣＣ符号語を形成する。ＥＣＣ検
出・訂正ハードウェアおよび／またはファームウェアは
一般に制御機能とみなされる。誤りが見つからないと
き、または誤りが訂正されているとき、顧客データはＥ
ＣＣバイトなしでホストに送られる。サーボ関連情報、
すなわちＴＩＤおよびバースト信号は通常、ホストに送
られないことに留意すること。

【００１７】ディスク１０４は、サーボ情報および未加
工データを磁束反転数として記憶することを可能にする
薄膜磁気コーティングを有している。サーボ・セクタ・
データ１２０Ａ−Ｂは通常、ディスクの周囲の規則的な
半径方向（角度）位置で弓形の半径方向の線に書き込ま
れる。本発明の目的の場合のセクタとは、トラック沿い
の固定された記録長として定義される。たとえば、典型
的なデータ・セクタは、長さ５１２バイトであるかもし
れない。データ・セクタ１５４Ａ、１５４Ｂはサーボ・
セクタからいくらか独立して配置されて、２個のサーボ
・セクタの間に多数のデータ・セクタが存在し、サーボ
・セクタがデータ・セクタの中央に位置して、いわゆる
分割データ・フィールド、たとえば１５４Ｂを形成する
ことができるようになっている。ディスクのトラックが
Hetzlerの米国特許第５，２１０，６６０号特許で述べ
られたようにＺＢＲの下でフォーマットされているなら
ば、外寄り区域１５１、１５２のトラックは、内寄りの
区域１５３のトラックよりも多くのデータ・セクタをサ
ーボ・セクタの間に有することになろう。図１には三つ
の区域しか示されていないが、区域の数には随意の限界
はない。

【００１８】図８は、本発明を具現化するディスク駆動
装置における高レベルでの信号およびデータフローを示
す、アナログサーボ処理回路およびサーボ・プロセッサ
に対してＰＥＳデータ検出器およびＰＥＳデータ・プロ
セッサを示すブロック図である。ＰＥＳバーストによっ
て誘発された読み取りヘッドからの波形が二つの並行経
路で処理される。波形は、従来技術と同様、バーストに
よって誘発される相対的なアナログ信号強度を使用し
て、トラックに対するヘッドの位置に関する情報をサー
ボ・プロセッサ３４に提供するアナログサーボ処理回路
３５によって処理することができる。波形は、アナログ
処理されることに加えて、ＰＥＳデータ検出器３１によ
って未加工２進データに変換される。この２進データが
さらに処理されて、トラックＩＤ（およびＰＥＳフィー
ルド中に符号化された他の情報）がＰＥＳデータ・プロ
セッサ３３によって回収される。そして、トラックＩＤ
情報などは、ヘッド位置の制御および調節、たとえばシ
ークおよびトラック追従に使用できるよう、サーボ・プ
ロセッサ３４に提供される。

【００１９】本発明は、サーボ・データのアーキテクチ
ャから独立しているが、本発明をより理解できるよう、
ただし限定を加えるためでなく、従来技術のサーボ・セ
クタのフォーマットを本発明の実施態様と比較する。図
２には、フィールド指定および等しいビット長を有する
典型的な従来技術のサーボ・セクタのフォーマットが示
されている。サーボ・セクタの全長は１３４ビットであ
り、７個のフィールドに分割されている。Ｗ／Ｒフィー
ルドは位置決め情報に関連しないため、有効長は１２４
ビットである。ＳＩＤ（サーボＩＤ）フィールドは、一
意のビット・パターンからなり、サーボ・セクタ記号列
の始点をマークする。次の３個のフィールド、すなわち
ＨＤ（ヘッド）、ＴＩＤ（トラック識別名）およびＳＥ
ＣＴＯＲ（セクタ）のうち、ＴＩＤが、トラックを識別
するため、もっとも重要である。ＳＥＣＴＯＲおよびＨ
Ｄは補助的な位置決めデータを提供する。実施される方
法は、ＴＩＤフィールドだけを交番２進符号に符号化す
ることであった。交番２進符号またはグレイ・コードの
利点は、トラック識別名がトラックからトラックで１ビ
ットしか変わらないことである。これがＴＩＤフィール
ドのオフトラック読み取りを可能にする。グレイ・コー
ドを使用するときトラック間で１ビットしか変わらない
という属性が、本発明の以前には、ＴＩＤおよびサーボ
・フィールド中の他の情報をＥＣＣで保護することを不
可能にしていた。

【００２０】図６は、本発明の実施態様における、「バ
ースト」と呼ばれることが多いＰＥＳフィールドの、互
いおよびトラックの中心線に対する相対的位置を示す。
「フィールド」、「信号」および「バースト」は、ＰＥ
Ｓ単位を指すために同じ意味で使用する。トラック１〜
５は、それらの対応するＰＥＳバーストとともに、図面
を水平方向に横断するように示されている。ヘッドは、
図６に描く左から右に移動するものと仮定する。ＰＥＳ
バーストは、トラックとほぼ同じ幅に示されているが、
本発明を実施する際に厳密な幅および位置決めは重要で
はない。バーストのいくつかはトラックの中心線上に配
置されている。これらを第一のバースト群と呼び、中心
線からずれたバーストを第二のバースト群と呼ぶ。ＰＥ
Ｓバースト５１はトラック１の中心線上に位置してい
る。ＰＥＳバースト５２は、トラック１の中心線からず
れ、すなわち、中心線よりも上にあり、バースト５２の
幅の半分に満たない部分だけがトラック１にかかってい
る。ＰＥＳバースト５３は、トラック１の中心線よりも
下にずれ、バースト５３の幅の一部だけがトラック１に
かかっている。ＰＥＳバースト５４はトラック２の中心
線上に位置している。また、ＰＥＳバースト５１〜５４
はトラック沿いの異なる位置に配されており、トラック
１を追従するヘッドが各バーストを異なる時点で通過す
るようになっている。最初にＰＥＳバースト５３を通過
し、次にＰＥＳバースト５２を通過し、三番目にＰＥＳ
バースト５４を通過し、最後にＰＥＳバースト５１を通
過する。したがって、ディスクがヘッドの下で回転して
いるとき、図５のＰＥＳバーストは、四つの別個の時間
位置に配される。同じ意味として、四つＰＥＳ群は四つ
の半径方向位置に当たると説明できる。４個のＰＥＳバ
ーストの群は、従来技術におけるように、図１に示すよ
うなディスクの周囲で何回も繰り返され、同心円トラッ
クの各対ごとに繰り返される。バーストの順序は本発明
にとって決定的ではない。たとえば、中心線バースト５
１、５４など（Ａ群）が、ずれたバースト５２、５３、
５５など（Ｂ群）よりも前に配置されていてもよい。シ
ステムは、４個のバーストそれぞれによって読み取りヘ
ッドに誘発される波形の相対的な信号強度を使用して、
従来技術と同様にヘッドが中心線に対してどこにあるの
かを判断することができる。理由は、以下に記載するよ
うに、バーストが、その中に符号化された情報を有する
にもかかわらず、そのアナログ特性が実質的に一定に維
持されるからである。

【００２１】本明細書に記載する発明は、トラックＩＤ
情報をはじめとする情報をＰＥＳフィールドに記憶する
ことを可能にする。図６を続けて参照すると、図示する
本発明の実施態様では、トラック１のトラックＩＤがＰ
ＥＳバースト５２および５１の両方に記録されている。
同様に、トラック２のトラックＩＤがＰＥＳバースト５
３および５４の両方に記録されている。ヘッドがシーク
中またはトラック追従中であるとき、ヘッドにおけるバ
ーストからの相対的な信号強度が異なる。ヘッドにおけ
る信号強度が低下するにつれ、バースト中に記録された
情報を読み取ることがより困難になると予想される。バ
ーストは重なり合うパターンに並べられているため、ヘ
ッドは、トラックＩＤフィールドの少なくとも１個、お
そらくは２個以上を読み取ることができるであろう。

【００２２】以下の実施例では、トラックを追従するヘ
ッドが通常は３個のもっとも近いバースト中の情報を読
み取ることができるものと仮定するが、これは、理解さ
れるように、本発明をうまく利用するために必要なわけ
ではない。図６のトラック１を追従するヘッドは、バー
スト５３を通り過ぎ、トラックＩＤ２を読み取り、次に
バースト５２を通り過ぎ、トラックＩＤ１を読み取り、
さらにバースト５１の上を通過し、トラックＩＤ１を読
み取る。これらのＩＤは、連結されるならば「２１１」
となる。トラック２を追従するヘッドは、バースト５３
を通り過ぎ、トラックＩＤ２を読み取り、次にバースト
５５を通り過ぎ、トラックＩＤ３を読み取り、さらにバ
ースト５４の上を通過し、トラックＩＤ２を読み取る。
これらのＩＤは、連結されるならば「２３２」となる。
このパターンをトラック対ごとに繰り返して、奇偶トラ
ック区別を実施する。たとえば、トラック１のＩＤ列は
「ｎ＋１、ｎ、ｎ」であり、トラック２の列は「ｎ、ｎ
＋１、ｎ」である。いずれの場合にも、サーボ系は、二
つの異なるトラックＩＤを読み取ったにもかかわらず、
それがどちらのトラックを追従しているのかを判断する
ことができる。

【００２３】システムが１個以上のバースト中のトラッ
クＩＤを読み取ることができないとしても、バーストの
タイミングおよびバースト中に符号化されたＩＤを知る
ことによって位置情報を収集することができる。たとえ
ば、ヘッドが最後のタイム・スロットでバースト５１か
らのトラックＩＤしか読み取ることができないとして
も、サーボ系は、それがトラック１の中心線バーストを
読み取ったということを知る。バースト５２だけしか読
み取れなかったとしても、駆動装置は、トラックＩＤが
１であり、トラック１の左にあるバーストを読み取った
ということを知るであろう。バースト５３だけしか読み
取れなかったとしても、サーボ系は、トラックＩＤが２
であり、トラック１とトラック２とに重なるバーストを
読み取ったということを知るであろう。このように、ト
ラックＩＤと、バーストが読み取られたタイム・スロッ
トの知識とを合わせると、トラックＩＤそのものが得ら
れるだけでなく、さらなる位置情報もまた得られる。

【００２４】次に、本発明の具体的な実施態様を記載す
ることにより、トラックＩＤおよび他の情報をＰＥＳバ
ースト中に記録する技術を説明する。図２では、６４ビ
ットのＰＥＳ（位置誤差信号）フィールドが最大であ
る。図６に示すように、一部分、すなわち１個のバース
トしかトラックとは整合せず、残りは、トラック中心線
にかかっていない、すなわちトラック中心線からずれて
いるため、この６４ビットのフィールドは、ＰＥＳバー
ストのために保留された空間とみなされるべきである。
２個、３個または４個ある従来技術のバーストは、本質
的には、記録された「１」の列とみなすことができる均
一に離間した磁束反転数の群である。これら２個、３個
または４個のバーストは、それらの位置を除いて同一で
ある。この従来技術のサーボ・セクタのフォーマットは
通常、トラック間で位相整合した状態で、公称２０MHz
のレートで書き込まれることが注目される。

【００２５】図３は、本発明のフィールド指定およびビ
ット長でフォーマットされたサーボ・セクタの実施態様
を示す。サーボ・セクタは大きめで、長さ２１２ビット
からなることに注目すべきである。しかし、改良された
誤り許容範囲が情報をより高いビット密度で記録するこ
とを可能にし、したがって、全体としてより少ないディ
スク空間しか使用されない。また、いくつかの実質的な
変更がある。以下に記載するＰＥＳのＥＣＣは、顧客デ
ータを保護するために使用される標準ＥＣＣと混同され
てはならない。顧客データＥＣＣは、本発明のＰＥＳ
ＥＣＣを使用する駆動装置では、どのようにしても実施
されない。

【００２６】はじめに、ＰＥＳ中の最低レベルの磁束反
転数を２進データ・ビットに変換する。図８では、読み
取りヘッドからの波形をとり、この機能を実行する装置
がＰＥＳデータ検出器３１として示されている。情報の
ビットは、いくつかの方法でＰＥＳに符号化することが
でき、選択される方法は、顧客データに使用される方式
とは必ずしも関係はない。以下は、ビットを記録するた
めの従来技術の方法の例であるが、これがすべてのリス
トであることは意図しない。ビットは、１個の「デー
タ」ビットとして１個の磁束反転数にマッピングするこ
とができ、その場合、ある特定の時点での磁束反転数の
存在が１であり、その不在が０である。これがもっとも
簡潔な符号化方式を提供する。たとえば、「＋」を正の
磁束反転数とし、「−」を負の反転数とし、「０」を反
転数なしとするならば、「１１０１」は「＋−０＋」と
なる。ビットは、１個の「データ」ビットとして１対の
磁束反転数（双ビット）にマッピングすることができ、
ここでもまた、双ビットの存在が１であり、その不在が
０である。これは簡潔さに劣るが、双ビットは、チャネ
ルフィルタ機能のため、しばしば単一ビットよりも検出
しやすい。この場合、「１１０１」は「＋−＋−００＋
−」となり、第一の例の２倍の長さである。「データ」
ビットは、三つの刻時期間を使用して符号化することが
でき、その第一の期間が磁束反転数を有し（刻時／ラン
レングス制限のため）、「データ」が１であるか０であ
るかに依存して第二または第三の期間が第二の磁束反転
数を含む。この場合、「１１０１」は「＋−０＋−０＋
０−＋−０」となる。この特定の方式は、ランレングス
制限を提供する符号で使用するには特に有利とはいえな
い。

【００２７】また、先に引用した出版物の中でCunningh
amによって提案されている方式を使用することも可能で
ある。上記と同じ表記法を使用してデータを位相符号化
するならば、「１」は「０＋００」または「０−００」
となり、「０」は「００＋０」または「００−０」とな
る。これは、ビット周波数が復調器のクロックよりも実
質的に低い場合に有用である。

【００２８】ＰＥＳ中で２進データを記録し、復号する
ための方式があるならば、実際の情報内容およびＰＥＳ
のＥＣＣを設計することができる。前記実施態様では、
ｍ^*ｎビット列をＴＩＤに割り当て、ｍ^*ｎビット列をそ
れぞれ長さｎビットのバイトｍ個に分割することによ
り、所与のトラックについてサーボ・データをＥＣＣ符
号語にマッピングする。次に、ｍ^*ｎビット列にわたっ
てそれぞれｎビットのｒ冗長バイトをＥＣＣ符号化方法
の剰余として形成する。ｒ冗長バイトを決定したのち、
所与の（ｍ^*ｎ＋ｒ^*ｎ）ビット列について各ｎビット・
バイトを重みｊの（ｎ＋ｑ）ビット・ベクトルにマッピ
ングする。ＥＣＣ中の符号語は、２ⁿ個のベクトルを所
定の順序で連結することによって形成する。最後に、各
符号語を「１」および「０」からなる信号バーストとし
てフォーマットされたサーボ・フィールドのＰＥＳ位置
に書き込む。

【００２９】たとえば、パラメータｍ、ｎ、ｒ、ｑおよ
びｊが、ｍ＝６バイト、ｎ＝バイトあたり３ビット、ｒ
＝２冗長バイト、（ｎ＋ｑ）＝５ビット、ｊ＝３の値で
あるとするならば、符号語あたりｍ（ｎ＋ｑ）＋ｒ（ｎ
＋ｑ）＝４０ビットであり、符号語重み＝（ｍ＋ｒ）ｊ
＝２４である。ＴＩＤがｍ^*ｎ＝１８ビットの記号列で
あるならば、まず、その記号列をバイトあたりｎ＝３ビ
ットのｍ＝６バイトにブロックする。次に、ｍ^*ｎ＝１
８ビット列にわたってそれぞれｎ＝３ビットのｒ＝２冗
長バイトをリード−ソロモンまたはハミングＥＣＣ符号
化演算の剰余として導出する。第三に、（ｍ^*ｎ＋ｒ
^*ｎ）＝２４ビット＝８バイトの所与の記号列のそれぞ
れｎ＝３ビット・バイトを重みｊ＝３の（ｎ＋ｑ）＝５
ビット・ベクトルにマッピングする。マッピングは、
「１」を導く、または「１」に続くｊの連、たとえば１
１１００および００１１１を有するベクトルを除外す
る。本発明で使用されるＥＣＣ中の符号語は、それぞれ
５ビットのベクトル２ⁿ＝８個を連結したものである。
これがＥＣＣ中に４０ビット符号語を構成する。この符
号語を１個以上のＰＥＳフィールドに書き込む。したが
って、各符号語は、所定の最小重みおよびランレングス
制限属性を示す。

【００３０】４０ビット符号語の場合の本発明の本実施
態様では、選択する符号は［４０，１８，６］定重み２
４符号である。ＴＩＤフィールドの長さ、望みの保護の
程度などに依存して、他の符号が等しく可能である。例
の符号は、長さ４０、次元１８、最小距離６、定重み２
４および「０」の最大連２を有している。次元１８は、
符号化されるデータのビット長である。長さ４０は、各
符号語中のビット数である。重み２４は、各符号語中の
「１」の数である。各バーストが、「１」である２４ビ
ットおよび異なる位置で「０」である１６ビットを有す
るため、符号の定重みは、ヘッドによって検出されるバ
ースト信号を積分し、従来技術のように使用することを
可能にする。

【００３１】先に述べたように、本実施態様のトラック
識別名ＴＩＤは、１８ビットの記号列によって表され
る。このＴＩＤ記号列は３ビット記号６個に分割され
る。各記号は、原始的多項式、たとえば（１＋ｘ²＋
ｘ³）によって生成されるガロア体ＧＦ（８）の元であ
る。６個の情報記号に対し、パリティ検査行列を使用し
て２個の冗長記号が加えられる。

【００３２】

【００３３】１＋ｘ²＋ｘ³によって定義される有限体Ｇ
Ｆ（８）は、以下の表１にしたがって書くことができ
る。

【００３４】

【表１】

【００３５】次に、以下の表２にしたがって各３ビット
記号を５ビット記号（ビット・ベクトル）または重み３
の符号語に変換する。

【００３６】

【表２】

【００３７】６個の３ビット・バイトの形態にある１８
ビット列ｕを符号化することを望むと仮定し、ｕ＝０１
１ ０００ １００ ０１０ ０１０ １１０とする。

【００３８】表１にしたがってｕにおけるバイトを
「ａ」のベキとして書くならば、次のようになる。 ｕ＝（ａ⁶、０、１、ａ、ａ、ａ⁵）

【００３９】パリティ検査行列Ｈを使用してｕを符号化
し、次のように、２個の冗長バイトをｕに加える。

【００４０】最後に、表２にしたがって「ｖ」の８個の
３ビット記号それぞれを重み３の５ビット・ベクトルに
マッピングして最終の条件付きＲＳ符号語「ｗ」を得
る。 ｗ＝10101 10110 10011 11001 11001 01101 11010 01101

【００４１】本発明による復号の態様 符号化に使用される実施例を使用して、本発明によるデ
ータ復号を説明する。２進符号語をＰＥＳフィールドか
ら読み出したのち、最初のステップで符号語を５ビット
・ベクトルＹに分割し、それらのベクトルを表２にした
がって３ビット記号Ｘにマッピングする。したがって、
ｆ^-1（Ｙ）＝Ｘがこのマッピングを指定する。しかし、
特定の５ビット・ベクトルにおける誤りのため、対応す
る３ビット記号が存在しないことが起こりうる。この場
合、Ｙが表にないならば、値「０００」をｆ^-1（Ｙ）に
割り当て、同時に、誤りであるとしてその記号にフラグ
を立てる、すなわち、対応する誤りフラグをセットす
る。

【００４２】長さ４０の語Ｗを特定のトラックのサーボ
・セクタのＰＥＳフィールドから読み出すと仮定する。
上記表記法では、これらは（Ｙ₀Ｙ₁Ｙ₂Ｙ₃Ｙ₄Ｙ₅Ｙ
₆Ｙ₇）となる（各Ｙ_iは５ビット・ベクトルである）。
復号における次のステップは、各ベクトルＹを表の中で
探索し、誤りフラグの数をカウントすることである。こ
れを、各ベクトルＹ_iの値Ｒ⁽ⁱ⁾の推定と呼び、範囲（０
≦ｉ≦７）にあるＲ⁽ⁱ⁾＝ｆ^-1（Ｙ_i）によって指定す
る。

【００４３】この実施態様の符号語は、互いから６の最
小距離を有するため、これは、符号が二つまでの誤りを
訂正し、三つまでの誤りを検出することができることを
意味する。３個以上のフラグがカウントまたはセットさ
れたならば、少なくとも三つの誤りが生じており、ベク
トルは訂正不可能である。しかし、３個未満のフラグし
かカウントされていないならば、誤りは、あるとして
も、訂正することができる。０個のフラグがカウントさ
れているとしても、誤りが存在する可能性はある。２個
以下のフラグがあるならば、次のステップは、パリティ
検査行列Ｈを使用して８個の記号Ｒ⁽ⁱ⁾からシンドロー
ムＳを導出することである。

【００４４】 Ｓ₀＝Ｒ⁽⁰⁾ ₊Ｒ⁽¹⁾ ₊Ｒ⁽²⁾ ₊Ｒ⁽³⁾ ₊Ｒ⁽⁴⁾ ₊Ｒ⁽⁵⁾ ₊Ｒ⁽⁶⁾ Ｓ₁＝Ｒ⁽⁰⁾ ₊ａＲ⁽¹⁾ ₊ａ²Ｒ⁽²⁾ ₊ａ³Ｒ⁽³⁾ ₊ａ⁴Ｒ⁽⁴⁾ ₊ａ⁵
Ｒ⁽⁵⁾ ₊Ｒ⁽⁷⁾

【００４５】解析の残り部分は、３モード、すなわち、
フラグなし、フラグ１個またはフラグ２個におけるＲＳ
符号語の標準シンドローム解釈である。

【００４６】次に図４を参照すると、条件付きＲＳ誤り
訂正符号を使用してＴＩＤを符号化し、符号語をＰＥＳ
フィールドに書き込む本発明による実施例が示されてい
る。したがって、符号語は、トラック識別および位置誤
差信号の両方の目的に利用され、その意味で、組み合わ
された機能を果たす。この例では、トラック１０のＴＩ
Ｄが１８ビット列によって表されている。他方、この１
８ビット列を解析して６個の３ビット記号を形成する。
パリティ検査行列Ｈによって定義される拡張［８，６］
リード−ソロモン符号を使用して２個の冗長３ビット記
号を加える。他方、６個の記号および２個の冗長記号そ
れぞれを［８，６］条件付きリード−ソロモン符号の対
応する５ビット・ベクトルにマッピングする。先に述べ
たように、８個のベクトルの所定の順序における連結
が、ＰＥＳフィールドに記録するのに適した符号語を形
成する。

【００４７】次に図５を参照すると、ＰＥＳデータ・プ
ロセッサの実施態様が示されている。図５に示す装置
は、概念的にはサーボ電子系（図１、１１２）の一部で
ある。この装置は、４個のパターン・レジスタ１５６、
１５８、１６０、１６２ならびに標準のＳＩＤ１０２、
ＳＥＬＥＣＴ１０６およびＣＬＯＣＫ１０４信号に応答
するタイミング１５４およびセレクタ回路１５０の構造
を含む。ＰＥＳデータ検出器３１がＰＥＳフィールド中
の磁束反転数をデータ・ビットに変換し、このデータ・
ビットがデータ経路１００に載ってシフト・レジスタ１
５２に流れ込む。シフト・レジスタは、クロック１０４
および選択ライン１１０を使用して、データ経路１００
で受けた経路１１４上のＲＳ符号化パターンを複数のパ
ターン・レジスタ１５６、１５８、１６０、１６２の選
択された１個に同期的に伝送する。セレクタ１５０から
パターン・レジスタまでの選択ライン１１０は、４個の
パターン・レジスタのいずれか１個の選択を可能にする
ために少なくとも２ビットを含む。記号プロセッサ１６
４が、パターン・レジスタの１個から接続経路１１８を
介して選択された出力を受け、ビット・ベクトルから記
号へのマッピングならびに符号語に対して選択したパタ
ーンでＲＳ検出および訂正を実行する。さらには、記号
プロセッサ１６４は、信号１１６を使用して制御レジス
タ１５４の出力によって決まる時間で、パターンにおけ
る誤りを符号の能力まで訂正し、訂正したＴＩＤを経路
１２０を介してレジスタ１６６に書き込み、誤りフラグ
１２４（または誤りの数）を経路１２４を介してレジス
タ１６８に書き込む。すると、ＴＩＤレジスタ１６６お
よび誤りレジスタ１６８は、それぞれ経路１２２および
１２６を介してサーボ系によって使用できるようにな
る。

【００４８】トラックＩＤ復号プロセスは、タイミング
制御回路１５４を初期化する、経路１０２上のサーボＩ
Ｄ（ＳＩＤ）タイミング信号で始まる。タイミング回路
１５４から経路１１２を介して送られるゲート信号が、
経路１０４上の刻時信号によって調整されながら経路１
００を介してシフト・レジスタに入るＲＳ符号語の流れ
を制御する。そして、ＲＳ符号語は、タイミング回路１
５４から経路１１０を介して送られるタイミング信号に
よって刻時されながらパターン・レジスタ１５６、１５
８、１６０、１６２に記憶される。四つの異なるＰＥＳ
バースト群は、ディスク上でのＳＩＤに対するそれらの
半径方向位置によって区別することができるため、それ
らのバーストはまた、ディスクが回転するときに読み取
りヘッドを通過する時間によって区別することもでき
る。

【００４９】サーボ電子系は、ＲＳ符号語を捕捉し、レ
ジスタに記憶したのち、四つのＲＳ符号語パターンのう
ち、四つのＰＥＳバースト群の一つに対応する一つを選
択する。２ビットＰＥＳパターン選択信号が経路１０６
を介して回路１５０に供給される。逆に、回路１５０
は、四つの選択ライン１０８の一つを起動して、パター
ン・レジスタ１５６、１５８、１６０、１６２の１個の
出力を動作可能にする。パターン・レジスタＲＳ符号語
内容が経路１１８を介して記号プロセッサ１６４に印加
され、そこで、そのシンドロームが導出され、そのシン
ドロームから誤りが判定される。符号のベキの中の誤り
が訂正され、誤りレジスタ１６８で報告される。これ
は、誤りの数の表示を伴う。そうでなければ、ＴＩＤが
レジスタ１６６に記憶される。

【００５０】図７は、記載した本発明の実施態様の記号
プロセッサ１６４のブロック図である。ＰＥＳパターン
・レジスタの選択された１個からの未加工データがビッ
ト・ベクトル抽出器６１に入り、この抽出器がビットを
ビット・ベクトルに分割する、たとえば４０個の未加工
ビットをそれぞれ５ビットのベクトル８個に分割する。
ビット・ベクトルはマッパ６２に送られ、このマッパ
が、誤りを含まないすべての５ビット・ベクトルについ
てベクトル：記号表６３を使用して５ビット・ベクトル
を対応する３ビット記号にマッピングする（誤りを有す
るベクトルには記号「０００」を使用する）。ベクト
ル：記号表６３中に見つからない５ビット・ベクトルが
あるごとに誤りフラグ６４の１個がセットされるか、カ
ウンタが増分される。３ビット記号はシンドローム計算
器６５に送られる。シンドロームはデコーダ／コレクタ
６７に送られ、このデコーダ／コレクタがそのシンドロ
ームを使用して符号の能力まで誤りを検出し、訂正し、
訂正した記号をトラックＩＤレジスタ１６６に配置す
る。デコーダ／コレクタ６７は、フラグ６４にアクセス
を有している。フラグがなく（すなわち、誤りカウント
が０に等しい）、シンドロームが０であるならば、３ビ
ット記号は変更のないままトラックＩＤレジスタ１６６
に配置される。最終的な誤り状態は、先に示したように
誤りレジスタ１６８の中で更新される。

【００５１】本発明の第二の実施態様は、図９に示すよ
うに、図５に示す実施態様の１個の誤りレジスタおよび
１個のトラックＩＤレジスタに代わる４個の誤りレジス
タ（Ａ〜Ｄ）および４個のトラックＩＤレジスタ（Ａ〜
Ｄ）を使用する。十分に速い回路および／または処理速
度を与えられ、記号プロセッサは、すべての四つのＰＥ
Ｓバースト群におけるトラックＩＤおよび他の情報を解
決し、各結果を対応するトラックＩＤレジスタに記憶す
ることができる。図５のタイミング制御回路１５４の出
力１１６を選択回路出力１０８（図９には示さず）とと
もに使用して、４個のＰＥＳバースト（Ａ、Ｂ、Ｃ、
Ｄ）それぞれからの情報を処理し、対応するトラックＩ
Ｄレジスタ（Ａ〜Ｄ）に記憶することができる。この実
施態様でも同様に、４個のバーストそれぞれの誤り状態
を記憶するために選択される４個の対応する誤りレジス
タ（Ａ〜Ｄ）がある。特定の位置について４個のＰＥＳ
バーストすべてを正常に読み取る必要はないことが注目
される。好ましくは、トラックＩＤレジスタおよび誤り
レジスタそれぞれが、サーボ・プロセッサによる読み取
りに利用できるようになるであろう。図６に示すＰＥＳ
フィールドにトラックＩＤを記録する方法を与えられる
と、多数のトラックＩＤレジスタは、各フィールドから
のＩＤどうしの容易な比較を可能にして、位置に関する
最大限の情報がサーボ・プロセッサに送られるようにな
るであろう。

【００５２】本発明をその例示的な実施態様に関して記
載したが、本発明の範囲および教示を逸することなく、
本明細書に記載した方法および手段に種々の変更を加え
うることが理解されよう。したがって、記載した実施態
様は単なる例とみなされるべきであり、本発明は、請求
の範囲によって指定される以外には限定されない。

【００５３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）複数のトラックを有するデータ記憶装置を作動さ
せる方法であって、事前に記録された複数の位置誤り信
号（ＰＥＳ）を有し、前記ＰＥＳがトラックの中心線に
対して配置されて、少なくとも第一および第二の別個の
ＰＥＳ群があるようにし、前記第一のＰＥＳ群が、前記
トラックの前記中心線に対して共通の関係を有し、前記
第二のＰＥＳ群が、前記トラックの前記中心線からずれ
ていることにより、前記第一のＰＥＳ群から区別するこ
とができ、前記第一および第二のＰＥＳ群が前記トラッ
クに沿って互いにずれているところの回転ディスク上
に、読み取りヘッドを配置するステップと、前記読み取
りヘッドの近くを通過する第一のＰＥＳ群中のＰＥＳに
よって誘発される第一の波形を前記読み取りヘッドから
捕捉するステップと、前記第一の波形を複数の２進デー
タ・ビットに変換するステップと、前記２進データ・ビ
ットから複数のビット・ベクトルを抽出するステップ
と、前記複数のビット・ベクトルを、現れることができ
るビット・パターンに対する所定の制約からの逸脱に関
して試験して、誤りの存在を判定するステップと、前記
ビット・ベクトル中の冗長情報を使用して誤りを訂正す
るステップと、前記複数のビット・ベクトルからトラッ
ク場所に関する第一の情報を復号するステップと、を含
むことを特徴とする方法。 （２）前記訂正ステップが、前記ビット・ベクトル中の
前記冗長情報を使用して誤り訂正シンドロームを計算す
るステップをさらに含む上記（１）記載の方法。 （３）前記複数のビット・ベクトルが少なくとも１個の
リード−ソロモン型誤り訂正符号語を含む上記（２）記
載の方法。 （４）前記複数のビット・ベクトルが少なくとも１個の
ハミング型誤り訂正符号語を含む上記（２）記載の方
法。 （５）前記読み取りヘッドの近くを通過する前記第二の
ＰＥＳ群中の第二のＰＥＳによって誘発される第二の波
形を前記読み取りヘッドから捕捉するステップと、前記
第一および第二の波形のアナログ特性を使用してトラッ
クに対する前記読み取りヘッドの位置を決定するステッ
プとをさらに含む上記（１）記載の方法。 （６）トラック場所に関する情報が前記第一のＰＥＳ群
中の少なくとも１個のＰＥＳおよび前記第二のＰＥＳ群
中の少なくとも１個のＰＥＳの中に冗長に記録されてお
り、変換、抽出、試験、訂正および復号の前記ステップ
を前記第二の波形について繰り返してトラック場所に関
する第二の情報を得るステップと、トラック場所に関す
る前記第一の情報をトラック場所に関する前記第二の情
報と比較するステップとをさらに含む上記（５）記載の
方法。 （７）各ＰＥＳの前記複数の２進データ・ビットが、一
定数の１を含み、所定の最大ランレングス以下の０を１
の間に有する上記（１）記載の方法。 （８）所定の表の中に対応する記号を有するビット・ベ
クトルごとにそのビット・ベクトルを対応する記号に変
換し、対応する記号を有しないビット・ベクトルごとに
誤りフラグをセットするステップをさらに含む上記
（１）記載の方法。 （９）前記ビット・ベクトルが、前記対応する記号より
も少なくとも２個多いビットを有する上記（８）記載の
方法。 （１０）前記読み取りヘッドの近くを通過する第二のＰ
ＥＳによって誘発される第二の波形を前記読み取りヘッ
ドから捕捉するステップと、前記第一および第二の波形
信号のアナログ特性を使用してトラックに対する前記読
み取りヘッドの位置を決定するステップとをさらに含む
上記（８）記載の方法。 （１１）各ＰＥＳの前記複数の２進データ・ビットが、
一定数の１を含み、所定の最大ランレングス以下の０を
１の間に有する上記（１０）記載の方法。 （１２）前記訂正ステップが、前記複数の２進データ・
ビットで表された誤り訂正符号符号語から誤り訂正シン
ドロームを計算するステップをさらに含む上記（９）記
載の方法。 （１３）記録された複数の位置誤り信号（ＰＥＳ）を上
に有し、前記ＰＥＳが少なくとも第一および第二のＰＥ
Ｓ群を含み、前記第二のＰＥＳ群が前記第一のＰＥＳ群
から半径方向にずれているところのディスクと、前記デ
ィスクを回転させるための手段と、読み取りヘッドがＰ
ＥＳを通過するときＰＥＳが前記読み取りヘッド中に波
形を誘発するように回転中の前記ディスクの上に配置す
ることができる前記読み取りヘッドと、前記読み取りヘ
ッドから前記波形を受け、前記波形に対応する複数のデ
ータ・ビットを出力するＰＥＳデータ検出器と、波形に
対応する前記複数のデータ・ビットを記憶するための少
なくとも第一および第二のパターン・レジスタと、第一
のＰＥＳ群中の各ＰＥＳについて前記複数のデータ・ビ
ットを受けるための前記第一のパターン・レジスタを選
択し、第二のＰＥＳ群中の各ＰＥＳのための前記第二の
パターン・レジスタを選択するための、前記第一の群中
の前記ＰＥＳが、前記第二のＰＥＳ群中の前記ＰＥＳが
前記読み取りヘッドを通過する時点に等しくない時点に
前記読み取りヘッドを通過するようにするタイミング制
御装置と、第一または第二のレジスタ中の前記複数のデ
ータ・ビットからトラック場所情報を抽出するための、
シンドローム計算器および誤り訂正器を含むＰＥＳデー
タ・プロセッサと、を含むことを特徴とするデータ記憶
装置。 （１４）前記ＰＥＳデータ・プロセッサが、前記第一ま
たは第二のレジスタ中の前記ビットを複数のビット・ベ
クトルに分割するためのビット・ベクトル抽出器と、所
定の表にあるビット・ベクトルごとに前記表の中の対応
する記号を出力し、前記表にないビット・ベクトルごと
に、前記シンドローム計算器への入力を提供する選択さ
れた記号を出力するマッパとをさらに含む上記（１３）
記載のデータ記憶装置。 （１５）前記ＰＥＳ群が、前記第一および第二のＰＥＳ
群ならびに互いからずれた第三および第四のＰＥＳ群を
含み、データ記憶装置が、第三および第四のパターン・
レジスタをさらに含み、前記タイミング制御装置が、前
記第三のＰＥＳ群中の各ＰＥＳについて前記複数のデー
タ・ビットを受けるための前記第三のパターン・レジス
タを選択し、前記第四のＰＥＳ群中の各ＰＥＳのための
前記第四のパターン・レジスタを選択するための手段を
さらに含む上記（１３）記載のデータ記憶装置。 （１６）第一および第二のトラックＩＤレジスタをさら
に含み、前記ＰＥＳデータ・プロセッサが前記トラック
場所情報を前記第一および第二のトラックＩＤレジスタ
の選択された一方に記憶する上記（１３）記載のデータ
記憶装置。 （１７）第一、第二、第三および第四のトラックＩＤレ
ジスタをさらに含み、前記ＰＥＳデータ・プロセッサが
前記トラック場所情報を前記第一、第二、第三および第
四のトラックＩＤレジスタの選択された１個に記憶する
上記（１５）記載のデータ記憶装置。 （１８）前記波形のアナログ特性を使用してトラックに
対する前記読み取りヘッドの位置を決定するための手段
をさらに含む上記（１３）記載のデータ記憶装置。 （１９）前記第一および第二のＰＥＳ群に記憶された前
記複数のデータ・ビットが等しい重みを有する上記（１
８）記載のデータ記憶装置。 （２０）記録された複数の位置誤り信号（ＰＥＳ）を有
し、前記ＰＥＳが少なくとも第一および第二のＰＥＳ群
を含み、前記第二のＰＥＳ群が前記第一のＰＥＳ群から
ずれているところのディスクと、読み取りヘッドがＰＥ
Ｓの上を通過するときＰＥＳが前記読み取りヘッド中に
波形を誘発するように回転中の前記ディスクの上に配置
することができる前記読み取りヘッドと、前記読み取り
ヘッドから前記波形を受け、前記波形中の磁束反転数に
基づいて前記波形に対応する複数のデータ・ビットを出
力するＰＥＳデータ検出器と、前記複数のデータ・ビッ
トからトラック場所情報を抽出するためのＰＥＳデータ
・プロセッサと、を含み、前記ＰＥＳデータ・プロセッ
サが、前記複数のデータ・ビットを複数のビット・ベク
トルに分割するためのビット・ベクトル抽出器と、所定
の表にあるビット・ベクトルごとに前記表の中の対応す
る記号を出力し、前記表にないビット・ベクトルごと
に、前記ビット・ベクトルよりも少ないビットを有する
選択された記号を出力するマッパと、前記マッパからの
前記記号を使用して誤り訂正シンドロームを計算するシ
ンドローム計算器と、ＰＥＳデータ処理誤りを記録する
誤りレジスタと、を含むことを特徴とするデータ記憶装
置。 （２１）前記第一および第二のＰＥＳ群からの前記波形
のアナログ特性を使用してトラックに対する前記読み取
りヘッドの位置を決定するための手段をさらに含む上記
（２０）記載のデータ記憶装置。 （２２）前記第一および第二のＰＥＳ群に記憶された前
記複数のデータ・ビットが等しい重みを有する上記（２
１）記載のデータ記憶装置。 （２３）前記ＰＥＳデータ・プロセッサが、前記シンド
ロームを使用して前記データ・ビット中の少なくとも１
個の誤りを訂正するコレクタをさらに含む上記（２１）
記載のデータ記憶装置。

【図面の簡単な説明】

【図１】従来技術のディスク駆動装置における主要なデ
ータフローおよび制御フローを表すブロック図である。

【図２】フィールド指定およびビット長を有する典型的
な従来技術のサーボ・セクタのフォーマットを示す図で
ある。

【図３】本発明にしたがってフォーマットし直された、
フィールド指定およびビット長を有するサーボ・セクタ
を示す図である。

【図４】本発明の条件付きリード−ソロモン誤り訂正符
号を使用してＴＩＤ値とＰＥＳ値とを組み合わせて符号
化する本発明の例を示す図である。

【図５】本発明の実施態様のＰＥＳデータ・プロセッサ
における論理処理ブロックを示す図である。

【図６】本発明の実施態様におけるデータ・トラック中
心線に対するＰＥＳバーストの位置およびディスク上の
各バーストのトラックＩＤ内容を示す図である。

【図７】本発明の実施態様のＰＥＳデータ・プロセッサ
のブロック図である。

【図８】ＰＥＳデータ検出器およびＰＥＳデータ・プロ
セッサを他のサーボ系部品に対して示すブロック図であ
る。

【図９】本発明の第二の実施態様における誤りレジスタ
およびトラックＩＤレジスタを示す図である。

【符号の説明】

３１ ＰＥＳデータ検出器 ３３ ＰＥＳデータ・プロセッサ ３４ サーボ・プロセッサ ３５ アナログサーボ処理回路 ６１ ビット・ベクトル抽出器 ６２ マッパ ６３ ベクトル：記号表 ６４ フラグ ６５ シンドローム計算器 ６７ デコーダ／コレクタ １５０ 選択回路 １５２ シフト・レジスタ １５４ タイミング制御回路 １５６、１５８、１６０、１６２ パターン・レジスタ １６４ 記号プロセッサ １６６ トラックＩＤレジスタ １６８ 誤りレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ジョン・カベラック アメリカ合衆国95037 カリフォルニア州、 モーガン・ヒル、 ラ・マ・ドライブ 15460 (72)発明者 ルイス・ジョセフ・セラノ アメリカ合衆国95124 カリフォルニア州、 サン・ノゼ、 ロックスアン・ドライブ 5274 (72)発明者 マントル・マン−ホン・ユ アメリカ合衆国95120 カリフォルニア州、 サン・ノゼ、 キャピタンシィロス・ド ライブ 1596

Claims (23)

【特許請求の範囲】
1. 【請求項１】複数のトラックを有するデータ記憶装置を
   作動させる方法であって、 事前に記録された複数の位置誤り信号（ＰＥＳ）を有
   し、前記ＰＥＳがトラックの中心線に対して配置され
   て、少なくとも第一および第二の別個のＰＥＳ群がある
   ようにし、前記第一のＰＥＳ群が、前記トラックの前記
   中心線に対して共通の関係を有し、前記第二のＰＥＳ群
   が、前記トラックの前記中心線からずれていることによ
   り、前記第一のＰＥＳ群から区別することができ、前記
   第一および第二のＰＥＳ群が前記トラックに沿って互い
   にずれているところの回転ディスク上に、読み取りヘッ
   ドを配置するステップと、 前記読み取りヘッドの近くを通過する第一のＰＥＳ群中
   のＰＥＳによって誘発される第一の波形を前記読み取り
   ヘッドから捕捉するステップと、 前記第一の波形を複数の２進データ・ビットに変換する
   ステップと、 前記２進データ・ビットから複数のビット・ベクトルを
   抽出するステップと、 前記複数のビット・ベクトルを、現れることができるビ
   ット・パターンに対する所定の制約からの逸脱に関して
   試験して、誤りの存在を判定するステップと、 前記ビット・ベクトル中の冗長情報を使用して誤りを訂
   正するステップと、 前記複数のビット・ベクトルからトラック場所に関する
   第一の情報を復号するステップと、を含むことを特徴と
   する方法。
2. 【請求項２】前記訂正ステップが、前記ビット・ベクト
   ル中の前記冗長情報を使用して誤り訂正シンドロームを
   計算するステップをさらに含む請求項１記載の方法。
3. 【請求項３】前記複数のビット・ベクトルが少なくとも
   １個のリード−ソロモン型誤り訂正符号語を含む請求項
   ２記載の方法。
4. 【請求項４】前記複数のビット・ベクトルが少なくとも
   １個のハミング型誤り訂正符号語を含む請求項２記載の
   方法。
5. 【請求項５】前記読み取りヘッドの近くを通過する前記
   第二のＰＥＳ群中の第二のＰＥＳによって誘発される第
   二の波形を前記読み取りヘッドから捕捉するステップ
   と、前記第一および第二の波形のアナログ特性を使用し
   てトラックに対する前記読み取りヘッドの位置を決定す
   るステップとをさらに含む請求項１記載の方法。
6. 【請求項６】トラック場所に関する情報が前記第一のＰ
   ＥＳ群中の少なくとも１個のＰＥＳおよび前記第二のＰ
   ＥＳ群中の少なくとも１個のＰＥＳの中に冗長に記録さ
   れており、変換、抽出、試験、訂正および復号の前記ス
   テップを前記第二の波形について繰り返してトラック場
   所に関する第二の情報を得るステップと、トラック場所
   に関する前記第一の情報をトラック場所に関する前記第
   二の情報と比較するステップとをさらに含む請求項５記
   載の方法。
7. 【請求項７】各ＰＥＳの前記複数の２進データ・ビット
   が、一定数の１を含み、所定の最大ランレングス以下の
   ０を１の間に有する請求項１記載の方法。
8. 【請求項８】所定の表の中に対応する記号を有するビッ
   ト・ベクトルごとにそのビット・ベクトルを対応する記
   号に変換し、対応する記号を有しないビット・ベクトル
   ごとに誤りフラグをセットするステップをさらに含む請
   求項１記載の方法。
9. 【請求項９】前記ビット・ベクトルが、前記対応する記
   号よりも少なくとも２個多いビットを有する請求項８記
   載の方法。
10. 【請求項１０】前記読み取りヘッドの近くを通過する第
    二のＰＥＳによって誘発される第二の波形を前記読み取
    りヘッドから捕捉するステップと、前記第一および第二
    の波形信号のアナログ特性を使用してトラックに対する
    前記読み取りヘッドの位置を決定するステップとをさら
    に含む請求項８記載の方法。
11. 【請求項１１】各ＰＥＳの前記複数の２進データ・ビッ
    トが、一定数の１を含み、所定の最大ランレングス以下
    の０を１の間に有する請求項１０記載の方法。
12. 【請求項１２】前記訂正ステップが、前記複数の２進デ
    ータ・ビットで表された誤り訂正符号符号語から誤り訂
    正シンドロームを計算するステップをさらに含む請求項
    ９記載の方法。
13. 【請求項１３】記録された複数の位置誤り信号（ＰＥ
    Ｓ）を上に有し、前記ＰＥＳが少なくとも第一および第
    二のＰＥＳ群を含み、前記第二のＰＥＳ群が前記第一の
    ＰＥＳ群から半径方向にずれているところのディスク
    と、 前記ディスクを回転させるための手段と、 読み取りヘッドがＰＥＳを通過するときＰＥＳが前記読
    み取りヘッド中に波形を誘発するように回転中の前記デ
    ィスクの上に配置することができる前記読み取りヘッド
    と、 前記読み取りヘッドから前記波形を受け、前記波形に対
    応する複数のデータ・ビットを出力するＰＥＳデータ検
    出器と、 波形に対応する前記複数のデータ・ビットを記憶するた
    めの少なくとも第一および第二のパターン・レジスタ
    と、 第一のＰＥＳ群中の各ＰＥＳについて前記複数のデータ
    ・ビットを受けるための前記第一のパターン・レジスタ
    を選択し、第二のＰＥＳ群中の各ＰＥＳのための前記第
    二のパターン・レジスタを選択するための、前記第一の
    群中の前記ＰＥＳが、前記第二のＰＥＳ群中の前記ＰＥ
    Ｓが前記読み取りヘッドを通過する時点に等しくない時
    点に前記読み取りヘッドを通過するようにするタイミン
    グ制御装置と、 第一または第二のレジスタ中の前記複数のデータ・ビッ
    トからトラック場所情報を抽出するための、シンドロー
    ム計算器および誤り訂正器を含むＰＥＳデータ・プロセ
    ッサと、 を含むことを特徴とするデータ記憶装置。
14. 【請求項１４】前記ＰＥＳデータ・プロセッサが、前記
    第一または第二のレジスタ中の前記ビットを複数のビッ
    ト・ベクトルに分割するためのビット・ベクトル抽出器
    と、所定の表にあるビット・ベクトルごとに前記表の中
    の対応する記号を出力し、前記表にないビット・ベクト
    ルごとに、前記シンドローム計算器への入力を提供する
    選択された記号を出力するマッパとをさらに含む請求項
    １３記載のデータ記憶装置。
15. 【請求項１５】前記ＰＥＳ群が、前記第一および第二の
    ＰＥＳ群ならびに互いからずれた第三および第四のＰＥ
    Ｓ群を含み、データ記憶装置が、第三および第四のパタ
    ーン・レジスタをさらに含み、前記タイミング制御装置
    が、前記第三のＰＥＳ群中の各ＰＥＳについて前記複数
    のデータ・ビットを受けるための前記第三のパターン・
    レジスタを選択し、前記第四のＰＥＳ群中の各ＰＥＳの
    ための前記第四のパターン・レジスタを選択するための
    手段をさらに含む請求項１３記載のデータ記憶装置。
16. 【請求項１６】第一および第二のトラックＩＤレジスタ
    をさらに含み、前記ＰＥＳデータ・プロセッサが前記ト
    ラック場所情報を前記第一および第二のトラックＩＤレ
    ジスタの選択された一方に記憶する請求項１３記載のデ
    ータ記憶装置。
17. 【請求項１７】第一、第二、第三および第四のトラック
    ＩＤレジスタをさらに含み、前記ＰＥＳデータ・プロセ
    ッサが前記トラック場所情報を前記第一、第二、第三お
    よび第四のトラックＩＤレジスタの選択された１個に記
    憶する請求項１５記載のデータ記憶装置。
18. 【請求項１８】前記波形のアナログ特性を使用してトラ
    ックに対する前記読み取りヘッドの位置を決定するため
    の手段をさらに含む請求項１３記載のデータ記憶装置。
19. 【請求項１９】前記第一および第二のＰＥＳ群に記憶さ
    れた前記複数のデータ・ビットが等しい重みを有する請
    求項１８記載のデータ記憶装置。
20. 【請求項２０】記録された複数の位置誤り信号（ＰＥ
    Ｓ）を有し、前記ＰＥＳが少なくとも第一および第二の
    ＰＥＳ群を含み、前記第二のＰＥＳ群が前記第一のＰＥ
    Ｓ群からずれているところのディスクと、 読み取りヘッドがＰＥＳの上を通過するときＰＥＳが前
    記読み取りヘッド中に波形を誘発するように回転中の前
    記ディスクの上に配置することができる前記読み取りヘ
    ッドと、 前記読み取りヘッドから前記波形を受け、前記波形中の
    磁束反転数に基づいて前記波形に対応する複数のデータ
    ・ビットを出力するＰＥＳデータ検出器と、 前記複数のデータ・ビットからトラック場所情報を抽出
    するためのＰＥＳデータ・プロセッサと、を含み、前記
    ＰＥＳデータ・プロセッサが、 前記複数のデータ・ビットを複数のビット・ベクトルに
    分割するためのビット・ベクトル抽出器と、 所定の表にあるビット・ベクトルごとに前記表の中の対
    応する記号を出力し、前記表にないビット・ベクトルご
    とに、前記ビット・ベクトルよりも少ないビットを有す
    る選択された記号を出力するマッパと、 前記マッパからの前記記号を使用して誤り訂正シンドロ
    ームを計算するシンドローム計算器と、 ＰＥＳデータ処理誤りを記録する誤りレジスタと、を含
    むことを特徴とするデータ記憶装置。
21. 【請求項２１】前記第一および第二のＰＥＳ群からの前
    記波形のアナログ特性を使用してトラックに対する前記
    読み取りヘッドの位置を決定するための手段をさらに含
    む請求項２０記載のデータ記憶装置。
22. 【請求項２２】前記第一および第二のＰＥＳ群に記憶さ
    れた前記複数のデータ・ビットが等しい重みを有する請
    求項２１記載のデータ記憶装置。
23. 【請求項２３】前記ＰＥＳデータ・プロセッサが、前記
    シンドロームを使用して前記データ・ビット中の少なく
    とも１個の誤りを訂正するコレクタをさらに含む請求項
    ２１記載のデータ記憶装置。