JP2000003153A - ディスプレイパネルの中間調表示方法 - Google Patents
ディスプレイパネルの中間調表示方法Info
- Publication number
- JP2000003153A JP2000003153A JP10167199A JP16719998A JP2000003153A JP 2000003153 A JP2000003153 A JP 2000003153A JP 10167199 A JP10167199 A JP 10167199A JP 16719998 A JP16719998 A JP 16719998A JP 2000003153 A JP2000003153 A JP 2000003153A
- Authority
- JP
- Japan
- Prior art keywords
- display
- light emission
- divided
- discharge
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 偽輪郭の発生を防止しすることができるディ
スプレイパネルの中間調表示方法を提供することを目的
とする。 【解決手段】 単位表示期間を互いに発光回数の異なる
複数の分割単位表示行程に分割してディスプレイパネル
の表示ラインを駆動することにより中間調表示を実現す
るにあたり、単位表示期間中における上記分割単位表示
行程各々の順番をディスプレイパネルの表示ライン毎に
異ならせる。
スプレイパネルの中間調表示方法を提供することを目的
とする。 【解決手段】 単位表示期間を互いに発光回数の異なる
複数の分割単位表示行程に分割してディスプレイパネル
の表示ラインを駆動することにより中間調表示を実現す
るにあたり、単位表示期間中における上記分割単位表示
行程各々の順番をディスプレイパネルの表示ライン毎に
異ならせる。
Description
【０００１】
【発明が属する技術分野】本発明は、プラズマディスプ
レイパネル（以下、ＰＤＰと称する）、液晶ディスプレ
イパネル（以下、ＬＣＤと称する）の如きマトリクス表
示方式のディスプレイパネルの中間調表示方法に関す
る。
レイパネル（以下、ＰＤＰと称する）、液晶ディスプレ
イパネル（以下、ＬＣＤと称する）の如きマトリクス表
示方式のディスプレイパネルの中間調表示方法に関す
る。
【０００２】
【従来の技術】かかるマトリクス表示方式のディスプレ
イパネルの一つとしてＡＣ（交流放電）型のＰＤＰが知
られている。ＡＣ型のＰＤＰは、複数の列電極（アドレ
ス電極）と、これら列電極と直交して配列されておりか
つ一対にて１表示ラインを形成する複数の行電極対とを
備えている。これら各行電極対及び列電極は、放電空間
に対して誘電体層で被覆されており、行電極対と列電極
との交点にて１画素に対応した放電セルが形成される構
造となっている。
イパネルの一つとしてＡＣ（交流放電）型のＰＤＰが知
られている。ＡＣ型のＰＤＰは、複数の列電極（アドレ
ス電極）と、これら列電極と直交して配列されておりか
つ一対にて１表示ラインを形成する複数の行電極対とを
備えている。これら各行電極対及び列電極は、放電空間
に対して誘電体層で被覆されており、行電極対と列電極
との交点にて１画素に対応した放電セルが形成される構
造となっている。
【０００３】ここで、かかるＰＤＰに対して中間調表示
を実施させる方法の一つとして、１フレーム（フィール
ド）期間を、Ｎビットの画素データの各ビット桁の重み
付けに対応した時間だけ発光するＮ個のサブフレーム
（サブフィールド）に分割して表示する、いわゆるサブ
フィールド法が例えば特開平４−１９５０８７号公報に
提示されている。
を実施させる方法の一つとして、１フレーム（フィール
ド）期間を、Ｎビットの画素データの各ビット桁の重み
付けに対応した時間だけ発光するＮ個のサブフレーム
（サブフィールド）に分割して表示する、いわゆるサブ
フィールド法が例えば特開平４−１９５０８７号公報に
提示されている。
【０００４】図１は、かかるサブフィールド法による１
フィールド期間中での発光駆動フォーマットを示す図で
ある。図１に示される一例においては、供給される画素
データが６ビットの場合を想定し、１フィールドの期間
をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィール
ドに分割して発光駆動を行う。これら６個のサブフィー
ルドによる発光を１通り実行することにより、１フィー
ルド分の画像に対する６４階調表現が可能となるのであ
る。これら各サブフィールドは、一斉リセット行程Ｒ
ｃ、画素データ書込行程Ｗｃ、及び維持発光行程Ｉｃに
て構成される。一斉リセット行程Ｒｃでは、上記ＰＤＰ
の全放電セルを一斉に放電励起（リセット放電）せしめ
ることにより、全放電セル内に一様に壁電荷を形成させ
る。次の画素データ書込行程Ｗｃでは、各放電セル毎
に、画素データに応じた選択的な消去放電を励起せしめ
る。この際、かかる消去放電が実施された放電セル内の
壁電荷は消滅して"非発光セル"となる。一方、消去放電
が実施されなかった放電セルは壁電荷が残留したままと
なっているので"発光セル"となる。維持発光行程Ｉｃで
は、上記発光セルに対してのみ各サブフィールドの重み
付けに対応した時間だけ放電発光状態を継続させる。こ
れにより、各サブフィールドＳＦ１〜ＳＦ６では、順に
１：２：４：８：１６：３２なる発光期間比の重み付け
をもって維持発光を行うのである。
フィールド期間中での発光駆動フォーマットを示す図で
ある。図１に示される一例においては、供給される画素
データが６ビットの場合を想定し、１フィールドの期間
をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィール
ドに分割して発光駆動を行う。これら６個のサブフィー
ルドによる発光を１通り実行することにより、１フィー
ルド分の画像に対する６４階調表現が可能となるのであ
る。これら各サブフィールドは、一斉リセット行程Ｒ
ｃ、画素データ書込行程Ｗｃ、及び維持発光行程Ｉｃに
て構成される。一斉リセット行程Ｒｃでは、上記ＰＤＰ
の全放電セルを一斉に放電励起（リセット放電）せしめ
ることにより、全放電セル内に一様に壁電荷を形成させ
る。次の画素データ書込行程Ｗｃでは、各放電セル毎
に、画素データに応じた選択的な消去放電を励起せしめ
る。この際、かかる消去放電が実施された放電セル内の
壁電荷は消滅して"非発光セル"となる。一方、消去放電
が実施されなかった放電セルは壁電荷が残留したままと
なっているので"発光セル"となる。維持発光行程Ｉｃで
は、上記発光セルに対してのみ各サブフィールドの重み
付けに対応した時間だけ放電発光状態を継続させる。こ
れにより、各サブフィールドＳＦ１〜ＳＦ６では、順に
１：２：４：８：１６：３２なる発光期間比の重み付け
をもって維持発光を行うのである。
【０００５】しかしながら、かかる中間調表示方法によ
り、例えば平坦な物体が移動するような画像を表示する
と、その輝度階調レベルが"３２"又は"１６"の如き２の
ｎ乗境界を横切る付近で、あたかも階調が失われた映像
のような縞状の偽輪郭が視認されるという問題があっ
た。これは、輝度階調レベルが"３２"の場合は、図１に
示されるが如き１フィールド期間中のサブフィールドＳ
Ｆ６のみで発光が実施され、一方、輝度階調レベルが"
３１"の場合には、このＳＦ６での発光は実施されず、
ＳＦ１〜ＳＦ５において発光が実施されることから生じ
るものである。つまり、輝度階調レベル"３２"の発光を
行うべき放電セルが点灯している期間中は、輝度階調レ
ベル"３１"の発光を行うべき放電セルは必ず消灯状態に
ある為、これら放電セルの境界上に画像とは無関係な縞
状の輪郭が視認されてしまうのである。
り、例えば平坦な物体が移動するような画像を表示する
と、その輝度階調レベルが"３２"又は"１６"の如き２の
ｎ乗境界を横切る付近で、あたかも階調が失われた映像
のような縞状の偽輪郭が視認されるという問題があっ
た。これは、輝度階調レベルが"３２"の場合は、図１に
示されるが如き１フィールド期間中のサブフィールドＳ
Ｆ６のみで発光が実施され、一方、輝度階調レベルが"
３１"の場合には、このＳＦ６での発光は実施されず、
ＳＦ１〜ＳＦ５において発光が実施されることから生じ
るものである。つまり、輝度階調レベル"３２"の発光を
行うべき放電セルが点灯している期間中は、輝度階調レ
ベル"３１"の発光を行うべき放電セルは必ず消灯状態に
ある為、これら放電セルの境界上に画像とは無関係な縞
状の輪郭が視認されてしまうのである。
【０００６】
【発明が解決しようとする課題】本発明は、上記の問題
を解決するためになされたものであり、偽輪郭の抑制さ
れた高品質な画像表示を実現することが出来るディスプ
レイパネルの中間調表示方法を提供することを目的とす
る。
を解決するためになされたものであり、偽輪郭の抑制さ
れた高品質な画像表示を実現することが出来るディスプ
レイパネルの中間調表示方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明によるディスプレ
イパネルの中間調表示方法は、単位表示期間を互いに発
光回数の異なる複数の分割単位表示行程に分割して前記
分割単位表示行程各々の実行期間中においてディスプレ
イパネルの表示ラインを駆動することにより中間調表示
を為すディスプレイパネルの中間調表示方法であって、
前記単位表示期間中における前記分割単位表示行程各々
の実行順番を前記ディスプレイパネルの表示ライン毎に
異ならせる。
イパネルの中間調表示方法は、単位表示期間を互いに発
光回数の異なる複数の分割単位表示行程に分割して前記
分割単位表示行程各々の実行期間中においてディスプレ
イパネルの表示ラインを駆動することにより中間調表示
を為すディスプレイパネルの中間調表示方法であって、
前記単位表示期間中における前記分割単位表示行程各々
の実行順番を前記ディスプレイパネルの表示ライン毎に
異ならせる。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図２は、本発明による中間調表示方法
に基づいて、マトリクス表示方式のディスプレイパネル
であるプラズマディスプレイパネル（以下、ＰＤＰと称
する）を駆動するプラズマディスプレイ装置の概略構成
を示す図である。
しつつ説明する。図２は、本発明による中間調表示方法
に基づいて、マトリクス表示方式のディスプレイパネル
であるプラズマディスプレイパネル（以下、ＰＤＰと称
する）を駆動するプラズマディスプレイ装置の概略構成
を示す図である。
【０００９】図２において、Ａ／Ｄ変換器１は、駆動制
御回路２から供給されるクロック信号に応じて、アナロ
グの入力映像信号をサンプリングしてこれを１画素毎に
例えば６ビットの画素データＤ0-5に変換し、これをビ
ット並び替え回路３に供給する。この際、６ビット分の
画素データＤ0-5の内のＤ5がＭＳＢ（Most Significant
Bit）、すなわち発光輝度に対する重み付けが最も重い
ビットであり、Ｄ0がＬＳＢ（Least Significant Bit）
である。
御回路２から供給されるクロック信号に応じて、アナロ
グの入力映像信号をサンプリングしてこれを１画素毎に
例えば６ビットの画素データＤ0-5に変換し、これをビ
ット並び替え回路３に供給する。この際、６ビット分の
画素データＤ0-5の内のＤ5がＭＳＢ（Most Significant
Bit）、すなわち発光輝度に対する重み付けが最も重い
ビットであり、Ｄ0がＬＳＢ（Least Significant Bit）
である。
【００１０】ビット並び替え回路３は、供給された画素
データＤ0-5がＰＤＰ１０における、 （６Ｎ＋１）行目の画素データ （６Ｎ＋２）行目の画素データ （６Ｎ＋３）行目の画素データ （６Ｎ＋４）行目の画素データ （６Ｎ＋５）行目の画素データ （６Ｎ＋６）行目の画素データ Ｎ：正の整数 のいずれに対応したものであるかを確認し、図３に示さ
れる形態にてビットの並び替えを行って変換画素データ
ＨＤ0-5を得る。
データＤ0-5がＰＤＰ１０における、 （６Ｎ＋１）行目の画素データ （６Ｎ＋２）行目の画素データ （６Ｎ＋３）行目の画素データ （６Ｎ＋４）行目の画素データ （６Ｎ＋５）行目の画素データ （６Ｎ＋６）行目の画素データ Ｎ：正の整数 のいずれに対応したものであるかを確認し、図３に示さ
れる形態にてビットの並び替えを行って変換画素データ
ＨＤ0-5を得る。
【００１１】メモリ４は、上記駆動制御回路２から供給
されてくる書込信号に従って上記変換画素データＨＤ
0-5を順次書き込む。かかる書込動作によりＰＤＰ１０
における１画面（ｎ行、ｍ列）分の書き込みが終了する
と、メモリ４は、この１画面分の変換画素データＨＤを
第０ビット〜第５ビットの順に読み出し、これを１行分
毎に順次アドレスドライバ６に供給して行く。
されてくる書込信号に従って上記変換画素データＨＤ
0-5を順次書き込む。かかる書込動作によりＰＤＰ１０
における１画面（ｎ行、ｍ列）分の書き込みが終了する
と、メモリ４は、この１画面分の変換画素データＨＤを
第０ビット〜第５ビットの順に読み出し、これを１行分
毎に順次アドレスドライバ６に供給して行く。
【００１２】アドレスドライバ６は、かかるメモリ４か
ら読み出された変換画素データＨＤ中の各ビットをその
論理レベルに対応した電圧値を有する画素データパルス
に変換し、これを１行分毎にＰＤＰ１０の列電極Ｄ1〜
Ｄmに印加する。駆動制御回路２は、入力された映像信
号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変
換器１に対するクロック信号、及びメモリ４に対する書
込・読出信号を生成する。更に、駆動制御回路２は、か
かる水平及び垂直同期信号に同期して、画素データタイ
ミング信号、リセットタイミング信号、走査タイミング
信号、及び維持タイミング信号を夫々発生する。
ら読み出された変換画素データＨＤ中の各ビットをその
論理レベルに対応した電圧値を有する画素データパルス
に変換し、これを１行分毎にＰＤＰ１０の列電極Ｄ1〜
Ｄmに印加する。駆動制御回路２は、入力された映像信
号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変
換器１に対するクロック信号、及びメモリ４に対する書
込・読出信号を生成する。更に、駆動制御回路２は、か
かる水平及び垂直同期信号に同期して、画素データタイ
ミング信号、リセットタイミング信号、走査タイミング
信号、及び維持タイミング信号を夫々発生する。
【００１３】第１サスティンドライバ７は、上記駆動制
御回路２から供給された各種タイミング信号に応じて、
残留電荷量を初期化するためのリセットパルス、放電発
光状態を維持するための維持パルス各々を発生し、これ
らをＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。第２サス
ティンドライバ８は、上記駆動制御回路２から供給され
た各種タイミング信号に応じて、残留電荷量を初期化す
るためのリセットパルス、画素データを書き込むための
走査パルスＳＰ、画素データ書き込みを良好に実施させ
る為のプライミングパルス、及び放電発光状態を維持す
るための維持パルス各々を発生し、これらをＰＤＰ１０
の行電極Ｙ1〜Ｙnに印加する。
御回路２から供給された各種タイミング信号に応じて、
残留電荷量を初期化するためのリセットパルス、放電発
光状態を維持するための維持パルス各々を発生し、これ
らをＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。第２サス
ティンドライバ８は、上記駆動制御回路２から供給され
た各種タイミング信号に応じて、残留電荷量を初期化す
るためのリセットパルス、画素データを書き込むための
走査パルスＳＰ、画素データ書き込みを良好に実施させ
る為のプライミングパルス、及び放電発光状態を維持す
るための維持パルス各々を発生し、これらをＰＤＰ１０
の行電極Ｙ1〜Ｙnに印加する。
【００１４】ＰＤＰ１０は、行電極Ｘ及び行電極Ｙの一
対にて、画面の１表示ラインに対応した行電極を形成し
ている。例えば、ＰＤＰ１０における第１表示ラインの
行電極対は行電極Ｘ1及びＹ1であり、第ｎ表示ラインの
行電極対は行電極Ｘn及びＹnとなる。又、ＰＤＰ１０で
は、かかる行電極対と各列電極との交差部に１つの放電
セルが形成される。
対にて、画面の１表示ラインに対応した行電極を形成し
ている。例えば、ＰＤＰ１０における第１表示ラインの
行電極対は行電極Ｘ1及びＹ1であり、第ｎ表示ラインの
行電極対は行電極Ｘn及びＹnとなる。又、ＰＤＰ１０で
は、かかる行電極対と各列電極との交差部に１つの放電
セルが形成される。
【００１５】次に、図２に示されるが如きプラズマディ
スプレイ装置によって実施されるＰＤＰ１０の駆動動作
について説明する。かかるＰＤＰ１０の駆動において
は、図４に示されるが如く、１フィールド（フレーム）
期間を、夫々同一期間からなる６つの分割期間（第１〜
第６分割期間）に分割し、各分割期間において、以下の
如き発光回数比を有する６個のサブフィールド（サブフ
レーム）ＳＦ１〜ＳＦ６を実行する。
スプレイ装置によって実施されるＰＤＰ１０の駆動動作
について説明する。かかるＰＤＰ１０の駆動において
は、図４に示されるが如く、１フィールド（フレーム）
期間を、夫々同一期間からなる６つの分割期間（第１〜
第６分割期間）に分割し、各分割期間において、以下の
如き発光回数比を有する６個のサブフィールド（サブフ
レーム）ＳＦ１〜ＳＦ６を実行する。
【００１６】 ＳＦ１：１ ＳＦ２：２ ＳＦ３：４ ＳＦ４：８ ＳＦ５：１６ ＳＦ６：３２ 図５は、これら各サブフィールド内において、上記アド
レスドライバ６、第１サスティンドライバ７、及び第２
サスティンドライバ８によってＰＤＰ１０の各電極に印
加される駆動パルスの印加タイミングを示す図である。
レスドライバ６、第１サスティンドライバ７、及び第２
サスティンドライバ８によってＰＤＰ１０の各電極に印
加される駆動パルスの印加タイミングを示す図である。
【００１７】図５において、先ず、第１サスティンドラ
イバ７及び第２サスティンドライバ８は、ＰＤＰ１０の
行電極Ｘ及びＹに夫々リセットパルスＲＰx及びＲＰYを
同時に印加してＰＤＰ１０の各放電セルをリセット放電
せしめ、これにより、各放電セル内の壁電荷を所望の電
荷量に初期化する（リセット行程Ｒｃ）。次に、アドレ
スドライバ６は、各行に対応した画素データパルス群Ｄ
Ｐ1〜ＤＰmを順次列電極Ｄ1〜Ｄmに印加して行く。第２
サスティンドライバ８は、上記各画素データパルス群Ｄ
Ｐの各印加タイミングと同一タイミングにて、走査パル
スＳＰを行電極Ｙ1〜Ｙnへと順次印加して行く。この
際、走査パルスＳＰが印加された"行"と、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ放電が生じ、その放電セル内に残存していた壁電荷
が選択的に消去される。かかる選択消去により、後述す
るが如き維持発光行程において放電発光が実施される発
光放電セルと、放電発光しない非発光放電セルとが設定
される。尚、各走査パルスＳＰを各行電極Ｙに印加する
直前に、正極性のプライミングパルスＰＰを行電極Ｙ1
〜Ｙnに順次印加しておく。かかるプライミングパルス
ＰＰの印加に応じて励起するプライミング放電により、
ＰＤＰ１０の放電空間内には上記リセット行程Ｒｃにて
形成されたものの時間経過と共に減少してしまった荷電
粒子が再形成される。よって、かかる荷電粒子が存在す
る内に、上記走査パルスＳＰの印加による画素データの
書き込みが為されることになる（画素データ書込行程Ｗ
ｃ）。
イバ７及び第２サスティンドライバ８は、ＰＤＰ１０の
行電極Ｘ及びＹに夫々リセットパルスＲＰx及びＲＰYを
同時に印加してＰＤＰ１０の各放電セルをリセット放電
せしめ、これにより、各放電セル内の壁電荷を所望の電
荷量に初期化する（リセット行程Ｒｃ）。次に、アドレ
スドライバ６は、各行に対応した画素データパルス群Ｄ
Ｐ1〜ＤＰmを順次列電極Ｄ1〜Ｄmに印加して行く。第２
サスティンドライバ８は、上記各画素データパルス群Ｄ
Ｐの各印加タイミングと同一タイミングにて、走査パル
スＳＰを行電極Ｙ1〜Ｙnへと順次印加して行く。この
際、走査パルスＳＰが印加された"行"と、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ放電が生じ、その放電セル内に残存していた壁電荷
が選択的に消去される。かかる選択消去により、後述す
るが如き維持発光行程において放電発光が実施される発
光放電セルと、放電発光しない非発光放電セルとが設定
される。尚、各走査パルスＳＰを各行電極Ｙに印加する
直前に、正極性のプライミングパルスＰＰを行電極Ｙ1
〜Ｙnに順次印加しておく。かかるプライミングパルス
ＰＰの印加に応じて励起するプライミング放電により、
ＰＤＰ１０の放電空間内には上記リセット行程Ｒｃにて
形成されたものの時間経過と共に減少してしまった荷電
粒子が再形成される。よって、かかる荷電粒子が存在す
る内に、上記走査パルスＳＰの印加による画素データの
書き込みが為されることになる（画素データ書込行程Ｗ
ｃ）。
【００１８】次に、第１サスティンドライバ７及び第２
サスティンドライバ８は、行電極Ｘ及びＹに対して交互
に維持パルスＩＰX及びＩＰYを印加する。この際、上記
画素データ書込行程Ｗｃによって壁電荷が残留したまま
となっている放電セル、すなわち発光放電セルは、かか
る維持パルスＩＰX及びＩＰYが交互に印加される度に放
電発光を行い、その発光状態を維持する（維持発光行程
Ｉｃ）。この際、図４に示されるサブフィールドＳＦ１
〜ＳＦ６各々での維持発光行程Ｉｃの期間は互いに同一
であり、その期間内で実施する放電発光の回数が各サブ
フィールド毎に異なるのである。
サスティンドライバ８は、行電極Ｘ及びＹに対して交互
に維持パルスＩＰX及びＩＰYを印加する。この際、上記
画素データ書込行程Ｗｃによって壁電荷が残留したまま
となっている放電セル、すなわち発光放電セルは、かか
る維持パルスＩＰX及びＩＰYが交互に印加される度に放
電発光を行い、その発光状態を維持する（維持発光行程
Ｉｃ）。この際、図４に示されるサブフィールドＳＦ１
〜ＳＦ６各々での維持発光行程Ｉｃの期間は互いに同一
であり、その期間内で実施する放電発光の回数が各サブ
フィールド毎に異なるのである。
【００１９】ここで、本発明においては、１フィールド
期間内における上記サブフィールドＳＦ１〜ＳＦ６各々
の実行順番を、図４に示されるようにＰＤＰ１０の各行
毎に異ならしめているのである。すなわち、ＰＤＰ１０
におけるｎ行分の行電極Ｙ1〜Ｙn（Ｘ1〜Ｘn）の内の第
（６Ｎ＋１）行目に対応した行電極、つまり行電極
Ｙ1、Ｙ7、Ｙ13、・・・・（行電極Ｘ1、Ｘ7、Ｘ13・・・・）に
対しては、図４（ａ）に示されるように、 ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ なる順番にて駆動を行う。
期間内における上記サブフィールドＳＦ１〜ＳＦ６各々
の実行順番を、図４に示されるようにＰＤＰ１０の各行
毎に異ならしめているのである。すなわち、ＰＤＰ１０
におけるｎ行分の行電極Ｙ1〜Ｙn（Ｘ1〜Ｘn）の内の第
（６Ｎ＋１）行目に対応した行電極、つまり行電極
Ｙ1、Ｙ7、Ｙ13、・・・・（行電極Ｘ1、Ｘ7、Ｘ13・・・・）に
対しては、図４（ａ）に示されるように、 ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ なる順番にて駆動を行う。
【００２０】又、第（６Ｎ＋２）行目に対応した行電
極、つまり行電極Ｙ2、Ｙ8、Ｙ14、・・・・（行電極Ｘ2、
Ｘ8、Ｘ14、・・・・）に対しては、図４（ｂ）に示される
ように、 ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ なる順番にて駆動を行う。
極、つまり行電極Ｙ2、Ｙ8、Ｙ14、・・・・（行電極Ｘ2、
Ｘ8、Ｘ14、・・・・）に対しては、図４（ｂ）に示される
ように、 ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ なる順番にて駆動を行う。
【００２１】又、第（６Ｎ＋３）行目に対応した行電
極、つまり行電極Ｙ3、Ｙ9、Ｙ15、・・・・（行電極Ｘ3、
Ｘ9、Ｘ15、・・・・）に対しては、図４（ｃ）に示される
ように、 ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ なる順番にて駆動を行う。
極、つまり行電極Ｙ3、Ｙ9、Ｙ15、・・・・（行電極Ｘ3、
Ｘ9、Ｘ15、・・・・）に対しては、図４（ｃ）に示される
ように、 ＳＦ３ ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ なる順番にて駆動を行う。
【００２２】又、第（６Ｎ＋４）行目に対応した行電
極、つまり行電極Ｙ4、Ｙ10、Ｙ16・・・・（行電極Ｘ4、Ｘ
10、Ｘ16・・・・）に対しては、図４（ｄ）に示されるよう
に、 ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ なる順番にて駆動を行う。
極、つまり行電極Ｙ4、Ｙ10、Ｙ16・・・・（行電極Ｘ4、Ｘ
10、Ｘ16・・・・）に対しては、図４（ｄ）に示されるよう
に、 ＳＦ４ ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ なる順番にて駆動を行う。
【００２３】又、第（６Ｎ＋５）行目に対応した行電
極、つまり行電極Ｙ5、Ｙ11、Ｙ17・・・・（行電極Ｘ5、Ｘ
11、Ｘ17・・・）に対しては、図４（ｅ）に示されるよう
に、 ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ なる順番にて駆動を行う。
極、つまり行電極Ｙ5、Ｙ11、Ｙ17・・・・（行電極Ｘ5、Ｘ
11、Ｘ17・・・）に対しては、図４（ｅ）に示されるよう
に、 ＳＦ５ ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ なる順番にて駆動を行う。
【００２４】又、第（６Ｎ＋６）行目に対応した行電
極、つまり行電極Ｙ6、Ｙ12、Ｙ18・・・・（行電極Ｘ6、Ｘ
12、Ｘ18・・・）に対しては、図４（ｆ）に示されるよう
に、 ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ なる順番にて駆動を行うのである。
極、つまり行電極Ｙ6、Ｙ12、Ｙ18・・・・（行電極Ｘ6、Ｘ
12、Ｘ18・・・）に対しては、図４（ｆ）に示されるよう
に、 ＳＦ６ ＳＦ１ ＳＦ２ ＳＦ３ ＳＦ４ ＳＦ５ なる順番にて駆動を行うのである。
【００２５】かかる中間調表示方法によれば、隣接する
行同士において、セルの消灯（点灯）期間を互いにずら
すことが出来るので、偽輪郭の抑制がなされるようにな
る。尚、図４に示される中間調表示方法では、画素デー
タ書込行程Ｗｃの実行時期を全ての行電極に対して同一
にする必要がある為、発光輝度の重み付けが大なるサブ
フィールドＳＦ６〜発光輝度の重み付けが小なるサブフ
ィールドＳＦ１までの全ての維持発光行程Ｉｃの実行期
間を同一にしている。
行同士において、セルの消灯（点灯）期間を互いにずら
すことが出来るので、偽輪郭の抑制がなされるようにな
る。尚、図４に示される中間調表示方法では、画素デー
タ書込行程Ｗｃの実行時期を全ての行電極に対して同一
にする必要がある為、発光輝度の重み付けが大なるサブ
フィールドＳＦ６〜発光輝度の重み付けが小なるサブフ
ィールドＳＦ１までの全ての維持発光行程Ｉｃの実行期
間を同一にしている。
【００２６】よって、例えば発光輝度の重み付けが小な
るサブフィールドＳＦ１では、維持発光行程Ｉｃの期間
内で実施すべき放電発光の回数に比して、画素データ書
込行程Ｗｃの期間長が長くなり、良好な輝度階調表現を
実現できない場合が生じる。図６は、かかる点に鑑みて
為された本発明による他の中間調表示方法を示す図であ
る。
るサブフィールドＳＦ１では、維持発光行程Ｉｃの期間
内で実施すべき放電発光の回数に比して、画素データ書
込行程Ｗｃの期間長が長くなり、良好な輝度階調表現を
実現できない場合が生じる。図６は、かかる点に鑑みて
為された本発明による他の中間調表示方法を示す図であ
る。
【００２７】図６においては、１フィールド期間を３分
割（第１〜第３分割期間）し、これら各分割期間におい
て、互いに異なる発光パターンを有する３つのサブフィ
ールドＳＦａ〜ＳＦｃを夫々実行する。サブフィールドＳＦａの動作 先ず、サブフィールドＳＦａにおいては、上記図５と同
様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次
実行され、その後、各々が下記の如き発光回数比を有す
る９つの分割維持発光行程Ｉ1〜Ｉ9を断続的に順次実行
する。
割（第１〜第３分割期間）し、これら各分割期間におい
て、互いに異なる発光パターンを有する３つのサブフィ
ールドＳＦａ〜ＳＦｃを夫々実行する。サブフィールドＳＦａの動作 先ず、サブフィールドＳＦａにおいては、上記図５と同
様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次
実行され、その後、各々が下記の如き発光回数比を有す
る９つの分割維持発光行程Ｉ1〜Ｉ9を断続的に順次実行
する。
【００２８】 Ｉ1：１ Ｉ2：１ Ｉ3：２ Ｉ4：４ Ｉ5：４ Ｉ6：４ Ｉ7：２ Ｉ8：１４ Ｉ9：１ この際、かかるサブフィールドＳＦａにおける分割維持
発光行程Ｉ1及びＩ2間では第１選択消去行程Ｓ1を実行
し、分割維持発光行程Ｉ8及びＩ9間では第２選択消去行
程Ｓ2を実行する。尚、これら選択消去行程Ｓにおいて
は、例えば第２サスティンドライバ８が行電極Ｙ1〜nに
対して選択的に消去パルスＥＰを印加して消去放電を起
こし、各放電セル内に残存する壁電荷を選択的に消滅さ
せる。
発光行程Ｉ1及びＩ2間では第１選択消去行程Ｓ1を実行
し、分割維持発光行程Ｉ8及びＩ9間では第２選択消去行
程Ｓ2を実行する。尚、これら選択消去行程Ｓにおいて
は、例えば第２サスティンドライバ８が行電極Ｙ1〜nに
対して選択的に消去パルスＥＰを印加して消去放電を起
こし、各放電セル内に残存する壁電荷を選択的に消滅さ
せる。
【００２９】これにより、上記画素データ書込行程Ｗｃ
において放電発光セルに設定されたものの、かかる第１
選択消去行程Ｓ1において選択的に消去放電された放電
セルはこの時点で非発光放電セルとなる。一方、消去放
電されなかった放電セルは発光放電セルの状態をそのま
ま維持する。従って、かかる第１選択消去行程Ｓ1にお
いて発光放電セルの状態を維持した放電セルは、分割維
持発光行程Ｉ1〜Ｉ8各々で放電発光を行う一方、かかる
第１選択消去行程Ｓ1において選択消去放電された放電
セルは分割維持発光行程Ｉ1のみで放電発光を行うこと
になる。
において放電発光セルに設定されたものの、かかる第１
選択消去行程Ｓ1において選択的に消去放電された放電
セルはこの時点で非発光放電セルとなる。一方、消去放
電されなかった放電セルは発光放電セルの状態をそのま
ま維持する。従って、かかる第１選択消去行程Ｓ1にお
いて発光放電セルの状態を維持した放電セルは、分割維
持発光行程Ｉ1〜Ｉ8各々で放電発光を行う一方、かかる
第１選択消去行程Ｓ1において選択消去放電された放電
セルは分割維持発光行程Ｉ1のみで放電発光を行うこと
になる。
【００３０】又、上記第２選択消去行程Ｓ2において選
択的に消去放電された放電セルはこの時点で非発光放電
セルとなり、消去放電されなかった放電セルは発光放電
セルの状態をそのまま維持する。従って、第２選択消去
行程Ｓ2において発光放電セルの状態を維持した放電セ
ルのみが分割維持発光行程Ｉ8で維持発光を行うことに
なる。
択的に消去放電された放電セルはこの時点で非発光放電
セルとなり、消去放電されなかった放電セルは発光放電
セルの状態をそのまま維持する。従って、第２選択消去
行程Ｓ2において発光放電セルの状態を維持した放電セ
ルのみが分割維持発光行程Ｉ8で維持発光を行うことに
なる。
【００３１】以上の如き動作により、図６に示されるサ
ブフィールドＳＦａでは、 非発光に対応した輝度"０" 分割維持発光行程Ｉ1による発光回数"１"の発光に対応
した輝度 分割維持発光行程Ｉ1〜Ｉ8による発光回数"３２"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ9による発光回数"３３"の発光
に対応した輝度 各々を表現出来ることになる。
ブフィールドＳＦａでは、 非発光に対応した輝度"０" 分割維持発光行程Ｉ1による発光回数"１"の発光に対応
した輝度 分割維持発光行程Ｉ1〜Ｉ8による発光回数"３２"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ9による発光回数"３３"の発光
に対応した輝度 各々を表現出来ることになる。
【００３２】サブフィールドＳＦｂの動作 次に、サブフィールドＳＦｂにおいては、上記図５と同
様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次
実行され、その後、各々が下記の如き発光回数比を有す
る７つの分割維持発光行程Ｉ1〜Ｉ7を順次実行する。 Ｉ1：１ Ｉ2：１ Ｉ3：２ Ｉ4：４ Ｉ5：４ Ｉ6：４ Ｉ7：２ この際、サブフィールドＳＦｂにおける分割維持発光行
程Ｉ2及びＩ3間では第１選択消去行程Ｓ1、分割維持発
光行程Ｉ6及びＩ7間では第２選択消去行程Ｓ2を夫々実
行する。
様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次
実行され、その後、各々が下記の如き発光回数比を有す
る７つの分割維持発光行程Ｉ1〜Ｉ7を順次実行する。 Ｉ1：１ Ｉ2：１ Ｉ3：２ Ｉ4：４ Ｉ5：４ Ｉ6：４ Ｉ7：２ この際、サブフィールドＳＦｂにおける分割維持発光行
程Ｉ2及びＩ3間では第１選択消去行程Ｓ1、分割維持発
光行程Ｉ6及びＩ7間では第２選択消去行程Ｓ2を夫々実
行する。
【００３３】これにより、上記画素データ書込行程Ｗｃ
において放電発光セルに設定されたものの、かかる第１
選択消去行程Ｓ1において選択的に消去放電された放電
セルはこの時点で非発光放電セルとなる。一方、消去放
電されなかった放電セルは発光放電セルの状態をそのま
ま維持する。従って、サブフィールドＳＦｂにおける第
１選択消去行程Ｓ1において発光放電セルの状態を維持
した放電セルは、分割維持発光行程Ｉ1〜Ｉ6各々で発光
を継続して行う一方、かかる第１選択消去行程Ｓ1にお
いて消去放電された放電セルは分割維持発光行程Ｉ1及
びＩ2のみで発光を行うことになる。
において放電発光セルに設定されたものの、かかる第１
選択消去行程Ｓ1において選択的に消去放電された放電
セルはこの時点で非発光放電セルとなる。一方、消去放
電されなかった放電セルは発光放電セルの状態をそのま
ま維持する。従って、サブフィールドＳＦｂにおける第
１選択消去行程Ｓ1において発光放電セルの状態を維持
した放電セルは、分割維持発光行程Ｉ1〜Ｉ6各々で発光
を継続して行う一方、かかる第１選択消去行程Ｓ1にお
いて消去放電された放電セルは分割維持発光行程Ｉ1及
びＩ2のみで発光を行うことになる。
【００３４】又、サブフィールドＳＦｂにおける上記第
２選択消去行程Ｓ2において消去放電された放電セルは
この時点で非発光放電セルとなり、消去放電されなかっ
た放電セルは発光放電セルの状態をそのまま維持する。
すなわち、第２選択消去行程Ｓ2において発光放電セル
の状態を維持した放電セルのみが分割維持発光行程Ｉ7
で維持発光を行うことになる。
２選択消去行程Ｓ2において消去放電された放電セルは
この時点で非発光放電セルとなり、消去放電されなかっ
た放電セルは発光放電セルの状態をそのまま維持する。
すなわち、第２選択消去行程Ｓ2において発光放電セル
の状態を維持した放電セルのみが分割維持発光行程Ｉ7
で維持発光を行うことになる。
【００３５】以上の如き動作により、図６に示されるサ
ブフィールドＳＦｂでは、 非発光に対応した輝度"０" 分割維持発光行程Ｉ1及びＩ2による発光回数"２"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ6による発光回数"１６"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ7による発光回数"１８"の発光
に対応した輝度各々を表現出来ることになる。
ブフィールドＳＦｂでは、 非発光に対応した輝度"０" 分割維持発光行程Ｉ1及びＩ2による発光回数"２"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ6による発光回数"１６"の発光
に対応した輝度 分割維持発光行程Ｉ1〜Ｉ7による発光回数"１８"の発光
に対応した輝度各々を表現出来ることになる。
【００３６】ここで、かかる分割維持発光行程Ｉ7が終
了したら消去行程Ｅを実行して、全ての放電セル内に残
存している壁電荷を消滅せしめる。かかる消去行程Ｅが
終了すると上記サブフィールドＳＦｂ内での放電発光は
終了する。サブフィールドＳＦｃの動作 最後に、サブフィールドＳＦｃにおいては、上記図５と
同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順
次実行され、その後、各々が下記の如き発光回数比を有
する５つの分割維持発光行程Ｉ1〜Ｉ5を順次実行する。
了したら消去行程Ｅを実行して、全ての放電セル内に残
存している壁電荷を消滅せしめる。かかる消去行程Ｅが
終了すると上記サブフィールドＳＦｂ内での放電発光は
終了する。サブフィールドＳＦｃの動作 最後に、サブフィールドＳＦｃにおいては、上記図５と
同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順
次実行され、その後、各々が下記の如き発光回数比を有
する５つの分割維持発光行程Ｉ1〜Ｉ5を順次実行する。
【００３７】 Ｉ1：１ Ｉ2：１ Ｉ3：２ Ｉ4：４ Ｉ5：４ この際、サブフィールドＳＦｃにおける分割維持発光行
程Ｉ3及びＩ4間では第１選択消去行程Ｓ1、分割維持発
光行程Ｉ4及びＩ5間では第２選択消去行程Ｓ2を夫々実
行する。
程Ｉ3及びＩ4間では第１選択消去行程Ｓ1、分割維持発
光行程Ｉ4及びＩ5間では第２選択消去行程Ｓ2を夫々実
行する。
【００３８】これにより、上記画素データ書込行程にお
いて放電発光セルに設定されたものの、かかる第１選択
消去行程Ｓ1において選択的に消去放電された放電セル
はこの時点で非発光放電セルとなり、消去放電されなか
った放電セルは発光放電セルの状態をそのまま維持す
る。従って、サブフィールドＳＦｃにおける第１選択消
去行程Ｓ1において発光放電セルの状態を維持した放電
セルは、分割維持発光行程Ｉ1〜Ｉ4各々で放電発光を行
い、かかる第１選択消去行程Ｓ1において選択消去放電
された放電セルは分割維持発光行程Ｉ1〜Ｉ3で放電発光
を行うことになる。
いて放電発光セルに設定されたものの、かかる第１選択
消去行程Ｓ1において選択的に消去放電された放電セル
はこの時点で非発光放電セルとなり、消去放電されなか
った放電セルは発光放電セルの状態をそのまま維持す
る。従って、サブフィールドＳＦｃにおける第１選択消
去行程Ｓ1において発光放電セルの状態を維持した放電
セルは、分割維持発光行程Ｉ1〜Ｉ4各々で放電発光を行
い、かかる第１選択消去行程Ｓ1において選択消去放電
された放電セルは分割維持発光行程Ｉ1〜Ｉ3で放電発光
を行うことになる。
【００３９】又、上記第２選択消去行程Ｓ2において消
去放電された放電セルはこの時点で非発光放電セルとな
り、消去放電されなかった放電セルは発光放電セルの状
態をそのまま維持する。従って、第２選択消去行程Ｓ2
において発光放電セルの状態を維持した放電セルのみが
分割維持発光行程Ｉ5で維持発光を行うことになる。以
上の如き動作により、図６に示されるサブフィールドＳ
Ｆｃでは、 非発光に対応した輝度０ 分割維持発光行程Ｉ1〜Ｉ3による発光回数"４"の発光に
対応した輝度 分割維持発光行程Ｉ1〜Ｉ4による発光回数"８"の発光に
対応した輝度 分割維持発光行程Ｉ1〜Ｉ5による発光回数"１２"の発光
に対応した輝度 各々を表現出来ることになる。
去放電された放電セルはこの時点で非発光放電セルとな
り、消去放電されなかった放電セルは発光放電セルの状
態をそのまま維持する。従って、第２選択消去行程Ｓ2
において発光放電セルの状態を維持した放電セルのみが
分割維持発光行程Ｉ5で維持発光を行うことになる。以
上の如き動作により、図６に示されるサブフィールドＳ
Ｆｃでは、 非発光に対応した輝度０ 分割維持発光行程Ｉ1〜Ｉ3による発光回数"４"の発光に
対応した輝度 分割維持発光行程Ｉ1〜Ｉ4による発光回数"８"の発光に
対応した輝度 分割維持発光行程Ｉ1〜Ｉ5による発光回数"１２"の発光
に対応した輝度 各々を表現出来ることになる。
【００４０】かかる分割維持発光行程Ｉ5が終了したら
消去行程Ｅを実行して、全ての放電セル内に残存してい
る壁電荷を消滅せしめる。かかる消去行程Ｅの実行によ
り上記サブフィールドＳＦｃ内での放電発光を終了す
る。図７及び図８は、表示輝度０〜６３各々に対応した
６ビットの画素データＤと、上記サブフィールドＳＦａ
〜ＳＦｃ各々での発光パターンとの対応を示す図であ
る。尚、図７及び図８中においては、丸印が付されてい
る分割維持行程Ｉにおいてのみ放電発光を実施する。
消去行程Ｅを実行して、全ての放電セル内に残存してい
る壁電荷を消滅せしめる。かかる消去行程Ｅの実行によ
り上記サブフィールドＳＦｃ内での放電発光を終了す
る。図７及び図８は、表示輝度０〜６３各々に対応した
６ビットの画素データＤと、上記サブフィールドＳＦａ
〜ＳＦｃ各々での発光パターンとの対応を示す図であ
る。尚、図７及び図８中においては、丸印が付されてい
る分割維持行程Ｉにおいてのみ放電発光を実施する。
【００４１】更に、図６に示される中間調表示方法にお
いては、１フィールド期間中における上記サブフィール
ドＳＦａ〜ＳＦｃ各々の実行順番を、互いに隣接する行
同士で異ならせているのである。例えば、ＰＤＰ１０に
おけるｎ行分の行電極Ｙ1〜Ｙn（Ｘ1〜Ｘn）の内の第
（３Ｎ＋１）行目に対応した行電極、つまり行電極
Ｙ1、Ｙ4、Ｙ7、・・・・（行電極Ｘ1、Ｘ4、Ｘ7、・・・・）に
対しては、図６（ａ）に示されるように、 ＳＦａ ＳＦｂ ＳＦｃ なる順番にて駆動を行う。
いては、１フィールド期間中における上記サブフィール
ドＳＦａ〜ＳＦｃ各々の実行順番を、互いに隣接する行
同士で異ならせているのである。例えば、ＰＤＰ１０に
おけるｎ行分の行電極Ｙ1〜Ｙn（Ｘ1〜Ｘn）の内の第
（３Ｎ＋１）行目に対応した行電極、つまり行電極
Ｙ1、Ｙ4、Ｙ7、・・・・（行電極Ｘ1、Ｘ4、Ｘ7、・・・・）に
対しては、図６（ａ）に示されるように、 ＳＦａ ＳＦｂ ＳＦｃ なる順番にて駆動を行う。
【００４２】又、第（３Ｎ＋２）行目に対応した行電
極、つまり行電極Ｙ2、Ｙ5、Ｙ8・・・・（行電極Ｘ2、
Ｘ5、Ｘ8・・・）に対しては、図６（ｂ）に示されるよう
に、 ＳＦｂ ＳＦｃ ＳＦａ なる順番にて駆動を行うのである。
極、つまり行電極Ｙ2、Ｙ5、Ｙ8・・・・（行電極Ｘ2、
Ｘ5、Ｘ8・・・）に対しては、図６（ｂ）に示されるよう
に、 ＳＦｂ ＳＦｃ ＳＦａ なる順番にて駆動を行うのである。
【００４３】又、第（３Ｎ＋３）行目に対応した行電
極、つまり行電極Ｙ3、Ｙ6、Ｙ9・・・・（行電極Ｘ3、
Ｘ6、Ｘ9、・・・）に対しては、図６（ｃ）に示されるよ
うに、 ＳＦｃ ＳＦａ ＳＦｂ なる順番にて駆動を行うのである。
極、つまり行電極Ｙ3、Ｙ6、Ｙ9・・・・（行電極Ｘ3、
Ｘ6、Ｘ9、・・・）に対しては、図６（ｃ）に示されるよ
うに、 ＳＦｃ ＳＦａ ＳＦｂ なる順番にて駆動を行うのである。
【００４４】尚、図６においては、１の行電極群に対し
て実施される第１選択消去行程Ｓ1又は第２選択消去行
程Ｓ2と、他の行電極群に対して実施される分割維持発
光行程Ｉ1〜Ｉ9各々とが時間的に重ならないように、分
割維持発光行程Ｉ1〜Ｉ9各々の間に空白を設けてある。
これにより、第１選択消去行程Ｓ1又は第２選択消去行
程Ｓ2各々での選択消去放電を安定化させているのであ
る。
て実施される第１選択消去行程Ｓ1又は第２選択消去行
程Ｓ2と、他の行電極群に対して実施される分割維持発
光行程Ｉ1〜Ｉ9各々とが時間的に重ならないように、分
割維持発光行程Ｉ1〜Ｉ9各々の間に空白を設けてある。
これにより、第１選択消去行程Ｓ1又は第２選択消去行
程Ｓ2各々での選択消去放電を安定化させているのであ
る。
【００４５】又、図２に示される実施例においては、ビ
ット並び替え回路３により、画素データの各ビットを、
各表示ライン毎のサブフィールドＳＦの実行順番に対応
させるべく並び替えるようにしているが、かかる構成に
限定されるものではない。例えば、Ａ／Ｄ変換器１から
の画素データＤ0-5をビット並び替え回路３を介さずに
そのままメモリ４に書込み、その読み出し順番を、第１
分割期間では、 （６Ｎ＋１）行：Ｄ0、 （６Ｎ＋２）行：Ｄ1、 （６Ｎ＋３）行：Ｄ2、 （６Ｎ＋４）行：Ｄ3、 （６Ｎ＋５）行：Ｄ4、 （６Ｎ＋６）行：Ｄ5、 第２分割期間では、 （６Ｎ＋１）行：Ｄ1、 （６Ｎ＋２）行：Ｄ2、 （６Ｎ＋３）行：Ｄ3、 （６Ｎ＋４）行：Ｄ4、 （６Ｎ＋５）行：Ｄ5、 （６Ｎ＋６）行：Ｄ0、 第３分割期間では、 （６Ｎ＋１）行：Ｄ2、 （６Ｎ＋２）行：Ｄ3、 （６Ｎ＋３）行：Ｄ4、 （６Ｎ＋４）行：Ｄ5、 （６Ｎ＋５）行：Ｄ0、 （６Ｎ＋６）行：Ｄ1、 の如く、制御して行けば良いのである。
ット並び替え回路３により、画素データの各ビットを、
各表示ライン毎のサブフィールドＳＦの実行順番に対応
させるべく並び替えるようにしているが、かかる構成に
限定されるものではない。例えば、Ａ／Ｄ変換器１から
の画素データＤ0-5をビット並び替え回路３を介さずに
そのままメモリ４に書込み、その読み出し順番を、第１
分割期間では、 （６Ｎ＋１）行：Ｄ0、 （６Ｎ＋２）行：Ｄ1、 （６Ｎ＋３）行：Ｄ2、 （６Ｎ＋４）行：Ｄ3、 （６Ｎ＋５）行：Ｄ4、 （６Ｎ＋６）行：Ｄ5、 第２分割期間では、 （６Ｎ＋１）行：Ｄ1、 （６Ｎ＋２）行：Ｄ2、 （６Ｎ＋３）行：Ｄ3、 （６Ｎ＋４）行：Ｄ4、 （６Ｎ＋５）行：Ｄ5、 （６Ｎ＋６）行：Ｄ0、 第３分割期間では、 （６Ｎ＋１）行：Ｄ2、 （６Ｎ＋２）行：Ｄ3、 （６Ｎ＋３）行：Ｄ4、 （６Ｎ＋４）行：Ｄ5、 （６Ｎ＋５）行：Ｄ0、 （６Ｎ＋６）行：Ｄ1、 の如く、制御して行けば良いのである。
【００４６】又、上記実施例においては、画素データを
６ビットとし、６つのサブフィールドを用いて中間調表
示を行う際の動作を一例にあげたが、これに限らず、例
えば画素データを８ビットとした場合にも適用可能であ
る。この際、１フィールドを８つのサブフィールドに分
割し、ディスプレイパネルの７つおきの表示ライン群毎
にこれら８つのサブフィールドの順番を変えて中間調表
示を行うようにする。
６ビットとし、６つのサブフィールドを用いて中間調表
示を行う際の動作を一例にあげたが、これに限らず、例
えば画素データを８ビットとした場合にも適用可能であ
る。この際、１フィールドを８つのサブフィールドに分
割し、ディスプレイパネルの７つおきの表示ライン群毎
にこれら８つのサブフィールドの順番を変えて中間調表
示を行うようにする。
【００４７】又、画素データを８ビットとした場合に
は、１フィールドの表示期間を４分割（第１〜第４分割
期間）し、各分割期間において互いに異なる発光パター
ンを有する４つのサブフィールドＳＦａ〜ＳＦｄを割り
当て、これら４つのサブフィールドの表示順番を４つの
表示ライン群毎に異ならせるようにしても良い。この
際、サブフィールドＳＦａでは、上述の図６と同様にリ
セット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行
し、その後、発光回数比が、 １：１：２：４：８：８：８：４：２８：２：６２：１ なる１２個の分割維持放電発光行程Ｉ1〜Ｉ12を断続的
に実行する。
は、１フィールドの表示期間を４分割（第１〜第４分割
期間）し、各分割期間において互いに異なる発光パター
ンを有する４つのサブフィールドＳＦａ〜ＳＦｄを割り
当て、これら４つのサブフィールドの表示順番を４つの
表示ライン群毎に異ならせるようにしても良い。この
際、サブフィールドＳＦａでは、上述の図６と同様にリ
セット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行
し、その後、発光回数比が、 １：１：２：４：８：８：８：４：２８：２：６２：１ なる１２個の分割維持放電発光行程Ｉ1〜Ｉ12を断続的
に実行する。
【００４８】この際、分割維持放電発光行程Ｉ1とＩ2と
の間では、第１選択消去行程Ｓ1を実行し、分割維持放
電発光行程Ｉ11とＩ12との間では第２選択消去行程Ｓ2
を実行する。これにより、サブフィールドＳＦａでは、
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
による発光回数"１"の発光に対応した輝度、分割維持放
電発光行程Ｉ1〜Ｉ11による発光回数"１２８"の発光に
対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ12による
発光回数"１２９"の発光に対応した輝度の各々を表現で
きる。
の間では、第１選択消去行程Ｓ1を実行し、分割維持放
電発光行程Ｉ11とＩ12との間では第２選択消去行程Ｓ2
を実行する。これにより、サブフィールドＳＦａでは、
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
による発光回数"１"の発光に対応した輝度、分割維持放
電発光行程Ｉ1〜Ｉ11による発光回数"１２８"の発光に
対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ12による
発光回数"１２９"の発光に対応した輝度の各々を表現で
きる。
【００４９】次に、サブフィールドＳＦｂでは、上述の
図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗ
ｃを順次実行し、その後、発光回数比が、 １：１：２：４：８：８：８：４：２８：２ なる１０個の分割維持放電発光行程Ｉ1〜Ｉ10を断続的
に実行する。この際、分割維持放電発光行程Ｉ2とI3と
の間では第１選択消去行程Ｓ1を実行し、分割維持放電
発光行程Ｉ9とＩ10との間では第２選択消去行程Ｓ2を実
行する。
図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗ
ｃを順次実行し、その後、発光回数比が、 １：１：２：４：８：８：８：４：２８：２ なる１０個の分割維持放電発光行程Ｉ1〜Ｉ10を断続的
に実行する。この際、分割維持放電発光行程Ｉ2とI3と
の間では第１選択消去行程Ｓ1を実行し、分割維持放電
発光行程Ｉ9とＩ10との間では第２選択消去行程Ｓ2を実
行する。
【００５０】これにより、サブフィールドＳＦｂでは、
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
及びＩ2による発光回数"２"の発光に対応した輝度、分
割維持放電発光行程Ｉ1〜Ｉ9による発光回数"６４"の発
光に対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ10に
よる発光回数"６６"の発光に対応した輝度の各々を表現
できる。
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
及びＩ2による発光回数"２"の発光に対応した輝度、分
割維持放電発光行程Ｉ1〜Ｉ9による発光回数"６４"の発
光に対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ10に
よる発光回数"６６"の発光に対応した輝度の各々を表現
できる。
【００５１】ここで、分割維持放電発光行程Ｉ10が終了
したら図６と同様に消去行程Ｅを実行して、全セル内に
残存している壁電荷を消滅せしめる。次に、サブフィー
ルドＳＦｃでは、上述の図６と同様にリセット行程Ｒ
ｃ、画素データ書込行程Ｗｃを順次実行し、その後、発
光回数比が、 １：１：２：４：８：８：８：４ なる８個の分割維持放電発光行程Ｉ1〜Ｉ8を断続的に実
行する。この際、分割維持放電発光行程Ｉ3とＩ4との間
では第１選択消去行程Ｓ1を実行し、分割維持放電発光
行程Ｉ7とＩ8との間では第２選択消去行程Ｓ2を実行す
る。
したら図６と同様に消去行程Ｅを実行して、全セル内に
残存している壁電荷を消滅せしめる。次に、サブフィー
ルドＳＦｃでは、上述の図６と同様にリセット行程Ｒ
ｃ、画素データ書込行程Ｗｃを順次実行し、その後、発
光回数比が、 １：１：２：４：８：８：８：４ なる８個の分割維持放電発光行程Ｉ1〜Ｉ8を断続的に実
行する。この際、分割維持放電発光行程Ｉ3とＩ4との間
では第１選択消去行程Ｓ1を実行し、分割維持放電発光
行程Ｉ7とＩ8との間では第２選択消去行程Ｓ2を実行す
る。
【００５２】これにより、サブフィールドＳＦｃでは、
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
〜Ｉ3による発光回数"４"の発光に対応した輝度、分割
維持放電発光行程Ｉ1〜Ｉ7による発光回数"３２"の発光
に対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ8による
発光回数"３４"の発光に対応した輝度の各々を表現でき
る。
非発光に対応した輝度"０"、分割維持放電発光行程Ｉ1
〜Ｉ3による発光回数"４"の発光に対応した輝度、分割
維持放電発光行程Ｉ1〜Ｉ7による発光回数"３２"の発光
に対応した輝度、分割維持放電発光行程Ｉ1〜Ｉ8による
発光回数"３４"の発光に対応した輝度の各々を表現でき
る。
【００５３】ここで、分割維持放電発光行程Ｉ8が終了
したら図６と同様に消去行程Ｅを実行して、全セルに残
存している壁電荷を消滅せしめる。次に、サブフィール
ドＳＦｄでは、上述の図６と同様にリセット行程Ｒｃ、
画素データ書込行程Ｗｃを順次実行し、その後、発光回
数比が、 １：１：２：４：８：８ なる６個の分割維持放電発光行程Ｉ1〜Ｉ6を断続的に実
行する。
したら図６と同様に消去行程Ｅを実行して、全セルに残
存している壁電荷を消滅せしめる。次に、サブフィール
ドＳＦｄでは、上述の図６と同様にリセット行程Ｒｃ、
画素データ書込行程Ｗｃを順次実行し、その後、発光回
数比が、 １：１：２：４：８：８ なる６個の分割維持放電発光行程Ｉ1〜Ｉ6を断続的に実
行する。
【００５４】この際、分割維持放電発光行程Ｉ4とＩ5と
の間では第１選択消去行程Ｓ1を実行し、分割維持放電
発光行程Ｉ5とＩ6との間では第２選択消去行程Ｓ2を実
行する。これにより、サブフィールドＳＦｄでは、非発
光に対応した輝度"０"、分割維持放電発光行程Ｉ1〜Ｉ4
による発光回数"８"の発光に対応した輝度、分割維持放
電発光行程Ｉ1〜Ｉ5による発光回数"１６"の発光に対応
した輝度、分割維持放電発光行程Ｉ1〜Ｉ6による発光回
数"１８"の発光に対応した輝度の各々を表現できる。
の間では第１選択消去行程Ｓ1を実行し、分割維持放電
発光行程Ｉ5とＩ6との間では第２選択消去行程Ｓ2を実
行する。これにより、サブフィールドＳＦｄでは、非発
光に対応した輝度"０"、分割維持放電発光行程Ｉ1〜Ｉ4
による発光回数"８"の発光に対応した輝度、分割維持放
電発光行程Ｉ1〜Ｉ5による発光回数"１６"の発光に対応
した輝度、分割維持放電発光行程Ｉ1〜Ｉ6による発光回
数"１８"の発光に対応した輝度の各々を表現できる。
【００５５】ここで、分割維持放電発光行程Ｉ6が終了
したら図６と同様に消去行程Ｅを実行して、全セル内に
残存している壁電荷を消滅せしめる。
したら図６と同様に消去行程Ｅを実行して、全セル内に
残存している壁電荷を消滅せしめる。
【００５６】
【発明の効果】以上詳述した如く、本発明においては、
ディスプレイパネルの各表示ライン毎に、単位表示期間
内（１フィールド又は１フレーム）において実施すべき
複数の分割単位表示行程（サブフィールド又はサブフレ
ーム）の実行順番を異ならせている。
ディスプレイパネルの各表示ライン毎に、単位表示期間
内（１フィールド又は１フレーム）において実施すべき
複数の分割単位表示行程（サブフィールド又はサブフレ
ーム）の実行順番を異ならせている。
【００５７】よって、かかる中間調表示方法によれば、
隣接する表示ライン間において、セルの消灯（点灯）期
間を互いにずらすことが出来るので、偽輪郭の抑制がな
されるようになるのである。
隣接する表示ライン間において、セルの消灯（点灯）期
間を互いにずらすことが出来るので、偽輪郭の抑制がな
されるようになるのである。
【図１】６４階調の中間調表示を実施する為の従来の駆
動フォーマットを示す図である。
動フォーマットを示す図である。
【図２】本発明によるディスプレイパネの中間調表示方
法に従ってプラズマディスプレイパネルを駆動するプラ
ズマディスプレイ装置の概略構成を示す図である。
法に従ってプラズマディスプレイパネルを駆動するプラ
ズマディスプレイ装置の概略構成を示す図である。
【図３】ビット並び替え回路３における変換テーブルの
一例を示す図である。
一例を示す図である。
【図４】本発明によるディスプレイパネの中間調表示方
法に基づく駆動フォーマットを示す図である。
法に基づく駆動フォーマットを示す図である。
【図５】１サブフィールド内での駆動パルスの印加タイ
ミングの一例を示す図である。
ミングの一例を示す図である。
【図６】本発明の他の実施例による駆動フォーマットを
示す図である。
示す図である。
【図７】画素データＤと、各サブフィールドＳＦａ〜Ｓ
Ｆｃ内の分割維持発光行程Ｉ1〜Ｉ9において実行される
発光動作との対応関係を示す図である。
Ｆｃ内の分割維持発光行程Ｉ1〜Ｉ9において実行される
発光動作との対応関係を示す図である。
【図８】画素データＤと、各サブフィールドＳＦａ〜Ｓ
Ｆｃ内の分割維持発光行程Ｉ1〜Ｉ9において実行される
発光動作との対応関係を示す図である。
Ｆｃ内の分割維持発光行程Ｉ1〜Ｉ9において実行される
発光動作との対応関係を示す図である。
２ 駆動制御 ３ ビット並び替え回路 ４ メモリ ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ（プラズマディスプレイパネル）
Claims (3)
- 【請求項１】 単位表示期間を互いに発光回数の異なる
複数の分割単位表示行程に分割して前記分割単位表示行
程各々の実行期間中においてディスプレイパネルの表示
ラインを駆動することにより中間調表示を為すディスプ
レイパネルの中間調表示方法であって、 前記単位表示期間中における前記分割単位表示行程の実
行順番を前記表示ライン毎に異ならせたことを特徴とす
るディスプレイパネルの中間調表示方法。 - 【請求項２】 表示ラインに対応して水平方向に配列さ
れた複数の行電極と、前記行電極に交叉する垂直方向に
配列された交叉部にて放電セルを形成する複数の列電極
とを有し、単位表示期間を、各々が、画素データに応じ
た壁電荷を前記放電セル各々に形成させることにより発
光放電セル及び非発光放電セルの設定を行う画素データ
書込行程と、前記発光放電セルのみを所定の発光回数だ
け発光せしめる維持発光行程とを含むＮ個の分割単位表
示行程で構成し、前記分割単位表示行程各々の実行期間
中における前記維持発光行程で実施すべき前記発光回数
を互いに異ならせて中間調表示を行うディスプレイパネ
ルの中間調表示方法であって、 前記表示ラインをＮ個の表示ライン群に分け、前記単位
表示期間中における前記分割単位表示行程各々の実行順
番を前記表示ライン群毎に異ならせたことを特徴とする
ディスプレイパネルの中間調表示方法。 - 【請求項３】 前記分割単位表示行程各々における前記
維持発光行程を複数の分割維持発光行程に分離し、前記
分割単位表示行程中における第２番目以降の前記分割維
持発光行程の直前に前記放電セルを選択的に非発光放電
セルに設定せしめる選択消去行程を設けたことを特徴と
する請求項２記載のディスプレイパネルの中間調表示方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16719998A JP3585090B2 (ja) | 1998-06-15 | 1998-06-15 | ディスプレイパネルの中間調表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16719998A JP3585090B2 (ja) | 1998-06-15 | 1998-06-15 | ディスプレイパネルの中間調表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000003153A true JP2000003153A (ja) | 2000-01-07 |
| JP3585090B2 JP3585090B2 (ja) | 2004-11-04 |
Family
ID=15845271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16719998A Expired - Fee Related JP3585090B2 (ja) | 1998-06-15 | 1998-06-15 | ディスプレイパネルの中間調表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585090B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363169B1 (ko) * | 2000-11-17 | 2002-12-05 | 삼성전자 주식회사 | 영상 처리 시스템에 있어서 의사윤곽 보상장치 및 방법 |
| WO2004040539A1 (en) * | 2002-10-31 | 2004-05-13 | Koninklijke Philips Electronics N.V. | Line scanning in a display |
| JP2004514954A (ja) * | 2000-11-30 | 2004-05-20 | トムソン ライセンシング ソシエテ アノニム | 表示装置の制御方法及び制御装置 |
| JP2012230402A (ja) * | 2004-08-03 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1998
- 1998-06-15 JP JP16719998A patent/JP3585090B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363169B1 (ko) * | 2000-11-17 | 2002-12-05 | 삼성전자 주식회사 | 영상 처리 시스템에 있어서 의사윤곽 보상장치 및 방법 |
| JP2004514954A (ja) * | 2000-11-30 | 2004-05-20 | トムソン ライセンシング ソシエテ アノニム | 表示装置の制御方法及び制御装置 |
| US7773161B2 (en) | 2000-11-30 | 2010-08-10 | Thomson Licensing | Method and apparatus for controlling a display device |
| JP4684535B2 (ja) * | 2000-11-30 | 2011-05-18 | トムソン ライセンシング | 表示装置の制御方法及び制御装置 |
| WO2004040539A1 (en) * | 2002-10-31 | 2004-05-13 | Koninklijke Philips Electronics N.V. | Line scanning in a display |
| JP2006504992A (ja) * | 2002-10-31 | 2006-02-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスプレイにおけるライン走査 |
| JP2012230402A (ja) * | 2004-08-03 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3585090B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585369B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3750889B2 (ja) | ディスプレイパネルの中間調表示方法 | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| EP1605429A1 (en) | Plasma display panel driving method | |
| JP2001306020A (ja) | ディスプレイパネルの駆動方法 | |
| US6593903B2 (en) | Method for driving a plasma display panel | |
| JP4313347B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
| JP4731939B2 (ja) | 表示パネルの駆動方法 | |
| US20020012075A1 (en) | Plasma display panel driving method | |
| JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP4434639B2 (ja) | 表示パネルの駆動方法 | |
| JP4698076B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH117264A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP2000347619A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003076319A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3585090B2 (ja) | ディスプレイパネルの中間調表示方法 | |
| JP2005037515A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4408350B2 (ja) | 表示パネルの駆動方法 | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4689314B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002006800A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100524311B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |