ITRM930217A1 - Procedimento per il controllo di bus e di interfaccia di bus a due fili e dispositivo per realizzare questo procedimento. - Google Patents

Description

DESCRIZIONE

a coredo di una domanda di brevetto per invenzione. dal titolo :"Procedimento per il controllo di bus e di interiaccendi bus a due fili e dispositivo per realizzare questo procedimento "

L'invenzione concerne un procedimento per il.controllo di linee simmetriche a due fili e di interfacce di bus secondo il preambolo della rivendicazione 1 e un dispositivo per l'esecuzione del procedimento.

Sistemi di bus seriali corrispondenti sono noti, ad esempio, dalla OE 3807 418 A1, in cui sono illustrati anche aspetti della sicurezza dei disturbi in presenza di dispendio costruttivo e tecnicocircuitale.

Per la trasmissione di informazioni digitali in serie trovano ampio impiego linee simmetriche a due fili di bus e interfacce simmetriche e rispettivamente driver di bus. In questo caso, i dati binari vengono trasmessi tramite fili ad esempio attorcigliati fra loro; a questo scopo, i fili vengono selezionati in modo da risultare in opposizione di fase. Per il controllo della disponibilit? priva di errori di tali linee e dei driver che le pilota nonch? .dei.ricevitori..di.linee,allacciati ad essi ven-, gono impiegati diversi procedimenti. Ad esempio, in. notizie da.trasmettere vengono inseriti bit di con-_ troll o. Apparecchi disposti sul bus.controllano, con. rifer imento alla verifica del.ricevitore regolare_ dei bit di controllo, la funzionalit? della linea del bus e rispettivamente del11interfaccia emitten-.. te. Oppure, a determinati intervalli di tempo si inviano, attraverso la linea del bus, telegrammi di controllo. Apparecchi disposti sul bus controllano poi se entro l'intervallo di tempo fisso, specifico del sistema, i telegrammi di controllo vengono ricevuti, in modo che, in mancanza di essi, si possa presumere che ci sia un difetto nel sistema del bus. Oppure, per mezzo di un sistema elettronico di controllo si controlla la differenza di potenziale tra i fili di una tale linea di bus oppure i potenziali dei fili della linea e si esamina fino a che punto corrispondenti valori di tensione al di fuori dei tempi di variazione di stato si trovano entro finestre di tolleranza definite. L'inconveniente di queste soluzioni sta nel costo relativamente alto dell'hardware e rispettivamente del software.

Il brevetto statunitense US 4,255,809 descrive un dispositivo in cui, ad esempio, un movimento rotatorio viene rilevato da due sensori che leggono un indicatore mobile. Inquesto caso, i due sensqri presentano un certo offset reciproco. I due_ segnali dei sensori, spostati oppqtunamente nel tempo, alimentano due contatori, le cui uscite di valore pi? alto vengono paragonate fra loro.

Attraverso lo spostamento temporale dei segnali dei sensori sono spostate reciprocamente in modo adeguato anche le posizioni di conteggio raggiunte. Inoltre, le uscite di valore pi? alto, in.man canza di un errore meccanico od elettrico, sono uguali fra loro per la maggior parte del tempo. Questo stato viene interpretato come "privo di errori".

E' compito dell'invenzione proporre un procedimento per la sorveglianza di linee simmetriche di bus e di interfacce di bus a due fili nonch? un dispositivo per l'esecuzione del procedimento in grado di farcela con basso costo di hardware e di software e di funzionare indipendentemente da differenze di potenziale, come ad esempio da uno spostamento di massa tra singo.li utenti del bus.

Questo compito viene risolto, in un procedimento del tipo in questione, con i particolari caraterizzanti secondo la rivendicazione l e rispettivamente, in un dispositivo del tipo in questione.

con i particolari caratterizzanti del la-rive ni ica zio---

ne -7.

- Secondo il procedimento, i segnaliinopposizione di fase vengono-ponderati di volta in volta per s? ad impulsi-,dal punto di vista di..una.transizLone di stato definita. Le catene,d'impulsi.che_ si.ottengono vengono usate per l'avanzamento._ graduale di una delle funzioni di scorrimento a pi?_ passi,associate di volta in volta ai fili relativi del bus, caricabile in serie con livello logico fisso e ripristinabile ad ogni passo, e le catene di _. impulsi corrispondenti, dedotte in modo analogico dall'altro filo del bus, vengono utilizzate per il ripristino della citata funzione di scorrimento a pi? passi dove, per quanto riguarda una delle funzioni di scorrimento a pi? passi associata all'altro filo del bus,si procede in senso inverso, in questo caso, lo stato logico della condizione del passo di volta in volta raggiunta per ultimo di una funzione di scorrimento a pi? passi caratterizza, in modo puramente statico, lo stato di errore pi? recente ancora rilevabile dell'altro filo del bus.

Secondo le rivendicazioni da 2 a 4, la ' ponderazione ad impulsi pu? avvenire, secondo il procedimento, mediante differenziazione, filtraggio passa-alto o mediante.produzione di impulsi controllata dal puntodi vista della transizione di stato. La generazione triggerata sui fianc di impulsi corrispqndenti offr e vantaggio di poter raggiungere una abbondante indipendenza dalla velocit? di trasmissione sul bus prima e dopo la manifestazione di un errore.

Il procedimento ? perfezionabile, infine, secondo le rivendicazioni 5 e 6, allo scopo di ottimizzare e rispettivamente adattare la tolleranza di errori e rispettivamente la possibile frequenza dei bit e/o la muta ripidit? di fronte di segnali del bus in modo da consentire - ad esempio quando si ? constatato un errore del bus - una messa a punto di bus a due fili.

Il dispositivo per l'esecuzione del procedimento comprende, ad esempio, due filtri passa-alto, accoppiati alla linea del bus e rispettivamente ai due terminali del bus dell'interfaccia a due fili del bus, per la differenziazione dei segnali della linea del bus nonch? due registri a scorrimento per la realizzazione delle funzioni di scorrimento a pi? passi. I registri di scorrimento presentano, di volta in volta, una entrata seriale di dati nonch? un., ingresso di clock ad azione parallela e un ingresso di ripristino ad azione parailela nonch? una uscita di dati seriale. A seconda del logotipo, le entrate_ dei dati dei due registri.sona cablate, ad esempio,_ permanentemente con il livello logico "H". L' ingresso clock di ogni registro di scorrimento viene selezionato di volta in volta dall'uscita del filtro passa-alto associato allo stesso filo del bus e l'entrata di ripristino di ogni registro di scorrimento viene selezionata di volta in volta dall'uscita del filtro passa-alto associato all'altro filo del bus; quando il bus ? in condizione priva di errori, un impulso riporta da una determinata variazione di stato su un filo del bus un livello logico introdotto a cadenza mediante corrispondenti variazioni di stato sull'atro filo del bus sul suo complemento in modo che, ad esempio, il livello logico UH" possa apparire soltanto in caso di disturbo e di ripristino non ancora avvenuto di un registro di scorrimento alla sua uscita e poi identifichi in questo modo di volta in volta l'altro filo del bus come sorgente di errori. Da un lato ? vantaggioso il fatto che il costo dell'hardware di questo dispositivo sia molto basso, dato che detti filtri possono essere realizzati come semplici combinazioni RC. Dall'altro lato si aggiunge il vantaggio che i segnali di errore sono presenti staticamente in modo che la loro interrogaz ione e interpre-

stazione possano, aver .luogo mediante microprocessore _ in qualsiasi.istante e quindi con costo di software coprensibi lmente basso.

Ulteriori.sviluppi del dispositivo secondo l'insegnamento delle rivendicazioni da 8 a 13 danno altri vantaggi, potendosi ricorrere, da un lato, per quanto riguarda i registri di scorrimento previsti secondo l'invenzione, a circuiti logici integrati a pezzo unico, in modo che il dispositivo di controllo possa essere realizzato complessivamente in modo molto poco ingrombrante e molto vantaggioso dal punto di vista dei costi. Siccome, dall'altro lato, ad esempio,le topografie di pi? registri di scorrimento in questione nel frattempo sono disponibili come celle standard compilabili al silicio e corrispondenti filtri RC se la cavano con capacit? molto piccole oppure sono sostiutibili mediante strutture monoflop o temporzzatrici, triggerate sui fianchi, compilabili pure al silicio, il dispositivo secondo l'invenzione ? integrabile anch'esso, con tecnologia di alto affidamento, anche su chip di circuiti monolitici di bus con un costo molto basso.

Un dispsitivo sviluppato secondo le rivendicazioni da 14 a 16 non si adatta, per effeto di una tolleranza di errore di bus selezionabile e rispettivamente influenzabile e/o di una frequenza limite soltanto come cella standard universale, compilabile al s?licio, per la sorveglianza di linee simmetriche a due fili del bus e di Interfacce a due fili del bus.

Attraverso la possibilit? della variazione.,. definita della durata di singoli impulsi prodotti..nel. corso della ponderazione come impulsi di controllo per i registri di scorrimento e/o della variazione definita della lunghezza dei bit della tolleranza di errore, un dispositivo sviluppato appropriatamente consente anche la messa a punto di un bus a due fili sospettato di disturbo, e precisamente con o senza impiego di un particolare segnale di prova del bus.

Un esempio di esecuzione del dispositivo ? rappresentato nei disegni ed ? illustrato pi? dettagliatamente nella descrizione successiva. In essi:

la figura 1a mostra uno schema elettrico attivo del dispositivo esemplificativo per l'esecuzione del procedimento;

la figura 1b mostra un corrispondente schema elettrico attivo su piano di elementi strutturali del dispositivo secondo la figura 1a;

la figura 2 mostra un oscillogramma tipico

Idei potenziali dei fili del bus e di conduttanze tradi segnali cosi ottenute ;

_ la figura 3 mostra oscillogrammi tipici dei potenziali dei fili del bus e dei segnali di stato_ di errore del dispositivo secondarla figura la, indicanti gli effetti di un errore elevato transitorio;-__ la figura 4 mostra un orario complesso di segnali per l'illustrazione del procedimento e della funzione del dispositivo secondo l'invenzione;

la figura 5 mostra lo schema a blocchi di un dispositivo universale e adatto anche alla messa a punto del bus sotto forma di una cella standard comprabile al silicio.

Il procedimento secondo l'invenzione viene illustrato nel corso della descrizione del funzionamento dell'esempio di esecuzione del dispositivo.

La figura la mostra in primo luogo la zona circostante entro la quale il dispositivo secondo la invenzione pu? essere preferibilmente inserito. Una linea di bus seriale 10, simmetrica, presenta due fili 10A e 1Ob che vengono azionati, normalmente, in opposizione di fase fra loro. Il bus 10 ? condotto, ad esempio su un apparecchio 11 in cui esso alimenta un ricevitore 12 che pu? essere attivato tramite una linea SELECT 15 e poi pu? inoltrare segnali di dati ricevuti da un driver monofase 13 su un percorso di ordini 14 per l'interpretazione. Invece di un_ ricevitore, 12 pu? contraddistinguere altrettanto bene anche una stazione di ricetrasmissione di bus che pu? sia ricevere dati sia selezionare il bus allo scopo di erogare e rispettivamente immettere dati.

Il dispositivo comprende in primo luogo due filtri passa-alto 16A e 16B collegati a nodi di accoppiamento A e B ai due fili 10A e 10B della linea 10 del bus. Senza limitazione della generalit?, i nodi di accoppiamento A e B possono essere identici, ad esempio, ai due terminali di un ricevitore di bus o di una stazione di ricetrasmissione di bus come componente dell'apparecchio 11 e, in questo modo, essere disposti anche su chip su un corrispondente circuito a semiconduttori integrato. Nel caso pi? semplice , i filtra passa-alto 16a e 16B sono costituiti di volta in volta da una capacit? doppia 17A e rispettivamente 17B e da una resistenza 18A e rispettivamente 18B collegata in serie a massa GND. Alle resitenze 18A e 18B pu? essere derivata quindi di volta in volta una tensione UCKLA e rispettivamente UCKLB.

Inoltre, sono previsti due registri di scorrimento 20A e 20B identici, collegati a massa GND e ad una tensione di alimentazione VCC, di volta in volta con una quantit? di celle di scorrimento; nell'esempio vi sono di volta in volta quattro celle 21. 1A - 2K4A e rispettivamente 21.1B - 21.4B di questc^tipo. Le entrate seriali DATA dei dati di entram-? bi i registri di scorrimento sono fissate al potenziale Vcc (livelo logico "H").

L'ingresso di clock CLKA che agisce in parallelo sulle celle 21.1A - 21.4A dei registri ? collegato con l'entrata del filtro passa-alto 16A associato al filo 10A del bus, cio? con la presa di derivazione 19A tra il condensatore 17A e la resistenza di massa 18A.

L'entrata di ripristino RESET del registro di scorrimento 20A che agisce in parallelo sulle celle 21.1A - 21.4A del registro ? collegata tramite una linea di ripristino RSA con l'uscita del filtro passa-alto 16B associato al filo 10B del bus, cio? con la presa di derivazione 19B tra il condensatore 17B e la resistenza di massa 18B,

L'ingresso di clock CLKB che agisce in parallelo sulle celle 21.1B - 21.4B del registro ? collegato con l'uscita del filtro passa-alto 16B associato al filo 1DB del bus, cio? con la presa di derivazione 19B tra il condensatore 17B e la resitenza di massa 18B

?!

entr ata di ripristino RESET del registro di.scorrimento 20B che agisce in parallelo sulle celle 211B- 21..4B del_registro ? collegata tramite una linea,di ripristino RSB con l'uscita..del filtro. passa-alto 16A associato al filo 10A del bus,,cio? con la presa di derivazione 19A tra il condensatore_ 17A e la resistenza di massa 18A.

A tale riguardo, la tensione di segnale UCKLA derivata dal filo 10A del bus mediante quasi diffrenziazione nel filtro passa-alto 16A sta sul registro di scorrimento 20A come segnale di temporizj zazione e sul registro di scorrimento 20B come segnale di ripristino e, al contrario, la tensione di segnale UCKLB derivata dal filo 10B del bus mediante quasi differenziazione nel filtro passa-alto 16B ? applicata al registro di scorrimento 20B come segna-^ le di temporizzazione e al registro di scorrimento 20A come segnale di ripristino. L'uscita seriale del registro di scorrimento 20A emette il segnale di stato Ug per il filo 10B del bus e pertanto ? indicata con 22 B; l'uscita seriale del registro di scorrimento 20B emette il segnale di stato per il filo 10A del bus e pertanto ? indicata con 22A.

La figura 1b mostra - su piano di componenti una realizzazione pratica di un tale dispositivo .I due f i ltri passa-al to. 16A e 16B -sano-eseguiti _ anche qui come sempl ici organi differenziatori al largati intorno, a resistenze- di uscita.-con -10. k? ; essi servono, fra l' altro a proteggere l 'elemento costmtti vo.fondamentale collegato a valleda impulsi di entrata negativi.

Come unico ulteriore elemento strutturale_ 23 ? previsto, in questo caso, ad esempio, un circuir.. to CMOS integrato del noto tipo CD 4015B ed ? colle-_ gato a valle deicitati filtri passa-alto .1.6A e 16B. Esso contiene due registri di scorrimento a quattro stadi, indipendenti fra loro. Le uscite Q e Q40 del registro corrispondono alle uscite 22B e rispettivamente 22A della figura 1a. Il costo estremamente basso dell'elemento strutturale del dispositivo salta all?occhio.

Il procedimento e il suo svolgimento vengono illustrati con riferimento alla descrizione successiva relativa alla funzione; a questo riguardo si fa riferimento alle figure da 2 a 4.

L'oscillogramma secondo la figura 2 mostra, nella met? superiore, gli andamenti di tensione di segnale in opposizione di fase UBUSA e ?BUSB sui fili 10A e 10B del bus in mancanza di un errore. Nella met? inferiore dell'oscillogramma sono rappresentate le relative tensioni di segnale UCLKA e UCLKB che vengono ottenute per quasi differenziazione delletensioni, di segnale..UCLKA e UCLKB

I registri di scorrimento caricabi1i in se.-. rie e ripristinabi1,i...in.parallelo rea1izzano due funzioni _di spostamento a.pi? passi che.vengpnq generate dagli impulsi positivi delle tensioni UCLKA e UCLKB Le parti di segnale negative vengonosoppresse, ad esempio, per mezzo delle resistenze di uscita k? collocate, nella figura 1b, a monte delle prese di derivazione 19A e 19B e di diodi di protezione di materiale di supporto bloccanti, in presenza di tensioni di entrata negative,e conduttivi, in presenza di tensioni di entrata negative, ad entrate PI, P6, P9, P14 del circuito CMOS 23.

Si nota che, in condizione priva di errori, ogni fianco positivo della tensione del filo del bus UBUSA produce un impulso di temporizzazione positivo U e ognI Fianco negativo della tensione del filo del bus UollCD cammina con un impulso di temporizzazione negativo UCLKB? AL contrario, ogni fianco positivo della tensione del filo del bus UBUSb produce un impulso di temporizzazione positivo UCLKB e ogni fianco negativo della tensione del filo del bus UBUSA cammina con un impulso di temporizzazione negativo. In seguito vengono valutati soltanto gli impulsi positivi ; gli impulsi sono applicati alleentrate CLKA e RSBegli impulsi UCLKB_sono appilcati alle entrate CLKB e RSA.

Ogni impulso UCLKa positivo sposta il livello "H"Logico_ applicato all'entrata del dati DATA del registro di spostamento 20A per un passo verso la prossima cella del registro. Siccome esso ? applicato, allo tesso tempo, all'entrata di ripristino RESET del registro di spostamento 20B, esso produce contemporaneamente il ripristino parallelo di tutte le celle del registro di spostamento 20B su livello "L " logico.

Al contrario, ogni impulso temporizzatore p.o.s.itivo UCLKB sposta,,il livello "H? logico applicato all'entrata dei dati DAT del registro di spostamento 20B per un passo verso la prossima cella del registro. Siccome esso ? applicato, allo stesso tempo, all'entrata di ripristino RESET del registro di spostamento 20A, esso produce, contemporaneamente, il ripristino parallelo di tutte le celle del registro di spostamento 20A su livello logico "L".

Siccome vi? completa simmetria, in presenza di condizione del bus priva di errori, ogni impulso UCLKA e rispettivamente UCLKB associato ad un fianco positivo di UBUSA o UBUSB allo stato "H" ripristina di volta in volta il registro di spostamento 20B e rispettivamente 2QA associato di volta in volata all'altro filo del bus, in modo che il livello -logico. "H".applicato.in.modo fisso alle entrate dei dati DATAnon.possa,mai apparire all'uscita-22B del registro di Scorrimento 20A e rispettivamente 22A del registro di spostamento 22B.

Secondo la figura 3, ci? si modifi.ca per?... in presenzadi un errore del bus. Qui si presume che, dopo la seconda giunzione da UBUSA allo stato "H", sul filo 10B del bus si ha una chiusura ad alto lato., in modo che detto filo rimane in condizione logica ?". Il filtro passa alto 16B non emette pi? alcun . impulso UCLKB, per cui il registro di spostamento 20A. viene si temporizzato ulteriormente_da impulsi U -CLKA derivati dalla tensione di segnale industurbata UBUSA e applicato alla sua entrata CLKA per? non viene pi? ripristinato ,

Ne consegue che come conseguenza della quarta giunzione della tensione di segnale UBUSA alla condizione "1 ", il segnale di stato UD all'uscita 22B del registro di spostamento 20A viene posta dalla condizione "L" (prodotta precedentemente mediante ripristino) alla condizione "H" letta precedentemente all 'accesso dati DATA

Dopo - l ' e l iminazione dell' istruzione, sul fllo dei bus 10B, la prossima giunzione della tensione, di segnale UBUSB allostato "H"producegi?, all 'uscita del filtropassa-alto 16B,un imputo corrispondente UCLKB che-appl icato all'entrata RSAdel registro dispo-_ stamento 20A - riporta tutte le celledel registro di spostamento..20A su.livello log.ico "L", in modo . che, successivamente, anche il segnale di stato UB riprenda il livello logico ?L''.

la figura 4 mostra schematicamente, con riferimento, all'esempio di chiusure di massa che si manifestano alternativamente su fili 10A e 10B del bus che producono un fissaggio di corrispondenti segnali UBUSA e UBUSB su livello "L", la formazione dei segnali di stato UA e UB che caratterizzano queste condizioni di errore.

Si nota che il numero di celle per ogni registro di spostamento non determina soltanto il ritardo tra la manifestazione di un errore del bus e e del suo riconoscimento ma detto numero di stadi determina anche la duriate massima "tollerabile" - da intendersi ingiunzioni da ?L" verso "H" sul bus -, ; durante le quali possono attendere errori del bus senza che si manifesti lo stato di errore "H? di e rispettivamente UB. Ci? pu? essere auspicabile, ad esempio, quando si impiegano protocolli di trasmissione che tollerano errori di bit. Nell'esempio secondo le figure 1a e 1b. con un numero di quattro celle, ogni tre giunzioni o meno da "L" verso "H'' di errori permanenti non vengono riconosciute. Un breve tempo di ritardo viene ottenuto quindi con un piccolo numero di celle di registro. Esso provoca per? una tolleranza di errore della lunghezza di un bit, cio? una soppressione che dura solo pochi cambi di segnali di bus dello stato "H" dei segnali di stato UA e rispettivamente UB e viceversa che identifica un errore del bus. Dall'altra parte, un numero maggiore di celle di registro aumenta la tolleranza del dispositivo rispetto alle punte di tensione di disturbo e agli impulsi di disturbo sulla linea del bus.

I segnali di stato e UB possono essere, naturalmente, ulteriormente elaborati a piacere, ad esempio per produrre segnali di allarme oppure per generare la disattivazione di un corrispondente sistema di bus. Siccome con il procedimento si riconosce il filo disturbato del bus, ? possibile per? prendere anche provvedimenti per ulteriori disponi bilit? del sistema, come ad esempio nell'ambito di un modo a funzionamento garantito per trasmissione unifilare.

Un.ulteriore sviluppo del dispositivo ? _ possibile in quanto i filtri passa-alto RC che fun-. _ gono da organi differenziatori vengono sostituiti da temporizzatori triggerati sul fianco, eventualmente_ da monoflop, che, in presenza di corrispondente eccitazione tramite giunzioni ?L"? "H" oppure ?H"? "L?, producono impulsi , e UCKLB' di duranta costante, che comunque ? dimensionata pi? breve del tempo_ di ripetizione minimo di fianchi raddrizzati di segnali sui fili del bus. Questo ulteriore sviluppo consente, in modo particolarmente semplice, l'integrazione monolitica di un dispositivo cosi modificato insieme ad altre funzioni circuitali.

Il basso costo tecnico-circuitale predestina il dispositivo secondo l'invenzione alla realizzazione monolitica in componenti fondamentali semiconduttori, come ad esempio i ricevitori, i trasmettitori, le stazioni di ricetrasmissione, i controllori del bus, ecc.

In particolare, il dispositivo pu? essere progettato con tutti gli elementi appartenenti ad esso come celle standard strutturalmente definiti compilabili al silicio, ed essere collocato nella tipologia di un circuito semiconduttore orientato secondo il bus, prodotto con una tecnologia qualsiasi.

con qualsiasi-funzione.

A questo proposito si pu? raggiungere una? elevata universaiit? di una tale cella standard inquanto i registri di spostamento di una cella standard ..corrispondente presentano, dopo almeno un de- -terminato numero di celie, almeno una derivazione in quanto la cella standard comprende ancora mezzi. logici che, in funzione di un segnale di comando logico inviabile a questimezz? , consentono di commu-_ tare la lunghezza effettiva dei registro di sposta-, mento di volta in volta a coppia tra almeno due nu-_. meri di livelli e di adattare la profondit? del bit della tolleranza di errore del dispositivo a ciascuna applicazione.

_ L'universalit? di una tale cella standard pu? essere aumentata ulteriormente in quanto vengono previsti, inoltre, mezzi supplementari che, in fun zione di un segnale di comando logico inviabile a questi mezzi, consentono di influenzare la risposta di mezzi di ponderazione ad impulsi 16A, 16B e di adattare, in questo modo, la frequenza limite del dispositivo, ad esempio, alla ripidit? del fronte dei segnali del bus.

Mezzi di ponderazione corrispondenti possono essere rappresentati ad esempio in modo molto favorevole dal punto di vista dell'integrazione, per_ mezzo?di^catene di elementi logici CMOS con.retroa-_ zione parziale o completa. Per la preparazione di un _ impulso con durata prestabilita si utilizzano, in questo caso, in primo luogo i tempi di esecuzione degli elementi logici tecnologicamente condizionati nell'ambito di nanosecondi. Inoltre, siccome non sono necessarie capacit? o lo sono solo capacit? molto piccole, ? fabbisogno di spazio on-chip di tali disposizioni per la pcnderazione ad impulsi non ? maggiore di quella per corrispondenti registri di spostamento delle celle standard.

Secondo la figura 5, i due perfezionamenti citati per ultimo possono essere realizzati, nell'ambito di una struttura di celle standard, preferibilmente in modo combinato. Come livelli di ponderazione ad impulsi 16A, 16B sono previsti, in questo caso, monoflop programmabili oppure temporizzatori del tipo citato costituiti da elementi logici CMOS disposti in cascata che su giunzioni logiche di segnali di una determinata direzione dei segnali dei fili ( UBUSA , UBUSB ), emettono singoli impulsi con durata variabile a seconda della selezione delle loro entrate di programmazione 27A e 27B. Per la compensazione di temperatura si possono contraccoppiare corrispondenti cascate di elementi logici CMOS in modo corrente per l'esperto.

Inoltre, a valle dei registri di sposta--mento sono disposti multiplexer 25A e rispettivamen-pte 25B., le cui entrate sono collegate con prese di . derivazione Q - Q . e rispmA pA Kettivamente QmB - QpB dei registri di spostamento e i quali, a seconda della selezione della loro entrata 28A e rispettivamente 28B,sono in grado di inserire staticamente di volta in volta una presa di derivazione del registro di spostamento sulla loro uscita 22B e rispettivamente 22A I percorsi di comando 27 e 28,aventi ad esempio solo una larghezza di pochi bit, per la programmazione dei livelli di ponderazione ad impulsi 16A e 16B e rispettivamente dei multiplexer di uscita 25A e 25B possono essere caricati direttamente oppure tramite una disposizione di registro tampone_ oppure un decodificatore 26 con un segnale logico di impostazione. In questo caso, una tale disposizione di registro tampone o un decodificatore 26 pu? essere progettato per la ricezione di una parola di impostazione parallela o seriale tramite un percorso di entrata 29, cio? in esecuzione seriale/parallela stessa pu? contenere anche un registro di spostamento come trasduttore seriale/parallelo. Per una determinata applicazione, il percorso di accesso 29 pu? essere cablato in modo fisso con un segnale di impostazione corrispondente, dove un tale segnale di impostazione pu? essere generato, ad esempio, on-chip oppure pu? essere prodotto mediante cablaggio fisso di collegamenti IC esterni (wired programming).

Per motivi di saggio, il segnale di impostazione pu? essere modificato, ad esempio, dal calcolatore on-chip del circuito del bus, sul cui chip ? integrata anche la cella standard e, in questo modo si pu? modificare la frequenza limite e la profondit? della tolleranza di errore di segnali bit sulla linea del bus nel senso di una funzione di filtraggio di prova. Grazie alla trasferibilit? di risultati di prova tramite il bus, una tale cella standard universale consente la realizzazione di un sistema di saggio di bus decentralizzato, risolto in modo da formare una struttura, adatto non solo a rilevare il filo disturbato del bus ma anche a limitare il luogo di un errore del bus.

Dalla descrizione precedente della funzione del dispositivo emerge in ampia misura il procedimento secondo l'invenzione del controllo di errori del bus su linee simmetriche a due fili di bus; esso comprende i seguenti stadi:

(a) La ponderazione delle giunzioni

oppure "H?-->"L? del primo e del secondo segnale dei f ili di una linea a due fili di bus tramite derivaz ione a giunzione concatenata di prime e seconde sequenze di impulsi;

(b) avanzamento incrementale a passo a passo di una prima funzione di spostamento a_pi? passi.caricabile in questo caso in serie con stato logico costante, in ragione delle sequenze di impulsi derivate dal primo filo del bus come comandi a passo a passo;

(c) il ripristino in tutti i passi della prima nzione di spostamento a pi? passi in ragione delle quenze di impulsi derivate dal secondo filo del come istruzioni di ripristino;

(d) Avanzamento incrementale a passo a passo di a seconda funzione dello stesso tipo di spostamento pi? passi, caricabile, in questo caso, in serie:con ato logico costante, in ragione delle sequenze di pulsi derivate dal secondo filo del bus come istruzioni a passo a passo;

(e) ripristino in tutti i passi della seconda funzione di spostamento a pi? passi in ragione delle sequenze di impulsi derivate dal primo filo del bus come istruzioni di ripristino;

(f) preparazione degli stati di passo ottenuti di volta in volta per ultimo delle prime e delle seconde funzioni di spostamento a pi? passi come segnali che caratterizzano ciascuno stato di errore del secondo e rispettivamente del primo { cio? di ciascun altro) filo della linea del bus.

Il procedimento secondo l'invenzione pu? essere sviluppato con i seguenti passi alternativi:

(g1) produzione di prime e seconde sequenze di impulsi mediante differenziazione dei segnali dei fili ;

(g2) produzione di prime e di seconde sequenze di impulsi mediante filtraggio passa-alto dei segnali dei fili del bus;

g3) produzione di prime e di.seconde sequenze di impulsi mediante rilevamento di giunzioni logiche analoghe di primi e secondo segnali di fili;

- produzione di prime e seconde sequenze di impulsi mediante generazione - in funzione del rilevamento di dette giunzioni - di primi e secondi singoli impulsi di durata prestabilita per caso di rilevamento .

Il procedimento secondo l 'invenzione.pu? essere sviluppato ulteriormente, per motivi di adattamento oppure di ottimizzazione di parametri di controllo ad una determinata applicazione oppure per motivi di saggio di bus a due fili mediante almeno uno dei seguenti passi:

(h1 identica variazione del numero,di passi_ effettivamente efficaci .della prima_e della seconda_ funzione, di spostamento a pi? passi.in.ragione,di.un _ segnale, logico.,di_impostazione (tramite 28) e della valutazione degli stati di passo di volta in volta raggiunto per ultimo di prime e seconde funzioni di spostamento a pi? passi in funzione del segnale di impostazione;

(h2) - identica variazione della durata dei detti singoli impulsi di prime e seconde sequenze di impulsi in ragione di un segnale logico di impostazione (tramite 27) e della valutazione degli stati di passo di volta in volta raggiunti per ultimo di prime e seconde funzioni di spostamento a pi? passi in funzione del segnale di impostazione.

Claims (16)

1. RIVENDICAZIONI 1. Procedimento per il controllodi inter-_ facce e.linee simmetriche di bus a due fili,per la_ trasmissione seriale di dati, dove i due fili della_ linea, in condizione normale, cambiano la loro pola-_ rit? in opposizione di fase, caratterizzato dalle,seguenti fasi: (a) Ponderazione ad impulsi delle giunzioni di ?L"-->''H" oppure del primo e del secondo segnale del filo di una linea di bus a due fili mediante derivazione concatenata alla giunzione di prime e di seconde sequenze di impulso; (b) avanzamento incrementale a passo a passo con stato di ingresso logico costante di una prima funzione di spostamento a pi? passi in ragione delle sequenze di impulsi derivate dal primo filo del bus come istruzioni a passo a passo; (c) ripristino in tutti i passi della prima funzione di spostamento a pi? passi in ragione delle sequenze di impulsi derivate dal secondo filo del bus come istruzioni di ripristino; (c) avanzamento incrementale a passo a passo con stato di ingresso logico costante di una seconda funzione di spostamento a pi? passi in ragione delle sequenze di impulsi derivate dal secondo filo del.bus come istruzioni a passo a.passo;-(e )..ripristino.in tutti. A passi della seconda funzione,di spostamento a .pi? passi-in ragione delle sequenze,di. impulsi come istruzioni di ripristino derivate dal primo filo del bus.;. (f).approntamento degli stati,dei passi raggiunti di volta in volta per ultimo di prime e seconde.funzioni di spostamento a pi? passi.come._ segnali che caratterizzano ciascuno stato di errore . del secondo e rispettivamente del primo (cio? di ciascun altro) filo di linea del bus.
2. 2. Procedimento secondo la rivendicazione 1, caratterizzato dal seguente ulteriore passo: - produzione di prime e seconde sequenze di impulsi mediante differenziazione di primi e secondi segnali di fili.
3. 3. Procedimento secondo la rivendicazione 1, caratterizzato dal seguente ulteriore passo: - produzione di prime e secondo sequenze di impulsi mediante filtraggio passa-alto di primi e secondi segnali di fili.
4. 4. Procedimento secondo la rivendicazione 1, caratterizzato dai seguenti ulteriori passi - rilevamento di giunzioni logici dello stesso tipo di primi e secondi segnali di fili} - produzione di prime e seconde sequenze di impulsi_mediante generazione in funzione del rilevamento del le dette giunzioni - di primi e secondi imp u1si sin goli (UCLKA, UCLKB ) di durata prestaiUlta per caso di rilevamento.
5. 5. Procedimento secondo la rivendicazione 1, caratterizzato dal seguente ulteriore passo: - identica modifica del numero di passi effettivamente efficace della prima e della seconda funzione di spostamento a pi? passi in ragione di un segnale logico di impostazione (tramite 28) e della valutazione degli stati del passo di volta in volta raggiunti per ultimo di prime e seconde funzioni di spostamento a pi? passi in funzione del segnale di impostazione .
6. 6. Procedimento secondo la rivendicazione 4, caratterizzato dal seguente ulteriore passo: - identica variazione della durata di detti impulsi singoli di prime e di seconde sequenze di impulsi in ragione di un segnale logico di impostazione (tramite 27) e valutazione degli stati del passo di volta in volta ottenuti per ultimo di prime e seconde funzioni di spostamento a pi? passi in funzione del segnale di impostazione.
7. 7. Dispositivo per l'esecuzione del procedimento secondo la rivendicazione 1 , caratterizzato ? dal. fatto... _ che.esso presenta primi e.secondi mezzi (16A,.. 16B) accoppiati.(A, B) al primo e al secondo filo (10?, 10B), che.,__al.merio.per.effetto di ciascuna giunzione logica,dei.,segnali, emettono primi e secondi impul-___ si ad una determinata direzione dei primi e dei second? segnali (UBUSA, UBUSB) dei fili, . - che esso presenta due primi e secondi registri dis postamento caricabile in serie, sincronizzabili e ripristinabi1i in parallelo e leggibili in serie, con primi e secondi ingressi di caricamento, ingressi di clock, ingressi di ripristino, ed uscite di e-_ strazione ; - che gli ingressi seriali di caricamento (DATA) dei due registri di spostamento (20A, 20B) sono cablati con un livello logico costante (ad es. "H"); - che i primi mezzi (16A)sono collegati in nodo attivo con l'ingresso di clock (CLKA) del primo registro di spostamento (20A) e con l'ingresso di ripristino (RSB) del secondo registro di spostamento (20B) e i secondi mezzi (16B) sono collegati con l'ingresso di clock (CLKB) del secondo registro di spostamento (20B) e con l'ingresso di ripristino (RSA) del primo registro di spostamento (20A); dall'uscita (QA) del primo registro di_ spostamento (20A) si preleva un segnale di s.tato..di-errore che.identifica il secondo filo (10B) deh bus e dall'uscita (QB) del secondo registro di.sposta.-? mento (20B) si preleva un segnale di stati di errore che identifica il primo filo (1QA) del bus..
8. 8. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto - che i mezzi accoppiati (16A, 16B) sono organi differenziatori e i due registri di spostamento sono realizzati in un unico elemento strutturale.
9. 9. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto che - i mezzi accoppiati (16A, 16B) sono filtri passa-alto e i due registri di spostamento sono realizzati in un unico elemento strutturale.
10. 10. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto - che i mezzi accoppiati sono temporizzatori at tivabili selettivamente sul fianco, in particolare multivibratori monostabili.
11. 11. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto - che tutti gli elementi del dispositivo (16A. 16B, 20A, 20B) sono eseguiti a pezzo unico con tecni ca circuitale monolitica.
12. 12. Dispositivo secondo la rivendicazione 7, caratterizzata dal fatto - che esso, insieme ad almeno una funzione del bus monoliticamente realizzabile (ricevitore, trasmettitore, stazione di ricetrasmissione, ecc.), ? integrato sullo stesso chip a semiconduttore.
13. 13. Dispositivo secondo la rivendicazione 11, caratterizzato dal fatto - che esso ? progettato e.realizzato..con tutti glielementi relativi ad esso come cella standard strutturalmente definita, compilabile al silicio, e come tale ? involto nella tipologia di un circuito a semiconduttori con qualsiasi funzione, orientato secondo il bus, prodotto con qualsiasi tecnologia.
14. 14. Dispositivo secondo la rivendicazione 13, caratterizzato dal fatto - che i registri di spostamento della cella standard, dopo almeno un determinato numero di celle, comprende almeno una derivazione (QmA ... QpA e risp. QmB ... QpB),e - che la cella standard comprende altri mezzi logici che, in funzione di un segnale di comando logico inviabile a questi mezzi logici, consentono di commutare 1a lunghezza effettiva dei registri di spo stamento di volta in vola tra almeno due numeri di livelli e di adattare la larghezza della tolleranza di errore all'applicazione e rispettivamente alla situazione di disturbo.
15. 15. Dispositivo secondo la rivendicazione 13, caratterizzato dal fatto - che la cella standard comprende altri mezzi logici che, in funzione di un segnale di comando logico inviabile a questi mezzi logici, consentono di influenzare la durata degli impulsi prodotti dai mezzi di emissione di impulsi (16A, 16B) e di adattare, in questo modo, una frequenza limite del dispositivo alla ripidit? di fronte secondo l'applicazione e/o alla durata del bit dei segnali normali del bus oppure di prova speciale del bus.
16. 16. Dispositivo secondo la rivendicazione 15, caratterizzato dal fatto - che i mezzi di emissione d'impulsi (16A, 16B) comprendono elementi logici CMOS in cascata con livello dell'uscita in cascata selezionabile in funzione del citato segnale logico di comando.