ITMI20121059A1 - Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo - Google Patents

Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo Download PDF

Info

Publication number
ITMI20121059A1
ITMI20121059A1 IT001059A ITMI20121059A ITMI20121059A1 IT MI20121059 A1 ITMI20121059 A1 IT MI20121059A1 IT 001059 A IT001059 A IT 001059A IT MI20121059 A ITMI20121059 A IT MI20121059A IT MI20121059 A1 ITMI20121059 A1 IT MI20121059A1
Authority
IT
Italy
Prior art keywords
test
pin
terminal
pins
terminals
Prior art date
Application number
IT001059A
Other languages
English (en)
Inventor
Matteo Brivio
Carlo Caimi
Giorgio Rossi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT001059A priority Critical patent/ITMI20121059A1/it
Priority to US13/913,883 priority patent/US9176191B2/en
Publication of ITMI20121059A1 publication Critical patent/ITMI20121059A1/it

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

DESCRIZIONE
La soluzione in accordo con una o più forme di realizzazione della presente invenzione riguarda il settore dell’elettronica. Più specificamente, tale soluzione riguarda il test di dispositivi elettronici con piedini a collegamento multiplo.
I dispositivi elettronici comprendono vari componenti elettronici (ad esempio, memorie non-volatili), i quali sono tipicamente integrati in piastrine (die) in materiale semiconduttore. Ogni piastrina à ̈ quindi alloggiata in un apposito contenitore (package), il quale protegge la piastrina allo stesso tempo consentendone l’accesso. A tale scopo, il contenitore espone vari piedini (lead) che sono collegati elettricamente a terminali della piastrina (ad esempio, tramite corrispondenti fili di collegamento).
I piedini sono normalmente a collegamento singolo, in cui ciascuno di essi à ̈ collegato ad un singolo terminale. Tuttavia, alcuni piedini possono anche essere a collegamento multiplo (ed in particolare, a collegamento doppio), in cui ciascuno di essi à ̈ collegato a due (o più) terminali; il piedino a collegamento multiplo à ̈ usato per scambiare segnali in mutua esclusione con ciascuno dei suoi terminali. Ciò consente di ridurre il numero di piedini del contenitore, e quindi l’ingombro dell’intero dispositivo elettronico.
Tipicamente, i dispositivi elettronici sono sottoposti a vari processi di test per verificare il loro corretto funzionamento. Ad esempio, un test di continuità à ̈ usato per verificare l’integrità dei fili di collegamento tra i terminali ed i piedini; ciò consente di scremare i dispositivi elettronici (scartando quelli immediatamente difettosi) prima di eseguire successivi test più complessi (ad esempio, di tipo parametrico o funzionale). Il test di continuità à ̈ in genere eseguito nel corso di un test aperto/corto (open/short), il quale à ̈ usato per rilevare condizioni di circuitoaperto/corto-circuito ai piedini del dispositivo elettronico. A tale scopo, una corrente di test à ̈ applicata a ciascun piedino, e la corrispondente tensione à ̈ misurata. In condizioni normali, la corrente di test provoca l’accensione di una struttura di protezione a diodi che à ̈ presente tra il corrispondente terminale ed un terminale di riferimento (mantenuto ad una tensione di riferimento, o massa, tramite il corrispondente piedino), per cui la tensione misurata assume un valore atteso uguale ad una tensione di limitazione (clamping) della struttura di protezione (ad esempio, una tensione di alimentazione del dispositivo elettronico). Al contrario, la tensione misurata assume un valore diverso da quello atteso, ed in particolare un valore più alto nel caso di circuito-aperto o un valore nullo nel caso di corto-circuito; in tale caso, il dispositivo elettronico à ̈ rilevato come difettoso e scartato.
Tuttavia, i test di continuità noti non sono in grado di rilevare interruzioni di parte solamente dei fili di collegamento ai corrispondenti terminali di un piedino a collegamento multiplo (ad esempio, uno solo dei due). Infatti, in tale caso il piedino a collegamento multiplo rimane collegato all’altro dei suoi terminali tramite il corrispondente filo di collegamento (integro); pertanto, la corrente di test provoca ancora l’accensione della struttura di protezione del terminale collegato al piedino tramite il filo di collegamento integro, per cui la tensione misurata assume ancora il valore atteso. Di conseguenza, dispositivi elettronici difettosi per tale motivo passano comunque il test aperto/corto, e possono essere rilevati (indirettamente) solamente nel corso dei successivi test parametrici o funzionali.
Ciò provoca un aggravio dei costi di test dei dispositivi elettronici, in quanto comporta l’esecuzione dei (complessi) test parametrici o funzionali anche su tali dispositivi elettronici difettosi. Inoltre, à ̈ più difficile (se non impossibile) determinare l’effettiva causa di ogni fallimento dei test parametrici o funzionali. In ogni caso, esiste il rischio che alcune interruzioni dei fili di collegamento possano non essere rilevate dai test parametrici o funzionali in specifiche situazioni. Tutto ciò ha un effetto negativo sulla qualità della produzione dei dispositivi elettronici.
Tali inconvenienti sono particolarmente critici in alcune condizioni specifiche. Ad esempio, nel caso di dispositivi elettronici che contengono memorie non-volatili di tipo Few Time Programmable (FTP), i dispositivi elettronici sono forniti dai produttori con le memorie non-volatili completamente cancellate per essere programmate sul campo una sola volta dai clienti - ad esempio, per applicazioni di tipo automobilistico (automotive); di conseguenza, i produttori eseguono solamente i test aperto/corto su tali dispositivi elettronici, mentre i test parametrici o funzionali sono eseguiti dai clienti dopo la loro programmazione. In tale caso, dispositivi elettronici difettosi a causa di interruzioni di parte solamente dei fili di collegamento ai terminali di un piedino a collegamento multiplo possono essere rilevati solamente dai clienti nel corso dei test parametrici o funzionali. Ciò provoca la restituzione dei dispositivi elettronici difettosi dai clienti ai produttori, con aumento dei costi di produzione e diminuzione della soddisfazione dei clienti (customer satisfaction).
In termini generali, la soluzione in accordo con una o più forme di realizzazione della presente invenzione à ̈ basata sull’idea di sfruttare corrispondenti piedini a collegamento singolo per testare i diversi collegamenti elettrici ad ogni piedino a collegamento multiplo.
In particolare, uno o più aspetti della soluzione in accordo con specifiche forme di realizzazione dell’invenzione sono indicati nelle rivendicazioni indipendenti e caratteristiche vantaggiose della stessa soluzione sono indicate nelle rivendicazioni dipendenti, con il testo di tutte le rivendicazioni che à ̈ incorporato nella presente alla lettera per riferimento (con qualsiasi caratteristica vantaggiosa fornita con riferimento ad uno specifico aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione che si applica mutatis mutandis ad ogni altro suo aspetto).
Più specificamente, un aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione fornisce un dispositivo elettronico con un insieme di primi piedini (ciascuno connesso elettricamente ad un primo terminale) ed un insieme di secondi piedini (ciascuno connesso elettricamente ad una pluralità di secondi terminali); per ogni secondo piedino, una struttura di test à ̈ accoppiata tra ogni suo secondo terminale ed un primo terminale di test, con la struttura di test che à ̈ configurabile in una condizione di test (per testare la corrispondente connessione elettrica tramite il secondo piedino ed il primo piedino di test) o in una condizione di funzionamento (per non interferire con un funzionamento normale del secondo piedino e del primo piedino di test).
Un altro aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione fornisce un componente elettronico per l’uso in tale dispositivo elettronico.
Un altro aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione fornisce un sistema comprendente uno o più di tali dispositivi elettronici.
Un altro aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione fornisce un metodo per testare tale dispositivo elettronico.
La soluzione in accordo con una o più forme di realizzazione dell'invenzione, come pure ulteriori caratteristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate (in cui, per semplicità, elementi corrispondenti sono indicati con riferimenti uguali o simili e la loro spiegazione non à ̈ ripetuta, ed il nome di ogni entità à ̈ in generale usato per indicare sia il suo tipo sia suoi attributi – come valore, contenuto e rappresentazione). A tale riguardo, à ̈ espressamente inteso che le figure non sono necessariamente in scala (con alcuni particolari che possono essere esagerati e/o semplificati) e che, a meno di indicazione contraria, esse sono semplicemente utilizzate per illustrare concettualmente le strutture e le procedure descritte. In particolare:
FIG.1 mostra una rappresentazione schematica di un dispositivo elettronico in cui la soluzione in accordo con una forma di realizzazione dell’invenzione può essere applicata,
FIG.2 mostra una rappresentazione funzionale della soluzione in accordo con una forma di realizzazione dell’invenzione,
FIG.3 mostra un esempio di implementazione della soluzione in accordo con una forma di realizzazione dell’invenzione,
FIG.4 mostra un diagramma di attività che descrive una procedura di test relativa a tale implementazione in accordo con una forma di realizzazione dell’invenzione,
FIG.5 mostra un ulteriore esempio di implementazione della soluzione in accordo con una forma di realizzazione dell’invenzione, e
FIG.6 mostra un diagramma di attività che descrive una procedura di test relativa a tale ulteriore implementazione in accordo con una forma di realizzazione dell’invenzione.
Con riferimento in particolare alla FIG.1, à ̈ mostrata una rappresentazione schematica di un dispositivo elettronico 100 in cui la soluzione in accordo con una forma di realizzazione dell’invenzione può essere applicata.
Il dispositivo elettronico 100 comprende una piastrina 105 in materiale semiconduttore in cui sono integrati vari componenti elettronici (ad esempio, una memoria non-volatile FTP con una matrice di celle di memoria e relativi circuiti di controllo, non mostrati nella figura). La piastrina 105 espone una pluralità di terminali 110 di tali componenti elettronici su una sua superficie frontale - ad esempio, in forma di piazzole conduttive (pad). La piastrina 105 à ̈ montata su una cornice di piedini (lead-frame) 115; la lead-frame 115 à ̈ formata da una piastra in materiale metallico (ad esempio, rame), la quale à ̈ tranciata in modo da definire una struttura di supporto al cui interno à ̈ disposta una piazzola di piastrina collegata alla struttura di supporto tramite barre di interconnessione (tie-bar), e da cui sporgono verso tale piazzola di piastrina una pluralità di piedini 120.
Fili di collegamento 125 in materiale metallico (ad esempio, oro) collegano elettricamente i terminali 110 ai piedini 120. In particolare, nel caso di un piedino a collegamento singolo (differenziato con il riferimento 120s), un filo di collegamento (differenziato con il riferimento 125s) collega il piedino 120s ad un singolo terminale (differenziato con il riferimento 110s). Nel caso invece di un piedino a collegamento multiplo, ed in particolare doppio (differenziato con il riferimento 120m), due (o più) fili di collegamento (differenziati con i riferimenti 125m1e 125m2) collegano il piedino 120m a corrispondenti terminali (differenziati con il riferimento 110m1e 110m2, rispettivamente). La piastrina 105 ed una porzione interna dei piedini 120 (su cui sono fissati i fili di collegamento 125) sono inglobate in un contenitore di protezione 130 in materiale isolante (ad esempio, una resina plastica). Il contenitore di protezione 130 à ̈ separato dalla struttura di supporto della lead-frame 115 tagliando le barre di interconnessione a filo dello stesso ed i piedini 120 alle loro estremità esterne (in modo che essi sporgano dal contenitore di protezione 130).
Una rappresentazione funzionale della soluzione in accordo con una forma di realizzazione dell’invenzione à ̈ mostrata nella FIG.2.
In tale caso, per ogni piedino a collegamento multiplo 120m una pluralità di strutture di test 2051,2052(in numero uguale ai corrispondenti terminali 110m1,110m2– ossia, due nell’esempio in questione) sono aggiunte all’interno della piastrina 105. Ogni struttura di test 2051,2052à ̈ accoppiata tra il corrispondente terminale 110m1,110m2ed uno dei terminali collegato ad un piedino a collegamento singolo (indicato nel seguito come terminale di test); in particolare, la struttura di test 2051à ̈ accoppiata tra il terminale 110m1ed un terminale 110st1(il quale à ̈ a sua volta collegato ad un piedino 120st1tramite un filo di collegamento 125st1), e la struttura di test 2052à ̈ accoppiata tra il terminale 110m2ed un terminale 110st2(il quale à ̈ a sua volta collegato ad un piedino 120st2tramite un filo di collegamento 125st2). Ad esempio, il terminale 110st1,110st2à ̈ il terminale (collegato ad un piedino a collegamento singolo) più vicino al terminale 110m1,110m2; in questo modo, à ̈ possibile semplificare il collegamento elettrico della struttura di test 2051,2052tra il terminale 110m1,110m2ed il terminale 110st1,110st2all’interno della piastrina 105.
Come descritto in dettaglio nel seguito, ogni struttura di test 2051,2052à ̈ configurabile in una condizione di test o in una condizione operativa. Nella condizione di test, la struttura di test 2051,2052consente di testare l’integrità del filo di collegamento 125m1,125m2tramite il piedino 120m (in comune tra i due fili di collegamento 125m1,125m2) ed il piedino 120st1,120st2(corrispondente al filo di collegamento 125m1,125m2in questione). Nella condizione operativa, invece, la struttura di test 2051,2052non interferire con un funzionamento normale del piedino 120me del piedino 120st1,120st2.
La tecnica sopra descritta consente di sottoporre ad un test di continuità anche i collegamenti elettrici ai corrispondenti terminali di un piedino a collegamento multiplo (per verificare la loro integrità). Ciò comporta una riduzione dei costi di test dei dispositivi elettronici, in quanto consente di scremare i dispositivi elettronici prima di eseguire successivi test più complessi (ad esempio, di tipo parametrico o funzionale). Inoltre, ciò ha un effetto positivo sulla qualità della produzione dei dispositivi elettronici, in quanto facilita la determinazione dell’effettiva causa di ogni dispositivo elettronico difettoso che non ha passato il test di continuità. Tali vantaggi sono particolarmente apprezzati in alcune condizioni specifiche - ad esempio, nel caso in questione in cui i dispositivi elettronici contengono memorie non-volatili FTP, per cui possono essere forniti dai produttori con le memorie non-volatili completamente cancellate per essere programmate sul campo una singola volta dai clienti (ad esempio, per applicazioni di tipo automobilistico). Infatti, in questo caso à ̈ possibile individuare i dispositivi elettronici difettosi a causa di interruzioni di parte solamente dei collegamenti elettrici ai terminali di un piedino a collegamento multiplo direttamente dai produttori (evitando la loro restituzione da parte dei clienti), con una riduzione dei costi di produzione ed un incremento della soddisfazione dei clienti.
Un esempio di implementazione della soluzione in accordo con una forma di realizzazione dell’invenzione à ̈ mostrata nella FIG.3.
In questo caso, ogni struttura di test 2051,2052comprende una cella di memoria (non-volatile) basata su un transistore MOS (a canale N) a gate flottante, entrambi indicati con il riferimento 3051,3052. Il transistore MOS 3051,3052ha un terminale di gate accoppiato al terminale 110m1,110m2, un terminale di drain accoppiato al terminale 110st1,110st2, ed un terminale di source accoppiato ad un altro terminale 110g (indicato nel seguito come terminale di riferimento), il quale à ̈ a sua volta collegato ad un piedino a collegamento singolo 120g tramite un filo di collegamento 125g per ricevere la tensione di riferimento; il transistore MOS 3051,3052ha una tensione di soglia che dipende da una carica elettrica nella sua gate flottante. Diversi livelli della tensione di soglia rappresentano corrispondenti valori logici; convenzionalmente, la cella di memoria 3051,3052à ̈ in uno stato cancellato corrispondente ad un valore logico 1 quando presenta una tensione di soglia bassa (ad esempio, 0-0,5V) ed à ̈ in uno stato programmato corrispondente ad un valore logico 0 quando presenta una tensione di soglia alta (ad esempio, 7-8V).
Nella condizione di test, tutte le celle di memoria 3051,3052sono cancellate. L’integrità di ogni filo di collegamento 125m1,125m2à ̈ verificata leggendo la corrispondente cella di memoria 3051,3052; tale operazione può essere eseguita sia in successione sia contemporaneamente (in quanto le due celle di memoria 3051e 3052non interagiscono tra loro nonostante il collegamento tra i loro terminali di gate attraverso il piedino 120m). A tale scopo, la tensione di riferimento à ̈ applicata al piedino 110g, una tensione di lettura di drain à ̈ applicata al piedino 120st1,120st2(ad esempio, 1V), ed una tensione di lettura di gate à ̈ applicata al piedino 120m (con un valore compreso tra la tensione di soglia bassa e la tensione di soglia alta - ad esempio, 5V). La tensione di riferimento e la tensione di lettura di drain sono sempre fornite al terminale di source ed al terminale di drain, rispettivamente, del transistore MOS 3051,3052tramite i fili di collegamento 125g e 125st1,125st2, rispettivamente (verificati essere integri in precedenza come usuale). Se il filo di collegamento 125m1,125m2à ̈ anche esso integro, la tensione di lettura di gate à ̈ fornita al terminale di gate del transistore MOS 3051,3052tramite esso. Poiché la cella di memoria 3051,3052à ̈ cancellata, la tensione applicata tra il terminale di gate ed il terminale di source (ossia, 5V) à ̈ superiore alla tensione di soglia bassa del transistore MOS 3051,3052, per cui esso à ̈ accesso; di conseguenza, una corrente (ad esempio, di alcuni mA) scorre tra il piedino 120st1,120st2ed il piedino 120g, di modo che il valore logico 1 à ̈ letto. Al contrario, se il filo di collegamento 125m1,125m2à ̈ interrotto, nessuna tensione à ̈ fornita al terminale di gate del transistore MOS 3051,3052. Pertanto, il transistore MOS 3051,3052rimane spento; di conseguenza, nessuna corrente scorre tra il piedino 120st1,120st2ed il piedino 120g, di modo che il valore logico 0 à ̈ letto.
Nella condizione operativa, invece, tutte le celle di memoria 3051,3052sono programmate. A tale scopo, una volta che il dispositivo elettronico ha passato il test di continuità, la tensione di riferimento à ̈ applicata al piedino 110g, una tensione di programmazione di drain à ̈ applicata al piedino 120st1,120st2(ad esempio, 4,5V), ed una tensione di programmazione di gate à ̈ applicata al piedino 120m (ad esempio, 12,5V). La tensione di riferimento, la tensione di programmazione di drain e la tensione di programmazione di gate sono sempre fornite al terminale di source, al terminale di drain ed al terminale di gate, rispettivamente, del transistore MOS 3051,3052tramite i fili di collegamento 125g, 125st1,125st2e 125m1,125m2, rispettivamente (verificati essere integri in precedenza); ciò provoca un’iniezione di elettroni nella gate flottante del transistore MOS 3051,3052, la quale porta la sua tensione di soglia alta. Pertanto, nella condizione normale di funzionamento del dispositivo elettronico (assumendo che le tensioni operative applicate al piedino 120m siano inferiori alla tensione di soglia alta), il transistore MOS 3051,3052à ̈ sempre spento. In questo modo il transistore MOS 3051,3052, in aggiunta ad essere sempre visto come un circuito-aperto dal terminale 110m1,110m2, à ̈ anche visto come un circuito-aperto dal terminale 110st1,110st2e dal terminale 120g (a meno di trascurabili correnti di perdita del transistore MOS 3051,3052). Inoltre (assumendo che le tensioni operative applicate tra i piedini 120m e 120st1,120st2siano inferiori a corrispondenti tensioni di cancellazione), la cella di memoria 3051,3052rimane sempre programmata durante il funzionamento normale del dispositivo elettronico. Di conseguenza, la cella di memoria 3051,3052(una volta programmata) à ̈ completamente trasparente al funzionamento normale del dispositivo elettronico.
L’implementazione sopra descritta con la struttura di test basata sulla cella di memoria à ̈ molto affidabile. Infatti, la struttura di test può essere portata nella condizione di funzionamento in modo semplice e sicuro (senza alcun rischio di danneggiamento del dispositivo elettronico). Inoltre, la particolare disposizione della cella di memoria (con il terminale di gate direttamente collegato al terminale del piedino a collegamento multiplo) rende la sua lettura e programmazione ancora più sicura.
Con riferimento ora alla FIG.4, à ̈ mostrato un diagramma di attività che descrive una procedura di test relativa a tale implementazione in accordo con una forma di realizzazione dell’invenzione; in particolare, il diagramma rappresenta un test di continuità del dispositivo elettronico con un metodo 400.
Il metodo inizia al cerchio nero di partenza 405, e quindi passa al blocco 410 in cui tutte le celle di memoria del dispositivo elettronico sono cancellate (ad esempio, irradiando la piastrina con luce ultravioletta prima del suo inglobamento nel contenitore). Continuando al blocco 415, l’integrità dei fili di collegamento dei piedini a collegamento singolo à ̈ verificata come usuale, in successione e/o in parallelo (ad esempio, applicando a ciascuno di tali piedini una corrente di test e misurando la corrispondente tensione, con il corrispondente filo di collegamento che à ̈ ritenuto integro se la tensione misurata assume un valore atteso uguale ad una tensione di limitazione di una struttura di protezione a diodi presente tra il corrispondente terminale ed il terminale di riferimento, ed à ̈ invece ritenuto interrotto se la tensione misurata assume un valore più alto). Il flusso di attività si divide al blocco 420 in accordo con il risultato di tale verifica. Se uno o più dei fili di collegamento dei piedini a collegamento singolo sono interrotti, il dispositivo elettronico à ̈ determinato essere difettoso al blocco 425 (ed à ̈ quindi scartato in quanto non ha passato il test di continuità).
Al contrario, l’integrità dei fili di collegamento dei piedini a collegamento multiplo à ̈ verificata, eseguendo le seguenti operazioni in successione su ciascuno di essi e/o in parallelo su tutti o parte di essi. In particolare, per ogni piedino a collegamento multiplo la corrispondente cella di memoria à ̈ letta al blocco 430. Il flusso di attività si divide al blocco 435 in accordo con il risultato di tale lettura. Se il valore logico 0 à ̈ letto (in quanto il corrispondente filo di collegamento à ̈ interrotto), il dispositivo elettronico à ̈ determinato anche in questo caso essere difettoso al blocco 425 (ed à ̈ quindi scartato).
Se invece il valore logico 1 à ̈ letto (in quanto il corrispondente filo di collegamento à ̈ integro), il metodo continua al blocco 440 in cui la cella di memoria à ̈ programmata. La cella di memoria à ̈ letta nuovamente al blocco 445. Il flusso di attività si divide al blocco 450 in accordo con il risultato di tale ulteriore lettura. Se il valore logico 1 à ̈ letto (in quanto la cella di memoria non à ̈ stata programmata), il dispositivo elettronico à ̈ determinato anche in questo caso essere difettoso al blocco 425 ed à ̈ quindi scartato (in quanto la cella di memoria cancellata interferirebbe con il suo funzionamento normale). Se invece il valore logico 0 à ̈ letto (in quanto la cella di memoria à ̈ stata correttamente programmata), il dispositivo elettronico à ̈ determinato essere funzionante al blocco 455 (ed à ̈ quindi accettato in quanto ha passato il test di continuità).
In ogni caso, il metodo termina ai cerchi concentrici bianco e nero di fine 460, i quali sono raggiunti dal blocco 425 (appena à ̈ determinato che uno qualsiasi dei fili di collegamento à ̈ interrotto, e quindi il dispositivo elettronico à ̈ difettoso) o dal blocco 455 (quando à ̈ determinato che tutti i fili di collegamento sono integri, e quindi il dispositivo elettronico à ̈ funzionante).
L’algoritmo sopra descritto consente di determinare i fili di collegamento che sono interrotti (sia per i piedini a collegamento singolo sia per i piedini a collegamento multiplo), ed allo stesso tempo consente di garantire che in ogni dispositivo elettronico funzionante le celle di memoria di tutte le strutture di test sono state correttamente programmate (e quindi non interferiscono più sul suo funzionamento normale).
Un ulteriore esempio di implementazione della soluzione in accordo con una forma di realizzazione dell’invenzione à ̈ mostrata nella FIG.5.
In questo caso, ogni struttura di test 2051,2052comprende un fusibile 5051,5052ed un transistore MOS (a canale N) 5101,5102collegati in serie. In particolare, il fusibile 5051,5052ha un terminale accoppiato al terminale 110m1,110m2ed un altro terminale accoppiato ad un terminale di drain del transistore MOS 5101,5102, il quale ha un terminale di source accoppiato al terminale 110st1,110st2ed un terminale di gate accoppiato ad un altro terminale 110c1,110c2(indicato nel seguito come terminale di controllo), il quale à ̈ a sua volta collegato ad un piedino a collegamento singolo 120c1,120c2tramite un filo di collegamento 125c1,125c2.
Nella condizione di test, tutti i fusibili 5051,5052sono conduttivi (in modo da definire corrispondenti corto-circuiti). L’integrità dei due fili di collegamento 125m1e 125m2(collegati allo stesso piedino 120m) à ̈ verificata in alternativa, al fine di evitare possibili interazioni di misurazione provocate dai due fusibili 5051e 5052collegati tra loro attraverso il piedino 120m. A tale scopo, partendo dal filo di collegamento 125m1(considerazioni duali si applicano all’altro filo di collegamento 125m2), la tensione di riferimento à ̈ applicata al corrispondente piedino 120st1ed una tensione di conduzione à ̈ applicata al piedino 120m (ad esempio, 1V). Allo stesso tempo, una tensione di accensione à ̈ applicata al corrispondente piedino 120c1(con un valore superiore ad una tensione di soglia dei transistori MOS 5101,5102– ad esempio, 2V); la tensione di riferimento e la tensione di accensione sono sempre fornite al terminale di source ed al terminale di gate, rispettivamente, del transistore MOS 5101tramite i fili di collegamento 125st1e 125c1,rispettivamente (verificati essere integri in precedenza come usuale), per cui il transistore MOS 5101à ̈ accesso (in modo da definire un altro corto-circuito). Al contrario, la tensione di riferimento à ̈ applicata al piedino 120st2ed al piedino 120c2corrispondente all’altro filo di collegamento 125m2; la tensione di riferimento à ̈ sempre fornita al terminale di source ed al terminale di gate del transistore MOS 5102tramite i fili di collegamento 125st2e 125c2,rispettivamente (verificati essere integri in precedenza come usuale), per cui il transistore MOS 5102à ̈ spento (in modo da definire un circuito-aperto). In questo modo, la struttura di test 2052à ̈ vista come un circuito-aperto dal piedino 120m, per cui à ̈ del tutto trasparente al funzionamento della struttura di test 2051del filo di collegamento 125m1da verificare. Se il filo di collegamento 125m1à ̈ integro, una corrente di corto-circuito scorre dal piedino 120m al piedino 120st1(attraverso il fusibile 5051ed il transistore MOS 5101). Al contrario, se il filo di collegamento 125m1à ̈ interrotto, nessuna corrente scorre tra i piedini 120m e 120st1.
Nella condizione operativa, invece, tutti i fusibili 5051,5052sono bruciati. A tale scopo, una volta che il dispositivo elettronico ha passato il test di continuità, la tensione di riferimento à ̈ applicata a ciascun piedino 120m1,120m2, una tensione di bruciatura à ̈ applicata al piedino 120m (ad esempio, 20V), e la tensione di accensione à ̈ applicata a ciascun piedino 120c1,120c2. La tensione di riferimento e la tensione di accensione sono sempre fornite al terminale di source ed al terminale di gate, rispettivamente, di ciascun transistore MOS 5101,5102tramite i fili di collegamento 125st1,125st2e 125c1,125c2, rispettivamente, per cui il transistore MOS 5101,5102à ̈ accesso (in modo da definire un corto-circuito); allo stesso tempo, i terminali di ogni fusibile 5101,5102ricevono sempre la tensione di riferimento applicata al piedino 120st1,120st2(attraverso il filo di collegamento 125st1,125st2ed il transistore MOS 5101,5102accesso) e la tensione di bruciatura applicata al piedino 120m (attraverso il filo di collegamento 125m1,125m2verificato essere integro in precedenza). Ciò provoca la bruciatura del fusibile 5101,5102, in modo da definire un corrispondente circuito-aperto. Pertanto, nella condizione normale di funzionamento del dispositivo elettronico la struttura di test 2051,2052, in aggiunta ad essere sempre vista come un circuito-aperto dal piedino 120c1,120c2, à ̈ anche vista come un circuito-aperto dal piedino 120st1,120st2e dal piedino 120m (a meno di trascurabili correnti di perdita del fusibile 5051,5052e dal transistore MOS 5101,5102). Di conseguenza, la struttura di test 2051,2052(una volta bruciato il fusibile 5051,5052) à ̈ completamente trasparente al funzionamento normale del dispositivo elettronico.
L’implementazione sopra descritta non richiedere la disponibilità di celle di memoria non-volatili, per cui à ̈ applicabile a qualsiasi tipo di dispositivo elettronico (anche quando esso à ̈ realizzato in una tecnologia incompatibile con la realizzazione di transistori MOS a gate flottante).
Con riferimento ora alla FIG.6, à ̈ mostrato un diagramma di attività che descrive una procedura di test relativa a tale implementazione in accordo con una forma di realizzazione dell’invenzione; in particolare, il diagramma rappresenta un test di continuità del dispositivo elettronico con un metodo 600.
Il metodo inizia al cerchio nero di partenza 605, e quindi passa al blocco 615 in cui l’integrità dei fili di collegamento dei piedini a collegamento singolo à ̈ verificata come sopra (in successione e/o in parallelo). Il flusso di attività si divide al blocco 620 in accordo con il risultato di tale verifica. Se uno o più dei fili di collegamento (dei piedini a collegamento singolo) sono interrotti, il dispositivo elettronico à ̈ determinato essere difettoso al blocco 625 (ed à ̈ quindi scartato in quanto non ha passato il test di continuità).
Al contrario, l’integrità dei fili di collegamento dei piedini a collegamento multiplo à ̈ verificata, ripetendo due volte le seguenti operazioni in successione su ciascuno di essi e/o in parallelo su tutti o parte di essi (una prima volta per uno dei fili di collegamento di ciascun piedino a collegamento multiplo ed una secondo volta per un altro dei fili di collegamento di ciascun piedino a collegamento multiplo). In particolare, alla prima ripetizione il transistore MOS corrispondente al filo di collegamento da verificare à ̈ acceso mentre il transistore MOS corrispondente all’altro filo di collegamento à ̈ spento al blocco 630. Continuando al blocco 632, la tensione di conduzione à ̈ applicata tra il piedino a collegamento multiplo ed il corrispondente piedino di test, e la corrente che scorre tra tale coppia di piedini à ̈ misurata. Il flusso di attività si divide al blocco 635 in accordo con il risultato di tale misura. Se la corrente misurata à ̈ nulla, o più precisamente inferiore ad un valore di soglia come 10-50 mA (in quanto il filo di collegamento à ̈ interrotto), il dispositivo elettronico à ̈ determinato anche in questo caso essere difettoso al blocco 625 (ed à ̈ quindi scartato).
Se invece la corrente misurata à ̈ alta, ossia, superiore a tale valore di soglia (in quanto il filo di collegamento à ̈ integro), il metodo continua al blocco 640 in cui il corrispondente fusibile à ̈ bruciato (applicando la tensione di bruciatura tra la stessa coppia di piedini). La tensione di conduzione à ̈ applicata nuovamente tra la stessa coppia di piedini e la corrente che scorre tra di essi à ̈ misurata al blocco 645. Il flusso di attività si divide al blocco 650 in accordo con il risultato di tale ulteriore misura. Se la corrente misurata à ̈ ancora alta (in quanto il fusibile non à ̈ stato bruciato), il dispositivo elettronico à ̈ determinato anche in questo caso essere difettoso al blocco 625 ed à ̈ quindi scartato (in quanto il fusibile non bruciato interferirebbe con il suo funzionamento normale). Se invece la corrente misurata à ̈ bassa (in quanto il fusibile à ̈ stato correttamente bruciato), il metodo continua al blocco 652. In tale fase, un test à ̈ eseguito per verificare se entrambi i fili di collegamento dei piedini a collegamento multiplo sono stati verificati. In caso negativo, il metodo ritorna al blocco 630 per ripetere le stesse operazioni per l’altro filo di collegamento dei piedini a collegamento multiplo. Una volta che entrambi i fili di collegamento dei piedini a collegamento multiplo sono stati verificati, il metodo passa dal blocco 652 al blocco 655 in cui il dispositivo elettronico à ̈ determinato essere funzionante (ed à ̈ quindi accettato in quanto ha passato il test di continuità).
In ogni caso, il metodo termina ai cerchi concentrici bianco e nero di fine 660, i quali sono raggiunti dal blocco 625 (appena à ̈ determinato che uno qualsiasi dei fili di collegamento à ̈ interrotto, e quindi il dispositivo elettronico à ̈ difettoso) o dal blocco 655 (quando à ̈ determinato che tutti i fili di collegamento sono integri, e quindi il dispositivo elettronico à ̈ funzionante).
Analogamente a quanto sopra, tale algoritmo consente di determinare i fili di collegamento che sono interrotti ed allo stesso tempo di garantire che in ogni dispositivo elettronico funzionante tutti i fusibili sono stati correttamente bruciati (e quindi non interferiscono più con il suo funzionamento normale).
Naturalmente, al fine di soddisfare esigenze contingenti e specifiche, un tecnico del ramo potrà apportare alla soluzione sopra descritta numerose modifiche e varianti logiche e/o fisiche. Più specificamente, sebbene tale soluzione sia stata descritta con un certo livello di dettaglio con riferimento ad una o più sue forme di realizzazione, à ̈ chiaro che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili. In particolare, diverse forme di realizzazione dell’invenzione possono essere messe in pratica anche senza gli specifici dettagli (come i valori numerici) esposti nella precedente descrizione per fornire una loro più completa comprensione; al contrario, caratteristiche ben note possono essere state omesse o semplificate al fine di non oscurare la descrizione con particolari non necessari. Inoltre, à ̈ espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione della soluzione presentata possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di progetto. In ogni caso, qualificatori ordinali o altro sono usati meramente come etichette per distinguere elementi con lo stesso nome ma non connotano per se stessi alcuna priorità, precedenza o ordine. Inoltre, i termini includere, comprendere, avere, contenere e comportare (e qualsiasi loro forma) dovrebbero essere intesi con un significato aperto e non esauriente (ossia, non limitato agli elementi recitati), i termini basato su, dipendente da, in accordo con, secondo, funzione di (e qualsiasi loro forma) dovrebbero essere intesi con un rapporto non esclusivo (ossia, con eventuali ulteriori variabili coinvolte) ed il termine uno/una dovrebbe essere inteso come uno o più elementi (a meno di espressa indicazione contraria).
Ad esempio, una forma di realizzazione dell’invenzione fornisce un dispositivo elettronico che comprende almeno un componente elettronico, il quale ha una pluralità di terminali che comprendono un insieme di (uno o più) primi terminali ed un insieme di (uno o più) secondi terminali. Il dispositivo elettronico comprende un contenitore di protezione che ingloba detto almeno un componente elettronico. Il dispositivo elettronico comprende una pluralità di piedini che sono esposti dal contenitore di protezione, i quali comprendono un insieme di (uno o più) primi piedini ed un insieme di (uno o più) secondi piedini. Per ogni primo piedino il dispositivo elettronico comprende un primo collegamento elettrico all’interno del contenitore di protezione tra il primo piedino ed uno corrispondente dei primi terminali; per ogni secondo piedino il dispositivo elettronico comprende una pluralità di (due o più) secondi collegamenti elettrici all’interno del contenitore di protezione ciascuno tra il secondo piedino ed uno corrispondente dei secondi terminali. Nella soluzione in accordo con una forma di realizzazione dell’invenzione, per ogni secondo piedino detto almeno un componente elettronico ulteriormente comprende una pluralità di strutture di test; ogni struttura di test à ̈ accoppiata tra uno corrispondente dei secondi terminali collegato al secondo piedino ed uno corrispondente di test dei primi terminali collegato ad uno di test dei primi piedini. La struttura di test à ̈ configurabile in una condizione di test per testare la corrispondente seconda connessione elettrica tramite il secondo piedino ed il primo piedino di test; oppure, la struttura di test à ̈ configurabile in una condizione di funzionamento per non interferire con un funzionamento normale del secondo piedino e del primo piedino di test.
Comunque, il dispositivo elettronico può essere di qualsiasi tipo, forma e dimensione, e può contenere un numero qualsiasi di componenti elettronici (distribuiti in qualsiasi numero, anche uno solo, su qualsiasi numero di piastrine), i quali dispositivi elettronici possono essere di qualsiasi tipo (vedi sotto). I piedini possono essere di qualsiasi tipo, forma, dimensione, ed in qualsiasi posizione e numero. Ogni collegamento elettrico tra i piedini ed i terminali può essere di qualsiasi altro tipo (ad esempio, con più fili in parallelo per ogni piedino, con nastri conduttivi, e così via). Ogni struttura di test può essere di altro tipo, accoppiata tra i corrispondenti secondo terminale e primo terminale di test in altro modo, e configurabile in diverse condizioni di test e funzionali (vedi sotto).
In una forma di realizzazione dell’invenzione, il primo terminale di test à ̈ il primo terminale più vicino al secondo terminale.
Comunque, la possibilità di accoppiare ogni struttura di test con un altro dei primi terminali (in qualsiasi posizione) non à ̈ esclusa.
In una forma di realizzazione dell’invenzione, la struttura di test comprende una cella di memoria non-volatile; la cella di memoria ha un terminale di conduzione accoppiato al primo terminale di test, un ulteriore terminale di conduzione accoppiato ad uno di riferimento dei primi terminali collegato ad uno di riferimento dei primi piedini, ed un terminale di controllo accoppiato al secondo terminale. Nella condizione di test la cella di memoria à ̈ cancellata con una tensione di soglia bassa e nella condizione operativa la cella di memoria à ̈ programmata con una tensione di soglia alta (superiore in valore assoluto alla tensione di soglia bassa).
Comunque, la cella di memoria può essere di altro tipo (ad esempio, una cella di memoria EPROM oppure a cambiamento di fase), può avere altri terminali di conduzione (ad esempio, source/drain invertiti in un transistore MOS a canale P), e può avere diverse tensioni di soglia (anche corrispondenti a sue diverse condizioni); inoltre, la cella di memoria può essere disposta in modo diverso (ad esempio, invertendo i collegamenti tra il secondo terminale ed il primo terminale di test).
In una forma di realizzazione dell’invenzione, la struttura di test comprende un elemento di interconnessione, il quale à ̈ accoppiato tra il secondo terminale ed il primo terminale di test; l’elemento di interconnessione connette elettricamente il secondo terminale ed il primo terminale di test nella condizione di test, ed isola elettricamente il secondo terminale ed il primo terminale di test nella condizione operativa.
Comunque, l’elemento di interconnessione può essere di altro tipo e disposto in altro modo (vedi sotto); inoltre, la connessione elettrica e l’isolamento elettrico tra il secondo terminale ed il primo terminale di test possono essere definite in modo diverso (ad esempio, con una resistenza tra di essi a valore basso e molto alto, rispettivamente).
In una forma di realizzazione dell’invenzione, l’elemento di interconnessione comprende un fusibile. Il fusibile à ̈ conduttivo a definire un corto-circuito nella condizione di test ed à ̈ bruciato a definire un circuito-aperto nella condizione operativa; il fusibile à ̈ bruciabile applicando una tensione di bruciatura tra il secondo piedino ed il primo piedino di test.
Comunque, il fusibile può essere sostituito da qualsiasi altro elemento di interconnessione equivalente (ad esempio, ancora una cella di memoria non-volatile ma questa volta collegata tra il secondo terminale ed il primo terminale di test).
In una forma di realizzazione dell’invenzione, la struttura di test ulteriormente comprende un interruttore elettronico; l’interruttore elettronico ha un terminale di conduzione accoppiato al primo terminale di test, un ulteriore terminale di conduzione accoppiato all’elemento di interconnessione, ed un terminale di controllo accoppiato ad uno corrispondente di controllo dei primi terminali; il terminale di controllo à ̈ collegato ad uno di controllo dei primi piedini per ricevere una tensione di chiusura (per chiudere l’interruttore elettronico durante il test della corrispondente seconda connessione elettrica) ed una tensione di apertura (per aprire l’interruttore elettronico durante il test di ciascun’altra delle seconde connessioni elettriche del secondo piedino).
Comunque, l’interruttore elettronico può essere di qualsiasi altro tipo e può avere altri terminali di conduzione (ad esempio, source/drain invertiti in un transistore MOS a canale P, oppure collettore/emettitore in un transistore BJT). In ogni caso, tale caratteristica può anche essere omessa (quando l’eventuale interferenza tra i due fusibili di ogni secondo terminale non crea sostanziali problemi di misurazione).
Un’altra forma di realizzazione dell’invenzione fornisce un componente elettronico per l’uso in tale dispositivo elettronico. Il componente elettronico ha detta pluralità di terminali che comprende detto insieme di primi terminali e detto insieme di secondi terminali; il componente elettronico comprende dette strutture di test, ciascuna accoppiata tra il corrispondente secondo terminale ed il corrispondente primo terminale di test.
Comunque, il componente elettronico può essere di qualsiasi tipo (ad esempio, un microprocessore, un componente di potenza, e così via), e può avere un qualsiasi numero e tipo di terminali. La soluzione sopra descritta può anche far parte della progettazione di un circuito integrato. Il progetto può essere creato in un linguaggio per la descrizione dell’hardware; inoltre, se il progettista non fabbrica i circuiti integrati o le maschere, il progetto può essere trasmesso attraverso mezzi fisici ad altri. In ogni caso, il circuito integrato risultante può essere distribuito dal relativo produttore in forma di fetta (wafer) grezza, come piastrina nuda, o direttamente fornito per il suo montaggio nel corrispondente contenitore di protezione.
Un’altra forma di realizzazione dell’invenzione fornisce un sistema comprendente uno o più di tali dispositivi elettronici.
Comunque, tale sistema può essere di qualsiasi tipo (ad esempio, una scheda elettronica per applicazioni automobilistiche, un telefono cellulare, e così via).
In generale, considerazioni analoghe si applicano se il dispositivo elettronico, il componente elettronico e/o il sistema ciascuno ha una diversa struttura o comprende componenti equivalenti (ad esempio, in diversi materiali), o ha altre caratteristiche di funzionamento. In ogni caso, qualsiasi suo componente può essere separato in più elementi, o due o più componenti possono essere combinati in un singolo elemento; inoltre, ogni componente può essere replicato per supportare l’esecuzione delle corrispondenti operazioni in parallelo. Inoltre, a meno di indicazione contraria, qualsiasi interazione tra diversi componenti generalmente non necessita di essere continua, e può essere sia diretta sia indiretta tramite uno o più intermediari.
Un’altra forma di realizzazione dell’invenzione fornisce un metodo per testare un dispositivo elettronico (comprendente almeno un componente elettronico avente una pluralità di terminali comprendente un insieme di primi terminali ed un insieme di secondi terminali, un contenitore di protezione che ingloba detto almeno un componente elettronico, una pluralità di piedini esposti dal contenitore di protezione comprendente un insieme di primi piedini ed un insieme di secondi piedini, per ogni primo piedino un primo collegamento elettrico all’interno del contenitore di protezione tra il primo piedino ed uno corrispondente dei primi terminali, e per ogni secondo piedino una pluralità di secondi collegamenti elettrici all’interno del contenitore di protezione ciascuno tra il secondo piedino ed uno corrispondente dei secondi terminali). Nella soluzione in accordo con una forma di realizzazione dell’invenzione, per ogni secondo piedino detto almeno un componente elettronico ulteriormente comprende una pluralità di strutture di test (ogni struttura di test essendo accoppiata tra uno corrispondente dei secondi terminali collegato al secondo piedino ed uno corrispondente di test dei primi terminali collegato ad uno di test dei primi piedini). Il metodo comprende i seguenti passi. Ogni seconda connessione elettrica à ̈ testata tramite i corrispondenti secondo piedino e primo piedino di test, con la corrispondente struttura di test configurata in una condizione di test. Ogni struttura di test à ̈ quindi commutata dalla condizione di test ad una condizione di funzionamento per non interferire con un funzionamento normale dei corrispondenti secondo piedino e primo piedino di test.
Comunque, ogni seconda connessione elettrica può essere testata in qualsiasi modo tramite i corrispondenti piedini, ed ogni struttura di test può essere commutata in qualsiasi modo (vedi sotto).
In una forma di realizzazione dell’invenzione, ogni struttura di test comprende una cella di memoria non-volatile (avente un terminale di conduzione accoppiato al corrispondente primo terminale di test, un ulteriore terminale di conduzione accoppiato ad uno di riferimento dei terminali collegato ad uno di riferimento dei primi piedini, ed un terminale di controllo accoppiato al corrispondente secondo terminale). Il passo di testare ogni seconda connessione elettrica comprende leggere ogni cella di memoria (cancellata con una tensione di soglia bassa) applicando una tensione di riferimento al piedino di riferimento ed una tensione di lettura tra i corrispondenti secondo piedino e primo piedino di test per rilevare una corrente di lettura tra i corrispondenti secondo piedino e primo piedino di test. Il passo di commutare ogni struttura di test comprende programmare ogni cella di memoria (ad una tensione di soglia alta superiore in valore assoluto alla tensione di soglia bassa) applicando la tensione di riferimento al piedino di riferimento ed una tensione di programmazione tra i corrispondenti secondo piedino e primo piedino di test.
Comunque, le celle di memoria possono essere lette e/o programmate applicando tensioni di valore diverso; inoltre, la cella di memoria può essere in diversi stati nella condizione di test e nella condizione operativa, le quali possono essere rilevate in qualsiasi altro modo.
In una forma di realizzazione dell’invenzione, il metodo ulteriormente comprende il passo di leggere ogni cella di memoria programmata applicando la tensione di riferimento al piedino di riferimento e la tensione di lettura tra i corrispondenti secondo piedino e primo piedino di test per rilevare nessuna corrente di lettura tra i corrispondenti secondo piedino e primo piedino di test.
Comunque, tale operazione non à ̈ strettamente necessaria e può anche essere omessa (ad esempio, quando la programmazione delle celle di memoria à ̈ sufficientemente sicura).
In una forma di realizzazione dell’invenzione, ogni struttura di test comprende una elemento di interconnessione accoppiato tra i corrispondenti secondo terminale e primo terminale di test. Il passo di testare ogni seconda connessione elettrica comprende verificare una connessione elettrica attraverso ogni elemento di interconnessione nella condizione di test tra i corrispondenti secondo piedino e primo piedino di test; il passo di commutare ogni struttura di test comprende commutare ogni elemento di interconnessione per isolare elettricamente i corrispondenti secondo piedino e primo piedino di test.
Comunque, la verifica della connessione elettrica e/o la commutazione dell’elemento di interconnessione possono essere eseguite in qualsiasi modo (vedi sotto).
In una forma di realizzazione dell’invenzione, ogni elemento di interconnessione comprende un fusibile. Il passo di verificare un collegamento elettrico attraverso ogni elemento di interconnessione comprende applicare una tensione di conduzione tra i corrispondenti secondo piedino e primo piedino di test per rilevare una corrente di corto-circuito tra i corrispondenti secondo piedino e primo piedino di test attraverso il corrispondente fusibile conduttivo definente un corto-circuito; il passo di commutare ogni elemento di interconnessione comprende applicare una tensione di bruciatura tra i corrispondenti secondo piedino e primo piedino di test per bruciare il corrispondente fusibile a definire un circuito-aperto.
Comunque, nel caso in cui il fusibile sia sostituito da una cella di memoria non-volatile, la verifica della connessione elettrica può essere eseguita polarizzandola in lettura e la sua commutazione può essere eseguita programmandola.
In una forma di realizzazione dell’invenzione, il metodo ulteriormente comprende il passo di applicare la tensione di verifica per ogni fusibile tra i corrispondenti secondo piedino e primo piedino di test per rilevare nessuna corrente di corto-circuito tra i corrispondenti secondo piedino e primo piedino di test attraverso il fusibile bruciato.
Comunque, come sopra tale operazione non à ̈ strettamente necessaria e può anche essere omessa (ad esempio, quando la bruciatura dei fusibili à ̈ sufficientemente sicura).
In una forma di realizzazione dell’invenzione, ogni struttura di test ulteriormente comprende un interruttore elettronico (avente un terminale di conduzione accoppiato al corrispondente primo terminale di test, un ulteriore terminale di conduzione accoppiato al corrispondente elemento di interconnessione, ed un terminale di controllo accoppiato ad uno corrispondente di controllo dei primi terminali collegato ad uno di controllo dei piedini). Il passo di testare ogni seconda connessione elettrica ulteriormente comprende applicare una tensione di chiusura al piedino di controllo corrispondente ad una delle seconde connessioni elettriche da testare di ogni secondo piedino per chiudere il corrispondente interruttore elettronico ed applicare una tensione di apertura al piedino di controllo corrispondente a ciascun’altra delle seconde connessioni elettriche del secondo piedino per aprire il corrispondente interruttore elettronico.
Comunque, l’interruttore elettronico può essere aperto/chiuso in qualsiasi altro modo e con qualsiasi altre tensioni/correnti di controllo. Inoltre, à ̈ anche possibile rimuovere uno degli interruttori elettronici di ogni secondo piedino (con lo stesso risultato che à ̈ ottenuto bruciando il suo fusibile, dopo la verifica della corrispondente seconda connessione elettrica, prima della verifica delle altre seconde connessioni elettriche). In ogni caso, come sopra tale caratteristica può anche essere omessa.
In generale, considerazioni analoghe si applicano se la stessa soluzione à ̈ implementata con un metodo equivalente (usando passi simili con le stesse funzioni di più passi o loro porzioni, rimovendo alcuni passi non essenziali, o aggiungendo ulteriori passi opzionali); inoltre, i passi possono essere eseguiti in ordine diverso, in parallelo o sovrapposti (almeno in parte).

Claims (14)

  1. RIVENDICAZIONI 1. Un dispositivo elettronico (100) comprendente almeno un componente elettronico (105) avente una pluralità di terminali (110) comprendente un insieme di primi terminali (110s) ed un insieme di secondi terminali (110m1,110m2), un contenitore di protezione (130) che ingloba detto almeno un componente elettronico, una pluralità di piedini (120) esposti dal contenitore di protezione comprendente un insieme di primi piedini (120s) ed un insieme di secondi piedini (120m), per ogni primo piedino un primo collegamento elettrico (125s) all’interno del contenitore di protezione tra il primo piedino ed uno corrispondente dei primi terminali, e per ogni secondo piedino una pluralità di secondi collegamenti elettrici (125m1,125m2) all’interno del contenitore di protezione ciascuno tra il secondo piedino ed uno corrispondente dei secondi terminali (110m1,110m2), caratterizzato dal fatto che per ogni secondo piedino detto almeno un componente elettronico comprende una pluralità di strutture di test (2051,2052), ogni struttura di test essendo accoppiata tra uno corrispondente dei secondi terminali (110m1,110m2) collegato al secondo piedino ed uno corrispondente di test (110st1,110st2) dei primi terminali collegato ad uno di test (120st1,120st2) dei primi piedini, in cui la struttura di test à ̈ configurabile in una condizione di test per testare la corrispondente seconda connessione elettrica (125m1,125m2) tramite il secondo piedino ed il primo piedino di test o in una condizione di funzionamento per non interferire con un funzionamento normale del secondo piedino e del primo piedino di test.
  2. 2. Il dispositivo elettronico (100) secondo la rivendicazione 1, in cui il primo terminale di test (110st1,110st2) à ̈ il primo terminale (110s) più vicino al secondo terminale (110m1,110m2).
  3. 3. Il dispositivo elettronico (100) secondo la rivendicazione 1 o 2, in cui la struttura di test (2051,2052) comprende una cella di memoria non-volatile (3051,3052) avente un terminale di conduzione accoppiato al primo terminale di test (110st1,110st2), un ulteriore terminale di conduzione accoppiato ad uno di riferimento (110g) dei primi terminali collegato ad uno di riferimento (120g) dei primi piedini, ed un terminale di controllo accoppiato al secondo terminale (110m1,110m2), nella condizione di test la cella di memoria essendo cancellata con una tensione di soglia bassa e nella condizione operativa la cella di memoria essendo programmata con una tensione di soglia alta superiore in valore assoluto alla tensione di soglia bassa.
  4. 4. Il dispositivo elettronico (100) secondo la rivendicazione 1 o 2, in cui la struttura di test (2051,2052) comprende un elemento di interconnessione (5051,5052) accoppiato tra il secondo terminale (110m1,110m2) ed il primo terminale di test (110st1,110st2), l’elemento di interconnessione connettendo elettricamente il secondo terminale ed il primo terminale di test nella condizione di test ed isolando elettricamente il secondo terminale ed il primo terminale di test nella condizione operativa.
  5. 5. Il dispositivo elettronico (100) secondo la rivendicazione 4, in cui l’elemento di interconnessione (5051-5052) comprende un fusibile (5051,5052), il fusibile essendo conduttivo a definire un corto-circuito nella condizione di test ed essendo bruciato a definire un circuito-aperto nella condizione operativa, il fusibile essendo bruciabile applicando una tensione di bruciatura tra il secondo piedino (120m) ed il primo piedino di test (110st1,110st2).
  6. 6. Il dispositivo elettronico (100) secondo la rivendicazione 4 o 5, in cui la struttura di test (2051,2052) ulteriormente comprende un interruttore elettronico (5101,5102) avente un terminale di conduzione accoppiato al primo terminale di test (110st1,110st2), un ulteriore terminale di conduzione accoppiato all’elemento di interconnessione (5051,5052), ed un terminale di controllo accoppiato ad uno di controllo (110sc1,110sc2) dei primi terminali collegato ad uno di controllo (120sc1,120sc2) dei primi piedini per ricevere una tensione di chiusura per chiudere l’interruttore elettronico durante il test della corrispondente seconda connessione elettrica (125mt1;125mt2) ed una tensione di apertura per aprire l’interruttore elettronico durante il test di ciascun’altra delle seconde connessioni elettriche (125mt2;125mt1) del secondo piedino (120m).
  7. 7. Un componente elettronico (105) per l’uso nel dispositivo elettronico (100) secondo una qualsiasi delle rivendicazioni da 1 a 6, il componente elettronico avendo detta pluralità di terminali (110) comprendente detto insieme di primi terminali (110s) e detto insieme di secondi terminali (110m), e comprendendo dette strutture di test (2051,2052) ciascuna accoppiata tra il corrispondente secondo terminale (110m1,110m2) ed il corrispondente primo terminale di test (110st1,110st2).
  8. 8. Un metodo (400;600) per testare un dispositivo elettronico comprendente almeno un componente elettronico avente una pluralità di terminali comprendente un insieme di primi terminali ed un insieme di secondi terminali, un contenitore di protezione che ingloba detto almeno un componente elettronico, una pluralità di piedini esposti dal contenitore di protezione comprendente un insieme di primi piedini ed un insieme di secondi piedini, per ogni primo piedino un primo collegamento elettrico all’interno del contenitore di protezione tra il primo piedino ed uno corrispondente dei primi terminali, e per ogni secondo piedino una pluralità di secondi collegamenti elettrici all’interno del contenitore di protezione ciascuno tra il secondo piedino ed uno corrispondente dei secondi terminali, caratterizzato dal fatto che per ogni secondo piedino detto almeno un componente elettronico comprende una pluralità di strutture di test, ogni struttura di test essendo accoppiata tra uno corrispondente dei secondi terminali collegato al secondo piedino ed uno corrispondente di test dei primi terminali collegato ad uno di test dei primi piedini, in cui il metodo comprende i passi di: testare (430-435;630-635) ogni seconda connessione elettrica tramite i corrispondenti secondo piedino e primo piedino di test con la corrispondente struttura di test configurata in una condizione di test, e commutare (440;640) ogni struttura di test dalla condizione di test ad una condizione di funzionamento per non interferire con un funzionamento normale dei corrispondenti secondo piedino e primo piedino di test.
  9. 9. Il metodo (400) secondo la rivendicazione 8, in cui ogni struttura di test comprende una cella di memoria non-volatile avente un terminale di conduzione accoppiato al corrispondente primo terminale di test, un ulteriore terminale di conduzione accoppiato ad uno di riferimento dei terminali collegato ad uno di riferimento dei primi piedini, ed un terminale di controllo accoppiato al corrispondente secondo terminale, il passo di testare (430-435) ogni seconda connessione elettrica comprendendo leggere (430-435) ogni cella di memoria, cancellata con una tensione di soglia bassa, applicando una tensione di riferimento al piedino di riferimento ed una tensione di lettura tra i corrispondenti secondo piedino e primo piedino di test per rilevare una corrente di lettura tra i corrispondenti secondo piedino e primo piedino di test, ed il passo di commutare (440) ogni struttura di test comprendendo programmare (440) ogni cella di memoria, ad una tensione di soglia alta superiore in valore assoluto alla tensione di soglia bassa, applicando la tensione di riferimento al piedino di riferimento ed una tensione di programmazione tra i corrispondenti secondo piedino e primo piedino di test.
  10. 10. Il metodo (400) secondo la rivendicazione 9, ulteriormente comprendente il passo di: leggere (445-450) ogni cella di memoria programmata applicando la tensione di riferimento al piedino di riferimento e la tensione di lettura tra i corrispondenti secondo piedino e primo piedino di test per rilevare nessuna corrente di lettura tra i corrispondenti secondo piedino e primo piedino di test.
  11. 11. Il metodo (600) secondo la rivendicazione 8, in cui ogni struttura di test comprende una elemento di interconnessione accoppiato tra i corrispondenti secondo terminale e primo terminale di test, il passo di testare (630-635) ogni seconda connessione elettrica comprendendo verificare (632-635) una connessione elettrica attraverso ogni elemento di interconnessione nella condizione di test tra i corrispondenti secondo piedino e primo piedino di test, ed il passo di commutare (640) ogni struttura di test comprendendo commutare (640) ogni elemento di interconnessione per isolare elettricamente i corrispondenti secondo piedino e primo piedino di test.
  12. 12. Il metodo (600) secondo la rivendicazione 11, in cui ogni elemento di interconnessione comprende un fusibile, il passo di verificare (630-635) un collegamento elettrico attraverso ogni elemento di interconnessione comprendendo applicare (632) una tensione di conduzione tra i corrispondenti secondo piedino e primo piedino di test per rilevare una corrente di corto-circuito tra i corrispondenti secondo piedino e primo piedino di test attraverso il corrispondente fusibile conduttivo definente un corto-circuito, ed il passo di commutare (640) ogni elemento di interconnessione comprendendo applicare (640) una tensione di bruciatura tra i corrispondenti secondo piedino e primo piedino di test per bruciare il corrispondente fusibile a definire un circuito-aperto.
  13. 13. Il metodo (600) secondo la rivendicazione 12, ulteriormente comprendente il passo di: applicare (645-650) la tensione di verifica per ogni fusibile tra i corrispondenti secondo piedino e primo piedino di test per rilevare nessuna corrente di corto-circuito tra i corrispondenti secondo piedino e primo piedino di test attraverso il fusibile bruciato.
  14. 14. Il metodo (600) secondo una qualsiasi delle rivendicazioni da 11 a 13, in cui ogni struttura di test ulteriormente comprende un interruttore elettronico avente un terminale di conduzione accoppiato al corrispondente primo terminale di test, un ulteriore terminale di conduzione accoppiato al corrispondente elemento di interconnessione, ed un terminale di controllo accoppiato ad uno corrispondente di controllo dei primi terminali collegato ad uno di controllo dei piedini, il passo di testare (630-635) ogni seconda connessione elettrica ulteriormente comprendendo: applicare (630) una tensione di chiusura al piedino di controllo corrispondente ad una delle seconde connessioni elettriche da testare di ogni secondo piedino per chiudere il corrispondente interruttore elettronico ed applicare una tensione di apertura al piedino di controllo corrispondente a ciascun’altra delle seconde connessioni elettriche del secondo piedino per aprire il corrispondente interruttore elettronico.
IT001059A 2012-06-18 2012-06-18 Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo ITMI20121059A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT001059A ITMI20121059A1 (it) 2012-06-18 2012-06-18 Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo
US13/913,883 US9176191B2 (en) 2012-06-18 2013-06-10 Continuity test in electronic devices with multiple-connection leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT001059A ITMI20121059A1 (it) 2012-06-18 2012-06-18 Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo

Publications (1)

Publication Number Publication Date
ITMI20121059A1 true ITMI20121059A1 (it) 2013-12-19

Family

ID=46832898

Family Applications (1)

Application Number Title Priority Date Filing Date
IT001059A ITMI20121059A1 (it) 2012-06-18 2012-06-18 Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo

Country Status (2)

Country Link
US (1) US9176191B2 (it)
IT (1) ITMI20121059A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700000460A1 (it) * 2017-01-03 2018-07-03 St Microelectronics Srl Procedimento per realizzare prodotti a semiconduttore, prodotto e dispositivo a semiconduttore corrispondenti
JP2020035804A (ja) * 2018-08-28 2020-03-05 ルネサスエレクトロニクス株式会社 半導体装置、電子回路および半導体装置の検査方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100710A (en) * 1997-09-29 2000-08-08 Stmicroelectronics S.A. Semiconductor device having two ground pads connected to a ground connection lead and method for testing the same
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US20020110033A1 (en) * 2001-02-13 2002-08-15 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
DE102005029495A1 (de) * 2005-06-24 2006-12-28 Texas Instruments Deutschland Gmbh Integrierter Leistungsschaltkreis
US20070273396A1 (en) * 2006-05-25 2007-11-29 Elpida Memory, Inc. Semiconductor integrated circuit device with power lines improved
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
US20100045328A1 (en) * 2008-08-25 2010-02-25 Freescale Semiconductor, Inc Circuit for detecting bonding defect in multi-bonding wire

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952838A (en) * 1995-06-21 1999-09-14 Sony Corporation Reconfigurable array of test structures and method for testing an array of test structures
US8421073B2 (en) * 2010-10-26 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for through silicon vias (TSVs) of three dimensional integrated circuit (3DIC)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US6100710A (en) * 1997-09-29 2000-08-08 Stmicroelectronics S.A. Semiconductor device having two ground pads connected to a ground connection lead and method for testing the same
US20020110033A1 (en) * 2001-02-13 2002-08-15 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
DE102005029495A1 (de) * 2005-06-24 2006-12-28 Texas Instruments Deutschland Gmbh Integrierter Leistungsschaltkreis
US20070273396A1 (en) * 2006-05-25 2007-11-29 Elpida Memory, Inc. Semiconductor integrated circuit device with power lines improved
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
US20100045328A1 (en) * 2008-08-25 2010-02-25 Freescale Semiconductor, Inc Circuit for detecting bonding defect in multi-bonding wire

Also Published As

Publication number Publication date
US9176191B2 (en) 2015-11-03
US20130335107A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
CN102117793B (zh) 电熔丝巨集
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
CN201392350Y (zh) 一种抗干扰异步修调晶圆测试用探针卡
CN101273507B (zh) 保护ic组件的系统和方法
JP5137408B2 (ja) 電気ヒューズ回路
US20060152272A1 (en) Semiconductor integrated circuit with electrically programmable fuse
US7733096B2 (en) Methods of testing fuse elements for memory devices
JPH0131696B2 (it)
TW200406859A (en) Semiconductor device and its manufacturing method
KR101210286B1 (ko) 오티피(ｏｔｐ) 메모리의 읽기 회로
US20050218923A1 (en) Semiconductor wafer and semiconductor device manufacturing method using the same
CN108398627B (zh) 芯片引脚电路、芯片和芯片测试方法
ITMI20121059A1 (it) Test di continuita' in dispositivi elettronici con piedini a collegamento multiplo
US9013202B2 (en) Testing structure and method of using the testing structure
US20110248379A1 (en) Semiconductor device and method for manufacturing the same
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
KR100647473B1 (ko) 멀티 칩 패키지 반도체 장치 및 불량 검출방법
US7564254B2 (en) Semiconductor device and test method thereof
US6642602B2 (en) Self-terminating blow process of electrical anti-fuses
US6944073B2 (en) Semiconductor integrated circuit device
JPS6130044A (ja) 半導体チツプの検査方法
KR20010107677A (ko) 전기 퓨즈/안티퓨즈의 판독 방법
JP2004279160A (ja) 半導体記憶装置