KR101210286B1

KR101210286B1 - 오티피(ｏｔｐ) 메모리의 읽기 회로

Info

Publication number: KR101210286B1
Application number: KR1020110049660A
Authority: KR
Inventors: 김영희
Original assignee: 창원대학교 산학협력단
Priority date: 2011-05-25
Filing date: 2011-05-25
Publication date: 2012-12-18
Also published as: KR20120131470A

Abstract

본 발명에 의해 오티피(OTP) 메모리의 읽기 동작 시에, 이진 정보를 저장하는 메모리 셀 내부의 퓨즈에 흐르는 전류를 최소화된다. 이 결과로 퓨즈의 수명을 늘어 오티피 메모리의 신뢰성이 제고되고, 또한 오동작이 방지되는 장점이 있다.

Description

오티피(ＯＴＰ) 메모리의 읽기 회로 {Read circuitry for OTP memory}

본 발명은 이퓨즈(eFuse) 타입을 사용하는 오티피(OTP) 메모리 회로에 관한 것으로 메모리 셀로부터 읽기동작을 수행하기 이전에 비트라인의 프리차지 전압을 접지전압(VSS)로 낮추어 읽기 동작시 나타나는 퓨즈의 끊어짐 현상을 방지하고자 하는 기술에 관한 것이다.

오티피 메모리(One Time Programmable Memory)는 한 번의 프로그램 동작으로 더 이상 쓰기가 불가능하고 읽기 동작만을 허용하는 메모리를 통칭한 것이다. 읽기의 횟수는 제한없이 얼마든지 가능하다.

오티피(OTP) 메모리는 여러 가지 종류가 존재한다. 이진정보를 플로팅 게이트 메모리 셀에 저장하는 EEPROM(Electrically Erasable Programmable Read Only Memory)이나 플래시(Flash) 메모리 등도 프로그램 기능만 삭제하면 오티피(OTP) 메모리로 쓰일 수 있고, EPROM(Electrically Programmable ROM)도 외부 창을 제거하면 오티피(OTP) 메모리로 쓰일 수 있다.

그러나 가장 흔하게 오티피(OTP) 메모리로 사용하고 있는 것은 퓨즈(fuse) 방식이다. 퓨즈 방식이란 퓨즈가 끊어졌는지 이어졌는지에 따라 이진 정보를 판별하는 방식을 말한다. 더욱이 최근에는 PMIC (Power Management IC)에는 비휘발성 메모리를 내장시키고 있는데 이때에는 EEPROM이나 Flash 메모리는 내장할 때 별도의 제조공정이 추가되는 불편한 점이 있어, 추가 공정이 필요 없는 이퓨즈(electrical Fuse)방식이나, 안티퓨즈(anti-fuse) 방식의 OTP 메모리가 많이 사용되고 있다.

안티퓨즈 방식이란 트랜지스터 게이트 산화막에다 항복전압(breakdown voltage)이상의 고전압을 가하여 산화막을 단락(short)시킴에 의해 퓨징(fusing)하는 방식을 말하여 대표적으로는 "A 32-KB Standard CMOS Antifuse One-Time Programmable ROM Embedded in a 16-bit Microcontroller", IEEE Journal of Solid-State Circuits, vol.41, no.9, Sep. 2006. (이하 '참고논문1'이라 칭함)에 제안되어 있다. 이퓨즈 방식이란 퓨즈(fuse)를 마련한 뒤, 이 퓨즈에 고전압을 가하여 퓨즈를 끊음(blowing)에 의해 프로그램하는 방식을 말하며, "Design and Measurement of a 1-kBit eFuse One-Time Programmable Memory IP Based on a BCD Process", IEICE Trans. Electron., vol. E93-C, no. 8, pp. 1365-1370, Aug. 2010(이하 '참고논문2이라 칭함)에 그 기술이 공개되어 있다.

이퓨즈 방식에서는 이진 정보 한 비트를 저장하는 메모리 셀에는 대개 도 1에 도시된 바와도 같이 이퓨즈(FS), 읽기용 트랜지스터(MN2), 프로그램용 트랜지스터(MN1)로 구성되어 있다. 이퓨즈(fuse)를 프로그램하는 것은 선택라인(SL)을 통해 5 V 정도의 전압을 가하고 프로그램용 트랜지스터(NMN1)를 턴-온(turn-on)시키면 퓨즈 양단에 급격한 전류가 흐르고, 이 결과 전류경로가 파괴되도록 함에 의해 가능하다. 예컨대 폭이 0.18 마이크로미터 정도의 폴리실리콘층이 이 같은 목적의 퓨즈에 적합하다. 참고로 프로그램 동작은 퓨징(fusing), 블로윙(blowing), 쓰기(writing) 등의 다양한 명칭으로도 쓰이나 오티피 메모리에서 있어서는 다 같은 동작을 의미하는 다른 표현일 뿐이다.

만약 퓨즈가 끊어졌다면(blown) 비트라인(BL)에 5 V의 프리자치(precharge) 전압, 선택라인(SL)의 접지(VSS)전압, 읽기용 트랜지스터(MN2)의 게이트(RWL)에 5 V의 전압을 가하였을 때(이하, '읽기 모드 전압 조건'이라 함) 비트라인(BL)의 전압은 프리차지된 전압인 5 V로 그대로 머물러 있다. 만약 퓨즈가 그대로 남아있다면 읽기 모드 전압 조건일 때는 퓨즈(FS)를 통해 비트라인의 프리차지된 전압은 방전된다. 결국 비트라인에 연결된 감지 증폭기는 퓨즈의 끊어짐 상태에 따라 'High' 또는'Low'전압을 읽어낼 수 있다.

그런데 이러한 방식에서는 퓨즈가 끊어지지 않고 남아 있는 경우, 읽기 동작시에 퓨즈를 통해서는 항상 5 V의 전압이 인가되어 고 전류가 흐르게 되는데 전류 경로의 등가저항이 예를 들어 10 KΩ 정도인 경우는 500 마이크로 암페어가 된다. 만약 하나의 메모리 셀에 읽기 동작이 계속된다면 이 읽기 전류로 인해 퓨즈에는 EM(Electro-Migration) 현상이 일어나게 되어 결국은 퓨즈가 원하지 않게 끊어지는 문제점이 있었다. 이 문제점은 결국 'Low'로 읽혀져야 할 이진 정보가 'High'로 읽혀지는 오류가 발생하였음을 말한다.

본 발명이 해결하고자 하는 기술적 과제는, 프로그램되지 않는 메모리 셀에 읽기 전류를 낮추어 이퓨즈로 하여금 보다 신뢰성있게 오랜 수명을 가지게 하는 감지증폭기 및 그 동작방법을 제공하는데 있다.

상기 기술적 과제를 이루기 위한 본 발명에 따른 오티피(OTP) 메모리의 읽기 회로는, 읽기 동작 이전에 비트라인을 접지전압으로 프리차지하는 프리차지 소자;

읽기 동작의 시작을 알리는 인에이블 신호; 읽기 동작 중에 상기 비트라인의 전압을 지속적으로 풀업(pull up)시키는 풀업 소자; 를 구비하는 것을 특징으로 한다.

본 발명에 의해 오티피(OTP) 메모리의 읽기 동작 시에, 이진 정보를 저장하는 메모리 셀 내부의 퓨즈에 흐르는 전류를 최소화된다. 이 결과로 퓨즈의 수명을 늘어 오티피 메모리의 신뢰성이 제고되고, 또한 오동작을 방지하는 효과가 있다.

도 1은 오티피 메모리 셀 구조를 나타낸 것이다.
도 2는 본 발명의 감지 증폭기를 나타낸 것이다.

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.

도 2는 본 발명의 감지 증폭기 및 감지 증폭기에 연결된 비트라인(BL)의 프리차지 회로들을 도시한 것이다. 도 1을 같이 참조로 하여 본 발명의 회로 동작을 상세히 설명한다. 먼저, 오티피 메모리 셀 내부의 이퓨즈(eFuse)가 프로그램되어 끊어진 상태를 'High', 그렇지 않은 상태를 'Low'로 정의한다. 설계자의 선택에 따라서는 이와는 반대의 이진논리로 손쉽게 바꿀 수 있음은 물론이다.

이진 정보를 저장하는 오티피 메모리 셀은 이퓨즈(eFuse)를 이퓨즈(FS), 읽기용 트랜지스터(MN2), 프로그램용 트랜지스터(MN1)로 구성되어 있다. 'High'를 프로그램할 때에는 선택라인(SL)을 통해 5 V 정도의 전압을 가하고 프로그램용 트랜지스터(NMN1)를 턴-온(turn-on)시키면 퓨즈 양단에 급격한 전류가 흘러 퓨즈가 파괴되어 'High'가 기록된다. 'Low'를 프로그램할 때에는 선택라인(SL)을 통해 0 V의 접지전압(VSS)이 연결되므로 프로그램용 트랜지스터(NMN1)를 턴-온(turn-on)시키더라도 퓨즈 양단에는 전류가 흐르지 않아 퓨즈는 파괴되지 않고 'Low'인 상태가 그대로 남아 있다.

읽기 모드에서는 제일 먼저 비트라인의 프리차지 트랜지스터(MN3)를 통해 비트라인(BL)이 0 V로 프리차지된다. 만약 퓨즈가 끊어진 'High'상태를 읽을 때에는 읽기 트랜지스터(MN2)를 통한 전류 경로는 차단되었고, 비트라인(BL)은 풀업 트랜지트(MP1)를 통해 천천히 VDD로 충전된다, 충분한 충전이 이루어지면 감지 증폭기의 인에이블 신호(SAEN_b)에 의해 감지 증폭기가 동작을 시작하여 'High'를 출력단자(Dout)로 출력한다.

만약 퓨즈가 이어진 'Low'상태를 읽을 때에는 읽기 트랜지스터(MN2)를 통해 전류 경로는 유지되고, 비트라인(BL)은 풀업(pull up) 트랜지스터(MP1)를 통해 작은 전류가 흐르더라도 퓨즈에 의해 충분히 방전되므로 'Low' 상태를 유지한다. 감지 증폭기의 인에이블 신호(SAEN_b)에 의해 감지 증폭기가 동작을 시작하면 'Low'를 출력단자(Dout)로 출력한다. 이때 메모리 셀의 전류 경로는 MP1-MN2-FUSE가 되지만 풀업 트랜지스터의 크기가 충분히 작아 퓨즈(FUSER)에 가해지는 전류의 양은 극히 작고, 퓨즈에 가해지는 전류 스트레스도 최소화된다. 도 2의 또 다른 풀업 트랜지스터(MP2)는 퓨즈가 제대로 끊어졌는지 시험할 때 쓰는 용도이므로 본 발명의 구체적인 내용과는 무관하여 상세한 설명은 생략한다. 이 전류의 양을 컴퓨터로 시뮬레이션한 결과 대략 60 마이크로 암페어 정도의 작은 값을 가지도록 할 수 있다. 이는 종래의 경우보다 약 10분의 1정도로 작은 값이다.

이를 요약하면 읽기 및 프로그램 동작이 이루어지는 전압 조건을 아래의 표 1과 같이 요약할 수 있다.

아래의 [표 1]은 오티피 메모리의 읽기 및 쓰기 동작의 전압 조건의 예를 나타낸 것이다.

	쓰기 모드		읽기 모드
WWL	VIO		0
RWL	0		VDD
DIN	0	1	X	X
SL	0	VIO	0	0
BL	Floating	Floating	0	VDD
DOUT	X	X	0	1
eFuse	Unblown	Blown	Unblown	Blown

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

BL : 비트라인 RWL : 읽기용 워드신호
WWL : 프로그램용 워드신호 SL : 메모리 셀 선택신호
PRECHARGE : 프리차지 신호 BL_LOAD 1 : 비트라인 풀업신호
SAEN_b : 감지 증폭기 인에이블 신호 Dout : 감지 증폭기 출력신호

Claims

오티피(OTP) 메모리의 읽기 회로에 있어서,
읽기 동작 이전에 비트라인을 접지전압으로 프리차지하는 프리차지 소자;
읽기 동작의 시작을 알리는 인에이블 신호;
읽기 동작 중에 상기 비트라인의 전압을 지속적으로 풀업(pull up)시키는 풀업 소자;
를 구비하는 것을 특징으로 하는 오티피(OTP) 메모리의 읽기 회로.
제1항에 있어서,
상기 읽기 동작은 상기 풀업 소자와 퓨즈 사이의 전류의 값 차이를 읽어내는 것을 특징으로 하는 오티피(OTP) 메모리의 읽기 회로.
제2항에 있어서,
상기 전류의 값 차이는 상기 퓨즈의 프로그램 상태에 따라 다른 것임을 특징으로 하는 오티피(OTP) 메모리의 읽기 회로.
제2항에 있어서,
상기 전류의 값 차이는 상기 퓨즈와 상기 풀업 소자 간의 전압분배량에 따라 차이나는 것을 특징으로 하는 오티피(OTP) 메모리의 읽기 회로.